JP2646971B2 - 半導体外部変調器チップキャリア - Google Patents
半導体外部変調器チップキャリアInfo
- Publication number
- JP2646971B2 JP2646971B2 JP5252379A JP25237993A JP2646971B2 JP 2646971 B2 JP2646971 B2 JP 2646971B2 JP 5252379 A JP5252379 A JP 5252379A JP 25237993 A JP25237993 A JP 25237993A JP 2646971 B2 JP2646971 B2 JP 2646971B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- external modulator
- semiconductor
- semiconductor external
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
り、特に半導体外部変調器チップを実装するチップキャ
リア(半導体外部変調器チップキャリア)に関する。
のチップキャリアについて、図4及び図5を参照して説
明する。なお、図4は、従来技術のチップキャリアの概
観図であり、図5は、図4の等価回路図を示す。
を実装する場合、図4に示すようなチップキャリア1に
実装されていた。即ち、チップキャリア1にヒ−トシン
ク3を介して半導体外部変調器チップ2を装着する。
左隣に薄膜抵抗4を、また、その右隣に信号伝送用のマ
イクロストリップ線路6をそれぞれ配置する。上記マイ
クロストリップ線路6より半導体外部変調器チップ2を
またいで、図4に示すように交差ボンディング(ボンデ
ィングワイヤ5)により接続し、一方、薄膜抵抗4の他
方は、接地のため、チップキャリア1自体にボンディン
グした構造からなる。なお、図4中、7はセラミック基
板である。
−ド等から発せられる光の通過をオン/オフする一種の
スイッチであり、等価回路的には図5に示すようにダイ
オ−ドとして表現される。そして、外部より電圧の正・
逆バイアス信号が印加されるに応じて、光を透過・吸収
する作用を有している。
2に対して紙面に垂直方向にチップ端面に入光する。そ
して、右側のマイクロストリップ線路6を通じて電圧信
号の正・逆バイアスが印加されるに応じ、光は透過・吸
収され、これにより光信号が変調を受ける。即ち、レ−
ザダイオ−ド等の発光を直接に変調するのではなく、発
光した光を外部で透過・吸収により変調するシステムで
ある。
5Gb/s以上の(レ−ザダイオ−ドを直接変調で用い
ることの困難な)光通信システムに用いられている。そ
の際、半導体外部変調器を変調する電圧信号は、帯域2.
5GHz以上の(いわゆるL帯以上の)マイクロ波領域の
信号であり、一般的にインピ−ダンス整合のとれた伝送
系を必要とする。
・逆バイアス時のダイオ−ドに似た状態であるので、ま
た、インピ−ダンスは、それぞれ〜数Ω/〜数MΩのオ
−ダにあり、マイクロ波信号において一般的な50Ωのイ
ンピ−ダンスからはかけ離れており、そのため整合をと
るために図4に示すように、セラミック基板7上に形成
された50Ωの薄膜抵抗4を半導体外部変調器チップ2の
直近に配置することにより、マイクロ波信号に対してイ
ンピ−ダンス整合をとっていた。
ップキャリアには、次のような欠点を有している。薄膜
抵抗4は、インピ−ダンス整合用であるから半導体外部
変調器の直近にある必要がある。そのため、図4に示す
ように、半導体外部変調器チップ2の左隣に配置し、信
号伝送用のマイクロストリップ線路6より半導体外部変
調器チップ2をまたいで交差ボンディング(ボンディン
グワイヤ5)により接続されている。(薄膜抵抗4の他
方は、接地のためにチップキャリア1自体にボンディン
グされる。)
にワイヤがたわむなどして半導体外部変調器チップ2や
チップキャリア1等に接触する危険性があり、該チップ
2を機械的に損傷したり、電気的に短絡したりするとい
う欠点(以下“欠点その1”という)を有している。この
交差ボンディングを避けるため、例えば図4において、
半導体外部変調器チップ2の右側部に薄膜抵抗4を配置
することが考えられるが、この場合、信号用マイクロス
トリップ線路6から半導体外部変調器チップ2までのボ
ンディングワイヤ6の長さが長くなり、高周波実装上不
利になるという欠点が生じる。
クロストリップ線路6の脇に薄膜抵抗4を配置するため
のエリアを確保しようとしても(こうすればマイクロス
トリップ線路6と半導体外部変調器チップ2までのボン
ディングワイヤ6を長くしなくとも済むが)、チップキ
ャリア1の幅は、半導体外部変調器チップ2自身の幅に
より決定されるので、広げられないという欠点がある。
変調器チップ2の両側部には、図4に示してないが、光
ファイバやレンズ等の光学系が配置されるからである。
いずれにしても、薄膜抵抗4を半導体外部変調器チップ
2の直近に配置しようとすると、交差ボンディングが避
けられないという欠点を有している。
ような別の欠点も有している。即ち、半導体外部変調器
の組立てに際し、マイクロストリップ線路6と半導体外
部変調器チップ2とをボンディングした後、該ボンディ
ングの影響により電気的に損傷があるか否かを検査する
ため、半導体外部変調器チップ2の電流・電圧特性をチ
エックする必要がある。このとき、薄膜抵抗4が並列に
ボンディングされていると、薄膜抵抗4の特性も同時に
見えてしまうため、半導体外部変調器チップ2それ自体
の上記チエックができないという問題が生じる。
ンディングを2段階に分け、まず、交差ボンディングを
しないで半導体外部変調器チップ2とマイクロストリッ
プ線路6とをボンディングし、この段階で一旦電流・電
圧特性をチエックし、その後、交差ボンディングをする
というように、ワイヤボンディングの工程を2度行って
いる。このため、従来技術では、組立工程が複雑であ
り、工数の増加、コストの増加を招くという欠点(以下
“欠点その2”という)を有している。
ような別の欠点も有している。即ち、薄膜抵抗4の直近
配置によるインピ−ダンス整合のとり方では、実際に組
み立てた後は“整合がとれている”と期待する他はな
い。そして、チップキャリア組立後の実際の光の変調動
作をさせたときに所望の特性がでない場合、それが半導
体外部変調器チップ自体に原因があるのか、インピ−ダ
ンス整合のとり方にあるのか、判断できないという欠点
(以下“欠点その3”という)を有している。
の1〜その3を含む)、問題点に鑑み成されたものであ
って、その目的とするところは、これら欠点、問題点を
改善する半導体外部変調器チップキャリアを提供するこ
とにある。
キャリアにおいて、(1) 交差ボンディングをなくするこ
と、(2) 1回のワイヤボンディング工程で電流・電圧特
性をチェックできるようにすること、(3) 信号入力波形
をモニタできるようにすること、を主目的とする半導体
外部変調器チップキャリアを提供することにある。
め、本発明のチップキャリアは、信号伝送用のマイクロ
ストリップ線路に加え、(他方の端をその特性インピ−
ダンスの抵抗素子やオシロスコ−プで終端した)インピ
−ダンス整合用のもう1つのマイクロストリップ線路を
有し、半導体外部変調器側の端で上記2本のマイクロス
トリップ線路同士をボンディングすることを特徴とす
る。
とにより、等価的に半導体外部変調器の直近で抵抗終端
したのと同様になり、高周波信号に対しインピ−ダンス
整合をとれるのと同時に、信号入力波形観測用のモニタ
線路としての機能を有する半導体外部変調器チップキャ
リアを提供するものである。
プキャリアにおいて、電気信号伝送用のマイクロストリ
ップ線路と、インピ−ダンス整合用のマイクロストリッ
プ線路とを有し、前記2本のマイクロストリップ線路同
士が、前記半導体外部変調器チップの直近にボンディン
グされている構造を有することを特徴とする半導体外部
変調器チップキャリア。」を要旨とする。
に説明する。
を示すチップキャリアの概観図であり、図2は、図1の
等価回路図を示す。本実施例1のチップキャリア1は、
図1に示すように、セラミック基板7にマイクロストリ
ップ線路(6a、6b)が2本パタニングされた構造から
なっている。
ストリップ線路6a)は、従来と同様に電気信号伝送用
に用い、他の1本(マイクロストリップ線路6b)は、イ
ンピ−ダンス整合用に用いる。そして、マイクロストリ
ップ線路6bは、半導体外部変調器チップ2の直近で上
記電気信号伝送用のストリップ線路6aとボンディング
されており、その他端は、チップキャリア1の外部にお
いて、図1に矢印で示すように、チップ抵抗(50Ωのも
の)又はモニタ用のオシロスコ−プ(入力インピ−ダンス
50Ωのもの)に接続されている。
a、6b)の特性インピ−ダンスは50Ωに選ばれている
ため、チップキャリア1の外部において、前記したよう
に50Ωのチップ抵抗で終端されていれば、電気信号伝送
用のマイクロストリップ線路6aとボンディングされた
地点(即ち半導体外部変調器チップ2の直近)において、
50Ωの抵抗がついたのと等価となる。このため、マイク
ロストリップ線路6bは、半導体外部変調器への信号入
力に対してインピ−ダンス整合をとることが可能であ
る。
ストリップ線路(6a、6b)の特性インピ−ダンスは、
セラミック基板7の厚さとマイクロストリップ線路(6
a、6b)の線路幅によって決めるため、セラミック基
板7の厚さを薄くすることにより、2本のマイクロスト
リップ線路(6a、6b)を入れても、チップキャリア1
の幅方向の広さは変えることなしに実現可能である。
の必要がないため、この交差ボンデイングに伴う従来技
術の欠点(前記欠点その1)を解消することができる。ま
た、本実施例1では、マイクロストリップ線路6bの終
端は、チップ抵抗(又は他の50Ωを実現できる抵抗素子)
によりチップキャリア1の外部で実施可能であるため、
チップ抵抗をつける前に、外部からマイクロストリップ
線路6aを通して半導体外部変調器チップ2の電流・電
圧特性のチェックが可能である利点を有する。
なワイヤボンデイング工程が1回で済むため、従来技術
の他の欠点(前記欠点その2)を解消することができ、そ
の改善も可能となっている。更に、本実施例1では、チ
ップ抵抗の代りに入力インピ−ダンスが50Ωのオシロス
コ−プで終端も可能となっている。このため、半導体外
部変調器への信号伝送路直近での入力信号波形観測が可
能となり、実際のインピ−ダンス整合がとれているか否
かの判断が容易にできることになり、従来技術の欠点
(前記欠点その3)を解消することができ、この点につい
て更に改善可能である。
を示すチップキャリアの概観図である。本実施例2で
は、マイクロストリップ線路(6a、6b)を形成するセ
ラミック基板7は、積層して形成されている。即ち、電
気信号伝送用のマイクロストリップ線路6aは、第1層
のセラミック基板7aに、インピ−ダンス整合用のマイ
クロストリップ線路6bは、第2層のセラミック基板7
bに形成されている。なお、本実施例2において、この
逆に形成することもできる。
て、半導体外部変調器チップ2に直近の部分では、積層
のセラミック基板(7a、7b)が段になり、2本のマイ
クロストリップ線路(6a、6b)がある。このため、マ
イクロストリップ線路(6a、6b)同士をボンディング
すれば、前記実施例1と同等の効果を実現できる。この
場合、第2層の線路では、等価的にセラミック基板7が
厚くなっている(接地面が遠くなっている)ため、スト
リップ線路の線路幅を調整して線路の特性インピ−ダン
スを50Ωに整合しておくことは言うまでもない。
送用のマイクロストリップ線路に加えインピ−ダンス整
合用のもう1つのマイクロストリップ線路を有し、半導
体外部変調器側端で上記2本のマイクロストリップ線路
同士をボンディングすることを特徴とし、これにより、
従来技術のチップキャリアの有する前記した欠点その1
〜その3を含む種々の欠点を解消することができ、これ
らの点を改善できるという効果が生じる。
なくすることができ、この交差ボンデイングに伴う従来
技術の前記欠点その1を解消することができる、(2) 1
回のワイヤボンディング工程で電流・電圧特性をチェッ
クできるようにすることができる、(3) 信号入力波形を
モニタできるようにすることができる、という顕著な効
果が生じる。
観図。
観図。
Claims (3)
- 【請求項1】 チップキャリア上に載置された半導体素
子の側面の1端面に外部から光を入光し、外部からの電
気信号により前記半導体素子に入光された光を前記半導
体内部で透過・吸収する事で光信号を変調する半導体外
部変調器と、前記チップキャリア上で前記半導体外部変
調器の表面と平行な面でかつ、光を入光する端面に平行
な方向に延びる絶縁基板と、前記絶縁基板上に形成され
る電気信号を伝送する第1のストリップ線路と、第2の
ストリップ線路とを有し、前記第1のストリップ線路
は、前記半導体外部変調器に直近の端部で前記半導体外
部変調器の入力端子ととボンディングワイヤーを介し接
続されるとともに、前記第2のストリップ線路の前記半
導体外部変調器に直近した端部とボンディングワイヤを
介し接続し、前記第2のストリップ線路の他端は外部終
端抵抗に接続されていることを特徴とする半導体外部変
調器チップキャリア。 - 【請求項2】 前記第1のストリップ線路と前記前記第
2のストリップ線路とが、同一の絶縁基板上に並列に形
成されていることを特徴とする請求項1記載の半導体外
部変調器チップキャリア。 - 【請求項3】 前記第1のストリップ線路が第1の絶縁
基板に形成され、前記第2のストリップ線路が第2の絶
縁基板に形成され前記第1の絶縁基板と前記第2の絶縁
基板が積層して成ることを特徴とする請求項1記載の半
導体外部変調器チップキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5252379A JP2646971B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体外部変調器チップキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5252379A JP2646971B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体外部変調器チップキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0786443A JPH0786443A (ja) | 1995-03-31 |
JP2646971B2 true JP2646971B2 (ja) | 1997-08-27 |
Family
ID=17236498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5252379A Expired - Fee Related JP2646971B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体外部変調器チップキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2646971B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479448B2 (ja) * | 1985-10-30 | 1992-12-16 | Alsthom Atlantique |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479448U (ja) * | 1990-11-22 | 1992-07-10 |
-
1993
- 1993-09-14 JP JP5252379A patent/JP2646971B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479448B2 (ja) * | 1985-10-30 | 1992-12-16 | Alsthom Atlantique |
Also Published As
Publication number | Publication date |
---|---|
JPH0786443A (ja) | 1995-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3553222B2 (ja) | 光変調器モジュール | |
JP2005286305A (ja) | 光半導体装置 | |
JP2006030227A (ja) | 光モジュール | |
US20060028704A1 (en) | Electronic module | |
US6646518B2 (en) | Balun and semiconductor device including the balun | |
JP4698888B2 (ja) | 光変調器、光変調器の実装基板および光変調器の駆動方法 | |
JP2646971B2 (ja) | 半導体外部変調器チップキャリア | |
US5926308A (en) | High-speed optical modulator module | |
JP3823102B2 (ja) | 光伝送モジュール | |
WO2022123659A1 (ja) | レーザ光源装置 | |
JP2000183099A (ja) | ボンディング用リボン | |
US20050052721A1 (en) | Signal transmission line for an optical modulator | |
JP2000164970A (ja) | 光素子モジュール | |
JPH05110201A (ja) | 半導体レーザ装置 | |
JP2631883B2 (ja) | Rf整合終端装置 | |
JPH0719932B2 (ja) | レーザダイオードモジュール | |
JP3048992B2 (ja) | Mmicモジュール | |
JP2002350792A (ja) | Ea変調器モジュール | |
JP3112253B2 (ja) | 高周波用半導体装置 | |
JP4231166B2 (ja) | 光半導体装置 | |
JPH0983083A (ja) | 半導体モジュール | |
JPS60173901A (ja) | ダイオ−ド回線切替器 | |
JPH06307981A (ja) | 半導体光変調器評価用パッケージ | |
JPH034602A (ja) | 伝送線路 | |
JP2004281975A (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960730 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |