JP2644287B2 - Bus interface receiving circuit - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は平衡型伝送システムにおける平衡型伝送路の
バスインタフェース受信回路に関する。Description: TECHNICAL FIELD The present invention relates to a bus interface receiving circuit of a balanced transmission line in a balanced transmission system.

（従来の技術） 平衡型伝送路を使用した平衡型伝送システム、例えば
自動車用多重伝送システムは信頼性の点から２線の伝送
線の一方が故障等により一定の電位に固定された場合で
も他方の伝送線でデータあるいは制御信号を受信できる
ようにしなければならない。そのため、従来は平衡型伝
送システムのバスインタフェース受信回路は、第２図に
示すように、＋及び−の２本の伝送線の夫々にコンデン
サC₁、C₂を接続して平衡型伝送システムのバスとコンパ
レータ２の各入力端子をACカップリングし、両伝送線間
にダイオードＤを接続している。このダイオードＤは、
入力信号パルスのデューティ比の変動によってACカップ
リング回路で生じる直流バイアスの変動を防止し、差動
受信感度（又は差動入力感度、以下同じ）V_ID、つまり
受信回路のバス＋に正パルスが入力されバス−に負パル
スが入力された時に正パルスと負パルスの振幅の和がV
_IDになった時にこの受信回路の論理出力が反転する電
圧、を与えるように作用する。第２図の受信回路では、
差動受信感度V_IDはダイオードＤの順方向電圧V_DFに略等
しい。更に、抵抗R₁、R₂、R₃、R₄を第３図に示すように
接続した受信回路では、差動受信感度V_IDは となる。ここで、抵抗R₁＝R₂、抵抗R₃＝R₄であるものと
する。(Prior Art) A balanced transmission system using a balanced transmission line, for example, a multiplex transmission system for automobiles, is reliable in terms of reliability even if one of the two transmission lines is fixed at a certain potential due to a failure or the like. Must be able to receive data or control signals on the transmission line. For this reason, conventionally, the bus interface receiving circuit of the balanced transmission system, as shown in FIG. ₂ , connects the capacitors C ₁ and C ₂ to the _two transmission lines of + and − respectively, and The bus and each input terminal of the comparator 2 are AC-coupled, and a diode D is connected between both transmission lines. This diode D
Prevents fluctuations in the DC bias that occur in the AC coupling circuit due to fluctuations in the duty ratio of the input signal pulse, and a positive pulse is applied to the differential receiving sensitivity (or differential input sensitivity, the same applies hereinafter) V _ID , that is, the receiving circuit bus When a negative pulse is input and a negative pulse is input to the bus, the sum of the amplitude of the positive pulse and the negative pulse is V
It operates to give a voltage at which the logical output of the receiving circuit is inverted when the _ID becomes _ID . In the receiving circuit of FIG.
The differential receiving sensitivity V _ID is substantially equal to the forward voltage V _DF of the diode D. Further, in the receiving circuit in which the resistors R ₁ , R ₂ , R ₃ and R ₄ are connected as shown in FIG. 3, the differential receiving sensitivity V _ID is Becomes Here, it is assumed that the resistance R ₁ = R ₂ and the resistance R ₃ = R ₄ .

（発明が解決しようとする課題） しかしながら、一般的なシリコンダイオードの順方向
電圧V_DFの温度特性は2mV/℃であることから、ダイオー
ドＤにシリコンダイオードを使用した場合には順方向電
圧V_DFは例えば自動車にあっては車載環境から250mV変動
する。そのため、バスインタフェース受信回路の差動受
信感度V_IDが温度によって大幅に変動することになる。
差動受信感度V_IDが正常であれば、第４図（Ａ）に示す
ように、振幅V_aの信号パルスが差動受信感度V_IDよりも
大きく、信号の受信が可能であるが、例えばバスの一方
の伝送路つまりバス＋が一定電圧に固定されるような故
障によって差動受信感度V_IDが大きくなり過ぎた場合に
は、第４図（Ｂ）に示すように、信号パルスの振幅V_aが
差動受信感度V_IDを超えることが出来ず受信不能とな
り、平衡型伝送システムに要求される信頼性が確保でき
ない。一方、差動受信感度V_IDが正常であれば、正パル
ス及び負パルスの入力波形は第５図（Ａ）のように示さ
れ、受信信号パルスは第５図（Ｃ）のようになるが、差
動受信感度V_IDが小さくなり過ぎた場合には第５図
（Ｂ）のように低いレベルの電圧マージンが少なくなっ
てしまい、更に入力波形がなまっている場合には入力波
形の裾の部分でコンパータ２の両入力端子の入力波形が
交差する時間が遅れ（遅れ時間τ）、受信信号パルスが
第５図（Ｄ）のように接続時間が長くなり、そのため高
速度の信号伝送が不可能となる。このように、従来のバ
スインタフェース受信回路は差動受信感度V_IDの変動の
ために平衡型伝送システムの信頼性を低下させ、また高
速度の信号伝送に対応できないという問題点がある。(Problems to be Solved) However, the temperature characteristic of the forward voltage V _DF common silicon diode because it is 2 mV / ° C., the forward voltage V _DF in the case of the use of silicon diodes the diode D For example, in the case of a car, the amount fluctuates by 250 mV from the vehicle environment. For this reason, the differential reception sensitivity V _ID of the bus interface reception circuit greatly varies depending on the temperature.
If the differential reception sensitivity V _ID is normal, as shown in FIG. 4 (A), greater than the differential reception sensitivity V _ID signal pulse having an amplitude V _a, it is possible to receive a signal, for example, If one transmission path clogging bus bus + becomes too large differential reception sensitivity V _ID by fault such as fixed to a constant voltage, as shown in FIG. 4 (B), the amplitude of the signal pulse V _a becomes impossible reception can not exceed the differential reception sensitivity V _ID, it can not be secured reliability required for balanced transmission system. On the other hand, if the differential reception sensitivity _VID is normal, the input waveforms of the positive pulse and the negative pulse are as shown in FIG. 5 (A), and the received signal pulse is as shown in FIG. 5 (C). , when the differential reception sensitivity V _ID too small hem of FIG. 5 (B) becomes low level voltage margin is small as, if the blunt further input waveform input waveform The time at which the input waveforms of both input terminals of the converter 2 intersect is delayed (delay time τ), and the connection time of the received signal pulse becomes longer as shown in FIG. 5 (D), thereby preventing high-speed signal transmission. It becomes possible. Thus, conventional bus interface receiving circuit reduces the reliability of the balanced transmission system for variations in differential reception sensitivity V _ID, also there is a problem that can not cope with high-speed signal transmission.

本発明は、上記事情に鑑みてなされたものであり、受
信回路の差動受信感度の温度による変動を低減した平衡
型伝送路のバスインタフェース受信回路を提供すること
を目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a bus interface receiving circuit of a balanced transmission line in which a variation in differential receiving sensitivity of a receiving circuit due to temperature is reduced.

（課題を解決するための手段） 上記目的を達成するために、本発明によれば、平衡型
伝送路とコンパレータの各入力端子との間に夫々接続さ
れたACカップリング回路と、該平衡型伝送路と該ACカッ
プリング回路との間の両伝送線間に接続されたダイオー
ドとを備える平衡型伝送路のバスインタフェース受信回
路において、一方の伝送線の前記ACカップリング回路と
前記コンパレータとの間に接続されたトランジスタのエ
ミッタホロワ回路を有するバスインタフェース受信回路
が提供される。(Means for Solving the Problems) In order to achieve the above object, according to the present invention, an AC coupling circuit connected between a balanced transmission line and each input terminal of a comparator is provided. In a bus interface receiving circuit of a balanced transmission path including a transmission line and a diode connected between both transmission lines between the transmission line and the AC coupling circuit, one of the AC coupling circuit and the comparator of one transmission line may be connected. A bus interface receiving circuit having an emitter follower circuit of a transistor connected therebetween is provided.

（作用） バスインタフェース受信回路の差動受信感度を与える
ダイオードの温度による順方向電圧の変動を、一方の伝
送線に接続したトランジスタのエミッタホロワ回路のベ
ースエミッタ間電圧の温度による変動で相殺させ、受信
回路の差動受信感度の温度による変動を低減させる。(Function) The forward voltage fluctuation due to the temperature of the diode which gives the differential reception sensitivity of the bus interface receiving circuit is offset by the temperature fluctuation of the base-emitter voltage of the emitter follower circuit of the transistor connected to one of the transmission lines. The fluctuation of the differential reception sensitivity of the circuit due to temperature is reduced.

（実施例） 以下、本発明の実施例を添付図面に基づいて詳細に説
明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第１図は本発明のバスインタフェース受信回路の一実
施例を示す電気回路図である。この実施例はコンデンサ
C₃、C₄によるACカップリング回路を用いた平衡型伝送シ
ステムの平衡型伝送路のバスインタフェース受信回路で
あり、異常時にバス＋及びバス−のうちの一方のバス信
号が来ない場合でも他方のバス信号を受信できるように
構成されている。抵抗R₁₁及びコンデンサC₅と抵抗R₁₂及
びコンデンサC₆とは夫々バス信号の高周波成分をカット
するフィルタを構成している。ダイオードD₈はバス信号
パルスのデューティ比による直流成分の変動を防止する
と共にその順方向電圧V_DFで受信回路の差動受信感度を
設定している。ダイオードD₉はバス信号の＋サージ及び
−サージを吸収してコンパレータ１の入力端子を保護す
るものである。抵抗R₁₃、R₁₄、R₁₅、R₁₆及び抵抗R₁₈は
コンパレータ１の差動受信感度の設定及びヒステリシス
の設定を行なう。FIG. 1 is an electric circuit diagram showing one embodiment of a bus interface receiving circuit of the present invention. This embodiment is a capacitor
C _3, a bus interface receiving a balanced circuit transmission line of the balanced transmission system using an AC coupling circuit according to C _4, bus + and bus abnormality - other even when one of the bus signal does not come out of the Is configured to be able to receive the bus signal. The resistor R ₁₁ and capacitor C ₅ and the resistor R ₁₂ and capacitor C ₆ constitute a filter for cutting a high frequency component of the respective bus signals. Diode D ₈ is set differential reception sensitivity of the receiving circuit in the forward voltage V _DF while preventing fluctuation of the DC component due to the duty ratio of a bus signal pulse. Diode D ₉ is + surge and bus signals - is to protect the input terminal of the comparator 1 to absorb surges. Resistors _{R 13, R 14, R 15} , R 16 and resistor R ₁₈ is for setting and setting of the hysteresis of the differential reception sensitivity of the comparator 1.

トランジスタT_r3のベース電圧とエミッタ電圧とは常
に略ベース−エミッタ間電圧V_BE分だけシフトしてお
り、またエミッタホロワ回路に接続されているのでトラ
ンジスタT_r3のベース側の入力インピーダンスが高く、
信号伝達速度も十分に高速である。そのため、トランジ
スタT_r3が平衡型伝送路の一方の伝送線だけに挿入され
ても受信信号の時間的平衡度もバスインタフェース受信
回路のインピーダンスのバランスも失なわれることはな
い。トランジスタT_r3のエミッタホロワ回路は、コンパ
レータ１の−端子が負側にふれることを阻止する働きも
している。これは、トランジスタT_r3をバスインタフェ
ース受信回路に挿入することにより、ベースにトランジ
スタT_r3のコレクタ開放時のベース−エミッタ間電圧V
_BEO以下の負電圧が入力されてもトランジスタT_r3はオフ
状態になり、コンパレータ１の−端子はアース以下の電
圧にならないためである。ダイオードD₁₀はトランジス
タT_r3のベースから入る＋のサージ電圧がコレクタへ抜
けて電源に乗ることを阻止するためのものである。The base voltage and the emitter voltage of the transistor _Tr3 are always shifted by approximately the base-emitter voltage V _BE, and since the transistor _Tr3 is connected to the emitter follower circuit, the input impedance on the base side of the transistor _Tr3 is high.
The signal transmission speed is also sufficiently high. Therefore, even if the transistor _Tr3 is inserted into only one of the transmission lines of the balanced transmission line, neither the temporal balance of the received signal nor the impedance balance of the bus interface receiving circuit is lost. The emitter follower circuit of the transistor _Tr3 also serves to prevent the negative terminal of the comparator 1 from going negative. This can be achieved by inserting a transistor T _r3 to the bus interface reception circuit, based upon the base to the collector opening of the transistor T _r3 - emitter voltage V
_This is because even if a negative voltage equal to or less than _BEO is input, the transistor _Tr3 is turned off, and the negative terminal of the comparator 1 does not become a voltage equal to or lower than the ground. Diode D ₁₀ is used to prevent the surge voltage + enters from the base of the transistor T _r3 rides power exits to the collector.

この実施例のバスインタフェース受信回路では、差動
受信感度V_IDはダイオードD₈の順方向電圧V_DF、抵抗
R₁₃、R₁₄、R₁₅、R₁₆、R₁₈、及びトランジスタ_r3のベー
ス−エミッタ間電圧V_BEによって決定される。但し、抵
抗R₁₃＝R₁₄、R₁₅＝R₁₆//R₁₈とする。今、コンパレータ
１の出力が「低」であるとすれば、この時の差動受信感
度V_IDは次式で与えられる。In the bus interface receiving circuit of this embodiment, the differential receiving sensitivity V _ID is the forward voltage V _DF of the diode D ₈ ,
Based _{R 13, R 14, R 15} , R 16, R 18, and transistor _r3 - is determined by the emitter voltage V _BE. However, it is assumed that the resistors R ₁₃ = R ₁₄ and R ₁₅ = R ₁₆ // R ₁₈ . Now, if the output of the comparator 1 is "low", the differential reception sensitivity V _ID at this time is given by the following equation.

ここで,R₁₁、R₁₃＜＜R₁₅であるから（R₁₁＋R₁₃＋
R₁₅）/R₁₅は１に近い値であり、ダイオードD₈の順方向
電圧V_DFの温度による変動とトランジスタT_r3のベース−
エミッタ間電圧V_BEの温度による変動とは式（２）の第
１項と第３項とで略相殺されてしまい、バスインタフェ
ース受信回路の差動受信感度V_IDの温度による変動を小
さく出来る。 Here, since R ₁₁ and R ₁₃ << R ₁₅ , (R ₁₁ + R ₁₃ +
R ₁₅₎ / R ₁₅ is a value close to 1, the base of the forward voltage V _DF temperature due to the variation of the transistor T _r3 of the diode D ₈ -
The variation of the emitter-to-emitter voltage V _{BE due to} the temperature is substantially canceled out by the first and third terms of the equation (2), and the variation of the differential reception sensitivity V _ID of the bus interface receiving circuit due to the temperature can be reduced.

（発明の効果） 以上説明したように、本発明によれば、平衡型伝送路
とコンパレータの各入力端子との間に夫々接続されたAC
カップリング回路と、該平衡型伝送路と該ACカップリン
グ回路との間の両伝送線間に接続されたダイオードとを
備える平衡型伝送路のバスインタフェース受信回路にお
いて、一方の伝送線の前記ACカップリング回路と前記コ
ンパレータとの間に接続されたトランジスタのエミッタ
ホロワ回路を有することにより、バスインタフェース受
信回路の差動受信感度の温度による変動を低減し、その
結果通常の動作温度範囲で所定の受信性能を満足でき信
頼性を向上できるという効果が得られる。(Effects of the Invention) As described above, according to the present invention, each of the ACs connected between the balanced transmission path and each input terminal of the comparator is provided.
In a bus interface receiving circuit of a balanced transmission line comprising a coupling circuit and a diode connected between both transmission lines between the balanced transmission line and the AC coupling circuit, the AC of one of the transmission lines is By having a transistor emitter-follower circuit connected between the coupling circuit and the comparator, fluctuations in the differential reception sensitivity of the bus interface reception circuit due to temperature are reduced, and as a result, a predetermined reception is performed within a normal operating temperature range. The effect that the performance can be satisfied and the reliability can be improved can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明のバスインタフェース受信回路の一実施
例を示す電気回路図、第２図及び第３図は夫々従来のバ
スインタフェース受信回路の基本構成を示す電気回路
図、第４図（Ａ）（Ｂ）は夫々受信信号パルスの振幅V_a
と差動受信感度V_IDの関係を示す波形図、第５図（Ａ）
（Ｂ）は夫々受信信号パルスの入力波形を示す波形図、
第５図（Ｃ）（Ｄ）は夫々受信回路出力を示す波形図で
ある。 1,2……コンパレータ、C₁,C₂,C₃,C₄,C₅,C₆,C₇,C₈,C₉…
…コンデンサ、D₇,D₈,D₉,D₁₀,D……ダイオード、R₁,R₂,
R₃,R₄,R₁₁,R₁₂,R₁₃,R₁₄,R₁₅,R₁₆,R₁₇,R₁₈,R₁₉,R₂₀,……
抵抗、V_a……信号パルスの振幅、V_ID……差動受信感
度。FIG. 1 is an electric circuit diagram showing an embodiment of a bus interface receiving circuit of the present invention, FIGS. 2 and 3 are electric circuit diagrams showing a basic configuration of a conventional bus interface receiving circuit, respectively, and FIG. ) (B) is a respective received signal pulse amplitude V _a
FIG. 5 (A) is a waveform diagram showing the relationship between the differential receiving sensitivity V _ID and the differential receiving sensitivity.
(B) is a waveform diagram showing the input waveform of the received signal pulse,
FIGS. 5 (C) and 5 (D) are waveform diagrams each showing the output of the receiving circuit. 1,2 …… Comparator, C ₁ , C ₂ , C ₃ , C ₄ , C ₅ , C ₆ , C ₇ , C ₈ , C ₉ …
... _{capacitors, D 7, D 8, D} 9, D 10, D ...... diode, R _1, R _{2,
R 3, R 4, R 11} , R 12, R 13, R 14, R 15, R 16, R 17, R 18, R 19, R 20, ......
Resistance, the amplitude of V _a ...... signal pulse, V _ID ...... differential reception sensitivity.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 檜物 雄作 神奈川県平塚市東八幡５丁目１番９号 古河電気工業株式会社平塚事業所内 (72)発明者 道平 修 広島県安芸郡府中町新地３番１号 マツ ダ株式会社内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Yusaku Hinoki 5-19, Higashi-Hachiman, Hiratsuka-shi, Kanagawa Prefecture Inside the Hiratsuka Office of Furukawa Electric Co., Ltd. No. 1 Mazda Motor Corporation

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】平衡型伝送路とコンパレータの各入力端子
との間に夫々接続されたACカップリング回路と、該平衡
型伝送路と該ACカップリング回路との間の両伝送線間に
接続されたダイオードとを備える平衡型伝送路のバスイ
ンタフェース受信回路において、一方の伝送線の前記AC
カップリング回路と前記コンパレータとの間に接続され
たトランジスタのエミッタホロワ回路を有することを特
徴とするバスインタフェース受信回路。1. An AC coupling circuit connected between a balanced transmission line and each input terminal of a comparator, and an AC coupling circuit connected between both transmission lines between the balanced transmission line and the AC coupling circuit. A balanced transmission line bus interface receiving circuit comprising:
A bus interface receiving circuit comprising a transistor emitter follower circuit connected between a coupling circuit and the comparator.