JP2641852B2 - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JP2641852B2 JP2641852B2 JP61001679A JP167986A JP2641852B2 JP 2641852 B2 JP2641852 B2 JP 2641852B2 JP 61001679 A JP61001679 A JP 61001679A JP 167986 A JP167986 A JP 167986A JP 2641852 B2 JP2641852 B2 JP 2641852B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- thyristor
- current
- bridges
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ac-Ac Conversion (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は周波数変換装置に係り、特に負荷に可変周波
数の交流電力を供給するべく正側サイリスタブリッジと
負側サイリスタブリッジの間に循環電流の流すようにし
た循環電流形の回路構成において、サイリスタブリッジ
に交流電力を供給する電源変圧器の2次巻線の数を少な
くするのに好適な周波数変換装置に関する。
数の交流電力を供給するべく正側サイリスタブリッジと
負側サイリスタブリッジの間に循環電流の流すようにし
た循環電流形の回路構成において、サイリスタブリッジ
に交流電力を供給する電源変圧器の2次巻線の数を少な
くするのに好適な周波数変換装置に関する。
第5図は従来の周波数変換装置の回路構成図である。
同図に示すように、この周波数変換装置は負荷のU相へ
正方向の電流を供給する第1および第2のサイリスタブ
リッジ1,2、負荷のU相へ負方向の電流を供給する第7
および第8のサイリスタブリッジ7,8、同様に、V相正
側の第3および第4のサイリスタブリッジ3,4、V相負
側の第9および第10のサイリスタブリッジ9,10、W相正
側の第5および第6のサイリスタブリッジ5,6、W相負
側の第11および第12のサイリスタブリッジ11,12と、サ
イリスタブリッジ1,2およびサイリスタブリッジ8,7を含
んで形成される閉回路中に流れる循環電流のリップルを
低減する第1のリアクトル56、同様に第2のリアクトル
57、第3のリアクトル58、U相正側の第1および第2の
サイリスタブリッジに交流電力を供給する第1の変圧器
59、同様にU相負側の第2の変圧器60、V相正側の第3
の変圧器61、V相負側の第4の変圧器62、W相正側の第
5の変圧器63、W相負側の第6の変圧器64、電源35から
構成される。なお、この周波数変換装置の負荷の一例と
しての誘導電動機36はU相、V相、W相巻線37,38,39、
回転子40を備えている。
同図に示すように、この周波数変換装置は負荷のU相へ
正方向の電流を供給する第1および第2のサイリスタブ
リッジ1,2、負荷のU相へ負方向の電流を供給する第7
および第8のサイリスタブリッジ7,8、同様に、V相正
側の第3および第4のサイリスタブリッジ3,4、V相負
側の第9および第10のサイリスタブリッジ9,10、W相正
側の第5および第6のサイリスタブリッジ5,6、W相負
側の第11および第12のサイリスタブリッジ11,12と、サ
イリスタブリッジ1,2およびサイリスタブリッジ8,7を含
んで形成される閉回路中に流れる循環電流のリップルを
低減する第1のリアクトル56、同様に第2のリアクトル
57、第3のリアクトル58、U相正側の第1および第2の
サイリスタブリッジに交流電力を供給する第1の変圧器
59、同様にU相負側の第2の変圧器60、V相正側の第3
の変圧器61、V相負側の第4の変圧器62、W相正側の第
5の変圧器63、W相負側の第6の変圧器64、電源35から
構成される。なお、この周波数変換装置の負荷の一例と
しての誘導電動機36はU相、V相、W相巻線37,38,39、
回転子40を備えている。
一方、第6図は第5図の周波数変換装置に電流制御回
路を追加して示したブロック図である。同図に示すよう
に、電流制御回路はU相についてのみ詳述すれば、U相
の負荷電流を検出する電流検出器41、U相の循環電流を
検出する電流検出器42,43、U相の負荷電流指令値44と
電流検出器41で検出される負荷電流検出値を比較しその
偏差を検出するための加算値45、加算器45で検出された
偏差を増幅し負荷電流がその指令値に常に等しくなるよ
うに制御するための電流制御増幅器46、電流検出器42お
よび43で検出される電流値のうち、小さい方の循環電流
として検出し、その値を制御するための循環電流制御回
路47、電流制御増幅器46の出力に対して循環電流制御回
路47の出力を加算する加算器48、電流制御増幅器46の出
力の極性反転値に対して循環電流制御回路47の出力を加
算する加算器49、加算器48の出力に基づいてU相正側の
第1および第2のサイリスタブリッジ1,2に対する点弧
信号52,53を作り出す位相制御回路50、加算器49の出力
に基づいてU相負側の第7および第8のサイリスタブリ
ッジ7,8に対する点弧信号54,55を作り出す位相制御回路
51を含む構成である。
路を追加して示したブロック図である。同図に示すよう
に、電流制御回路はU相についてのみ詳述すれば、U相
の負荷電流を検出する電流検出器41、U相の循環電流を
検出する電流検出器42,43、U相の負荷電流指令値44と
電流検出器41で検出される負荷電流検出値を比較しその
偏差を検出するための加算値45、加算器45で検出された
偏差を増幅し負荷電流がその指令値に常に等しくなるよ
うに制御するための電流制御増幅器46、電流検出器42お
よび43で検出される電流値のうち、小さい方の循環電流
として検出し、その値を制御するための循環電流制御回
路47、電流制御増幅器46の出力に対して循環電流制御回
路47の出力を加算する加算器48、電流制御増幅器46の出
力の極性反転値に対して循環電流制御回路47の出力を加
算する加算器49、加算器48の出力に基づいてU相正側の
第1および第2のサイリスタブリッジ1,2に対する点弧
信号52,53を作り出す位相制御回路50、加算器49の出力
に基づいてU相負側の第7および第8のサイリスタブリ
ッジ7,8に対する点弧信号54,55を作り出す位相制御回路
51を含む構成である。
各図の構成において、循環電流制御回路47は図示して
いない循環電流の指令値と循環電流の検出値とを比較
し、たとえば循環電流が指令値より小さい場合は循環電
流制御回路47の出力が増大して加算器48および49により
位相制御回路50および51の入力を増大させ、サイリスタ
ブリッジ1,2および7,8の点弧位相を進めて循環電流を増
大させる。逆に、循環電流が指令値より大きい場合は循
環電流制御回路47の出力が減少して加算器48および49に
より位相制御回路50および51の入力を減少させ、サイリ
スタブリッジ1,2および7,8の点弧位相を遅らせて循環電
流を減少させ、このようにして循環電流が常に指令値に
一致するように制御するものとする。
いない循環電流の指令値と循環電流の検出値とを比較
し、たとえば循環電流が指令値より小さい場合は循環電
流制御回路47の出力が増大して加算器48および49により
位相制御回路50および51の入力を増大させ、サイリスタ
ブリッジ1,2および7,8の点弧位相を進めて循環電流を増
大させる。逆に、循環電流が指令値より大きい場合は循
環電流制御回路47の出力が減少して加算器48および49に
より位相制御回路50および51の入力を減少させ、サイリ
スタブリッジ1,2および7,8の点弧位相を遅らせて循環電
流を減少させ、このようにして循環電流が常に指令値に
一致するように制御するものとする。
以上の電流制御回路で構成されるU相の電流制御系に
よりU相の負荷電流と循環電流が制御される。V相およ
びW相に対しても同様の電流制御系を構成し、それぞれ
の負荷電流指令値として三相の正弦波を与えるものとす
れば、負荷の誘導電動機36に三相の正弦波電流が供給さ
れ誘導電動機の可変速運転を行なうことができる。
よりU相の負荷電流と循環電流が制御される。V相およ
びW相に対しても同様の電流制御系を構成し、それぞれ
の負荷電流指令値として三相の正弦波を与えるものとす
れば、負荷の誘導電動機36に三相の正弦波電流が供給さ
れ誘導電動機の可変速運転を行なうことができる。
第7図は第6図の構成による出力電圧波形の一例で、
同図(A)はU相正側サイリスタブリッジ1,2が発生す
る出力電圧波形、同図(B)はU相負側サイリスタブリ
ッジ7,8が発生する出力電圧波形、同図(C)はリアク
トル56の中点からとり出されるU相電圧である。ちなみ
に、第7図(C)の波形は第7図(A)、(B)の各波
形の平均値となる。第7図において示すように、T1の範
囲では正側サイリスタブリッジの点弧間隔が粗になり制
御性が悪くなるが、このとき負側サイリスタブリッジの
点弧間隔は密で制御性が良い。一方、T2の範囲では負側
サイリスタブリッジの点弧間隔が粗になり制御性が悪く
なるが、このとき正側サイリスタブリッジの点弧間隔は
密で制御性が良い。このように循環電流形周波数変換装
置は正側サイリスタブリッジと負側サイリスタブリッジ
を同時に制御して出力電圧を制御するので点弧間隔が全
範囲にわたって密になり、出力電圧の制御性が向上し、
その結果より高い出力周波数まで運転できる。また、循
環電流を流すことにより出力電流を零期間なしに連続的
に制御することができるとともに出力電流が小さいとき
も循環電流により電流断続を避けることができるため、
電流断続による電流制御応答の劣化がなくなり、応答の
速い電流制御を行なうことができる。
同図(A)はU相正側サイリスタブリッジ1,2が発生す
る出力電圧波形、同図(B)はU相負側サイリスタブリ
ッジ7,8が発生する出力電圧波形、同図(C)はリアク
トル56の中点からとり出されるU相電圧である。ちなみ
に、第7図(C)の波形は第7図(A)、(B)の各波
形の平均値となる。第7図において示すように、T1の範
囲では正側サイリスタブリッジの点弧間隔が粗になり制
御性が悪くなるが、このとき負側サイリスタブリッジの
点弧間隔は密で制御性が良い。一方、T2の範囲では負側
サイリスタブリッジの点弧間隔が粗になり制御性が悪く
なるが、このとき正側サイリスタブリッジの点弧間隔は
密で制御性が良い。このように循環電流形周波数変換装
置は正側サイリスタブリッジと負側サイリスタブリッジ
を同時に制御して出力電圧を制御するので点弧間隔が全
範囲にわたって密になり、出力電圧の制御性が向上し、
その結果より高い出力周波数まで運転できる。また、循
環電流を流すことにより出力電流を零期間なしに連続的
に制御することができるとともに出力電流が小さいとき
も循環電流により電流断続を避けることができるため、
電流断続による電流制御応答の劣化がなくなり、応答の
速い電流制御を行なうことができる。
しかし、正側ブリッジと負側ブリッジを同時にオンし
て制御するためには、正側ブリッジと負側ブリッジの交
流電源を電気的に絶縁する必要があり、第5図および第
6図に示すように変圧器59〜64の2次巻線を12個設ける
必要がある。このため、変圧器59〜64の据付面積が大き
くなるなどの欠点がある。
て制御するためには、正側ブリッジと負側ブリッジの交
流電源を電気的に絶縁する必要があり、第5図および第
6図に示すように変圧器59〜64の2次巻線を12個設ける
必要がある。このため、変圧器59〜64の据付面積が大き
くなるなどの欠点がある。
したがって、本発明の目的は上記従来技術の欠点を解
消し、変圧器の2次巻線の数を少なくするようにした周
波数変換装置を提供することにある。
消し、変圧器の2次巻線の数を少なくするようにした周
波数変換装置を提供することにある。
上記目的を達成するために本発明の周波数変換装置
は、 各相ごとに独立した交流負荷に各相ごとに正方向電流
を供給するそれぞれリアクトルを介在して直列に接続さ
れた第1および第2のサイリスタブリッジと、第3およ
び第4のサイリスタブリッジと、第5および第6のサイ
リスタブリッジと、 前記交流負荷に各相ごとに負方向電流を供給するそれ
ぞれリアクトルを介在して直列に接続された第7および
第8のサイリスタブリッジと、第9および第10のサイリ
スタブリッジと、第11および第12のサイリスタブリッジ
と、 互いに位相差を有する第1、第2および第3の2次巻
線を有し、第1の2次巻線が第2および第3のサイリス
タブリッジの交流端子に接続され、第2の2次巻線が第
4および第5のサイリスタブリッジの交流端子に接続さ
れ、第3の2次巻線が第6および第1のサイリスタブリ
ッジの交流端子に接続される第1の変圧器と、 互いに位相差を有する第1、第2および第3の2次巻
線を有し、第1の2次巻線が第8および第9のサイリス
タブリッジの交流端子に接続され、第2の2次巻線が第
10および第11のサイリスタブリッジの交流端子に接続さ
れ、第3の2次巻線が第12および第7のサイリスタブリ
ッジの交流端子に接続される第2の変圧器と を備え、第1および第2の変圧器は同一結線とされてい
ることを特徴とするものである。
は、 各相ごとに独立した交流負荷に各相ごとに正方向電流
を供給するそれぞれリアクトルを介在して直列に接続さ
れた第1および第2のサイリスタブリッジと、第3およ
び第4のサイリスタブリッジと、第5および第6のサイ
リスタブリッジと、 前記交流負荷に各相ごとに負方向電流を供給するそれ
ぞれリアクトルを介在して直列に接続された第7および
第8のサイリスタブリッジと、第9および第10のサイリ
スタブリッジと、第11および第12のサイリスタブリッジ
と、 互いに位相差を有する第1、第2および第3の2次巻
線を有し、第1の2次巻線が第2および第3のサイリス
タブリッジの交流端子に接続され、第2の2次巻線が第
4および第5のサイリスタブリッジの交流端子に接続さ
れ、第3の2次巻線が第6および第1のサイリスタブリ
ッジの交流端子に接続される第1の変圧器と、 互いに位相差を有する第1、第2および第3の2次巻
線を有し、第1の2次巻線が第8および第9のサイリス
タブリッジの交流端子に接続され、第2の2次巻線が第
10および第11のサイリスタブリッジの交流端子に接続さ
れ、第3の2次巻線が第12および第7のサイリスタブリ
ッジの交流端子に接続される第2の変圧器と を備え、第1および第2の変圧器は同一結線とされてい
ることを特徴とするものである。
以下、図面を参照しながら本発明の実施例を説明す
る。
る。
第1図は本発明の一実施例に係る周波数変換装置の回
路構成図で、第5図の構成と異なる点は、第1の変圧器
29と第2の変圧器34を設け変圧器29には、U相正側の第
2のサイリスタブリッジ2およびV相正側の第3のサイ
リスタブリッジ3に共通に電力を供給する第1の2次巻
線25、V相正側サイリスタブリッジ4およびW相正側サ
イリスタブリッジ5に共通に電力を供給する第2の2次
巻線26、W相正側サイリスタブリッジ6およびU相正側
サイリスタブリッジ1に共通に電力を供給する第3の2
次巻線27を設け、変圧器34には、U相負側サイリスタブ
リッジ6およびV相負側サイリスタブリッジ9に共通に
電力を供給する第4の2次巻線30、V相負側サイリスタ
ブリッジ10およびW相負側サイリスタブリッジ11に共通
に電力を供給する第5の2次巻線31、W相負側負側サイ
リスタブリッジ12およびU相負側サイリスタブリッジ7
に共通に電力を供給する第6の2次巻線32を設け、変圧
器29の1次巻線28および変圧器34の1次巻線33を電源35
に接続していことと、循環電流のリップルを抑制するた
めに各サイリスタブリッジに直列にリアクトル13〜24を
設けたことである。また、ここでは、U,V,W各相巻線37,
38,39は星形結線されることなく、開放状態すなわち各
相ごとに独立して状態にされている。
路構成図で、第5図の構成と異なる点は、第1の変圧器
29と第2の変圧器34を設け変圧器29には、U相正側の第
2のサイリスタブリッジ2およびV相正側の第3のサイ
リスタブリッジ3に共通に電力を供給する第1の2次巻
線25、V相正側サイリスタブリッジ4およびW相正側サ
イリスタブリッジ5に共通に電力を供給する第2の2次
巻線26、W相正側サイリスタブリッジ6およびU相正側
サイリスタブリッジ1に共通に電力を供給する第3の2
次巻線27を設け、変圧器34には、U相負側サイリスタブ
リッジ6およびV相負側サイリスタブリッジ9に共通に
電力を供給する第4の2次巻線30、V相負側サイリスタ
ブリッジ10およびW相負側サイリスタブリッジ11に共通
に電力を供給する第5の2次巻線31、W相負側負側サイ
リスタブリッジ12およびU相負側サイリスタブリッジ7
に共通に電力を供給する第6の2次巻線32を設け、変圧
器29の1次巻線28および変圧器34の1次巻線33を電源35
に接続していことと、循環電流のリップルを抑制するた
めに各サイリスタブリッジに直列にリアクトル13〜24を
設けたことである。また、ここでは、U,V,W各相巻線37,
38,39は星形結線されることなく、開放状態すなわち各
相ごとに独立して状態にされている。
一方、第2図は第1図の周波数変換装置に電流制御回
路を追加して示したブロック図である。同図に示すよう
に、電流制御回路は第6図と同様の構成を有する。
路を追加して示したブロック図である。同図に示すよう
に、電流制御回路は第6図と同様の構成を有する。
第3図の波形図は第2図の構成における出力電圧波形
の一例であるが、次に第3図を参照しながら第1図、第
2図の構成の作用を説明する。
の一例であるが、次に第3図を参照しながら第1図、第
2図の構成の作用を説明する。
ちなみに、第3図(A)において、aはU相正側サイ
リスタブリッジ1および2が発生する電圧波形、bはV
相正側サイリスタブリッジ3および4が発生する電圧波
形、cはW相正側サイリスタブリッジ5および6が発生
する電圧波形である。
リスタブリッジ1および2が発生する電圧波形、bはV
相正側サイリスタブリッジ3および4が発生する電圧波
形、cはW相正側サイリスタブリッジ5および6が発生
する電圧波形である。
さて、第1図の構成においては、サイリスタブリッジ
1の正側アーム→リアクトル13→サイリスタブリッジ2
の負側アーム→2次巻線25→サイリスタブリッジ3の正
側アーム→リアクトル15→サイリスタブリッジ4の負側
アーム→2次巻線26→サイリスタブリッジ5の正側アー
ム→リアクトル17→サイリスタブリッジ6の負側アーム
→2次巻線27→サイリスタブリッジ1の正側アームの閉
回路が形成される。なお、このとき閉回路中に含まれる
サイリスタアームは図記号を○印で囲んで示している。
この閉回路中の電圧について説明するに、第3図(B)
に示す波形dはサイリスタブリッジ1の正側アームとサ
イリスタブリッジ2の負側アームが発生する電圧の和で
U相出力電圧波形の一部である。波形bの電圧とサイリ
スタブリッジ1の負側アームとサイリスタブリッジ2の
正側アームが発生する電圧の総和は波形aに等しくな
る。同様に、第3図(C)に示す波形eをサイリスタブ
リッジ3の正側アームとサイリスタブリッジ4の負側ア
ームが発生する電圧の和であり、第3図(D)に示す波
形fはサイリスタブリッジ5の正側アームとサイリスタ
ブリッジ6の負側アームが発生する電圧の和である。前
述した閉回路には波形d,e,fの電圧の和が発生し、この
電圧はリアクトル13、リアクトル15、リアクトル17に分
担される。第3図(E)の波形gは各リアクトル13,15,
17に分担される電圧波形であるが、その平均値は零にな
る。これは三相交流電圧の各相電圧の瞬時値の和は常に
零であることによる。したがって、波形gのリップル電
圧に対し、リアクトル13、リアクトル15、リアクトル17
によりリップル電流を抑制することにより閉回路に流れ
る循環電流を抑制することができる。
1の正側アーム→リアクトル13→サイリスタブリッジ2
の負側アーム→2次巻線25→サイリスタブリッジ3の正
側アーム→リアクトル15→サイリスタブリッジ4の負側
アーム→2次巻線26→サイリスタブリッジ5の正側アー
ム→リアクトル17→サイリスタブリッジ6の負側アーム
→2次巻線27→サイリスタブリッジ1の正側アームの閉
回路が形成される。なお、このとき閉回路中に含まれる
サイリスタアームは図記号を○印で囲んで示している。
この閉回路中の電圧について説明するに、第3図(B)
に示す波形dはサイリスタブリッジ1の正側アームとサ
イリスタブリッジ2の負側アームが発生する電圧の和で
U相出力電圧波形の一部である。波形bの電圧とサイリ
スタブリッジ1の負側アームとサイリスタブリッジ2の
正側アームが発生する電圧の総和は波形aに等しくな
る。同様に、第3図(C)に示す波形eをサイリスタブ
リッジ3の正側アームとサイリスタブリッジ4の負側ア
ームが発生する電圧の和であり、第3図(D)に示す波
形fはサイリスタブリッジ5の正側アームとサイリスタ
ブリッジ6の負側アームが発生する電圧の和である。前
述した閉回路には波形d,e,fの電圧の和が発生し、この
電圧はリアクトル13、リアクトル15、リアクトル17に分
担される。第3図(E)の波形gは各リアクトル13,15,
17に分担される電圧波形であるが、その平均値は零にな
る。これは三相交流電圧の各相電圧の瞬時値の和は常に
零であることによる。したがって、波形gのリップル電
圧に対し、リアクトル13、リアクトル15、リアクトル17
によりリップル電流を抑制することにより閉回路に流れ
る循環電流を抑制することができる。
次に、第4図は第3図の場合と同一の運転条件におい
て回路に流れる電流の波形図で、同図(A)の波形aは
第3図(A)の波形aと同一のU相正側サイリスタブリ
ッジ1および2が発生する電圧波形、同図(B)の波形
bは第3図(A)の波形bと同一のV相正側サイリスタ
ブリッジ3および4が発生する電圧波形、同図(A)の
波形hはU相出力電流波形、同図(B)の波形iはV相
出力電流波形である。
て回路に流れる電流の波形図で、同図(A)の波形aは
第3図(A)の波形aと同一のU相正側サイリスタブリ
ッジ1および2が発生する電圧波形、同図(B)の波形
bは第3図(A)の波形bと同一のV相正側サイリスタ
ブリッジ3および4が発生する電圧波形、同図(A)の
波形hはU相出力電流波形、同図(B)の波形iはV相
出力電流波形である。
第1図の構成における第1の変圧器29の第1の2次巻
線25には波形hの正の半波と波形iの正の半波の加算値
が流れるが、波形hとiは120゜の位相差があるため加
算値の波高値は波形hとiの波高値に等しい。一方、第
4図(C)の波形jは波形hとiの正の半波の加算値に
より第1の2次巻線25の一相に流れる電流の波形であ
る。また、第4図(D)、(E)に示す波形k、lは比
較のために示した従来の回路構成での電流波形で、波形
kは第5図の第1の変圧器59の△側の2次巻線の一相に
流れる電流波形、波形lは第3の変圧器61の△側の2次
巻線の一相に流れる電流波形である。
線25には波形hの正の半波と波形iの正の半波の加算値
が流れるが、波形hとiは120゜の位相差があるため加
算値の波高値は波形hとiの波高値に等しい。一方、第
4図(C)の波形jは波形hとiの正の半波の加算値に
より第1の2次巻線25の一相に流れる電流の波形であ
る。また、第4図(D)、(E)に示す波形k、lは比
較のために示した従来の回路構成での電流波形で、波形
kは第5図の第1の変圧器59の△側の2次巻線の一相に
流れる電流波形、波形lは第3の変圧器61の△側の2次
巻線の一相に流れる電流波形である。
以上述べたように、本実施例の構成では、第1図に示
すようにサイリスタブリッジを第1〜第6の正側のサイ
リスタブリッジ1〜6の群と、第7〜第12の負側のサイ
リスタブリッジ7〜12の群に分け、正側の群において負
荷側のU相とV相、V相とW相、W相とU相をそれぞれ
共通の変圧器29の2次巻線25,26,27に接続し、同様に負
側の群において負荷側のU相とV相、V相とW相、W相
とU相をそれぞれ共通の変圧器34の2次巻線30,31,32に
接続したことを特徴としている。一方、変圧器29,34の
2次巻線25,26,27,30,31,32を共通に使用することによ
って生ずる閉回路の電圧は三相交流電圧の和になり、そ
の電圧波形は第3図(E)に波形gで示すように平均値
が常に零になるため、リップル電圧に対してはリアクト
ル13〜24により電流リップルを抑制して閉回路に流れる
循環電流を抑制することができる。また、変圧器29,34
の2次巻線25,26,27,30,31,32の一相に流れる電流は、
第4図(C)の波形jで示すように、U相電流とV相電
流が120゜の位相差があるため、重なり部分の電流振幅
はあまり増加しない。したがって、たとえば第4図
(C)の波形jの実効値は、波形kまたはlの実効値の
ほぼ である。
すようにサイリスタブリッジを第1〜第6の正側のサイ
リスタブリッジ1〜6の群と、第7〜第12の負側のサイ
リスタブリッジ7〜12の群に分け、正側の群において負
荷側のU相とV相、V相とW相、W相とU相をそれぞれ
共通の変圧器29の2次巻線25,26,27に接続し、同様に負
側の群において負荷側のU相とV相、V相とW相、W相
とU相をそれぞれ共通の変圧器34の2次巻線30,31,32に
接続したことを特徴としている。一方、変圧器29,34の
2次巻線25,26,27,30,31,32を共通に使用することによ
って生ずる閉回路の電圧は三相交流電圧の和になり、そ
の電圧波形は第3図(E)に波形gで示すように平均値
が常に零になるため、リップル電圧に対してはリアクト
ル13〜24により電流リップルを抑制して閉回路に流れる
循環電流を抑制することができる。また、変圧器29,34
の2次巻線25,26,27,30,31,32の一相に流れる電流は、
第4図(C)の波形jで示すように、U相電流とV相電
流が120゜の位相差があるため、重なり部分の電流振幅
はあまり増加しない。したがって、たとえば第4図
(C)の波形jの実効値は、波形kまたはlの実効値の
ほぼ である。
このため、本実施例の構成によれば、変圧器の2次巻
線数を従来の方式の1/2にすることができるとともに、
変圧器の2次巻線の容量の和を従来の方式のほぼ に低減することができる。そのため、変圧器を小型かつ
安価にでき、変圧器の据付面積を低減することができる
ため、多大な経済的効果を得ることができる。
線数を従来の方式の1/2にすることができるとともに、
変圧器の2次巻線の容量の和を従来の方式のほぼ に低減することができる。そのため、変圧器を小型かつ
安価にでき、変圧器の据付面積を低減することができる
ため、多大な経済的効果を得ることができる。
なお、第1図の構成において、たとえばリアクトルの
位置をサイリスタブリッジの負側に変更したり、リアク
トルの中間点から負荷へ電力を供給するような構成にす
ることなどは、本発明の実施を妨げるものではない。
位置をサイリスタブリッジの負側に変更したり、リアク
トルの中間点から負荷へ電力を供給するような構成にす
ることなどは、本発明の実施を妨げるものではない。
以上述べたように、本発明によれば、サイリスタブリ
ッジの正側の群と負側の群のそれぞれで変圧器の2次巻
線を複数のサイリスタブリッジに共用することにより、
変圧器の2次巻線の低減と変圧器の小型化を実現した新
規な周波数変換装置を提供することができる。
ッジの正側の群と負側の群のそれぞれで変圧器の2次巻
線を複数のサイリスタブリッジに共用することにより、
変圧器の2次巻線の低減と変圧器の小型化を実現した新
規な周波数変換装置を提供することができる。
第1図は本発明の一実施例に係る周波数変換装置の回路
構成図、第2図は第1図の構成に制御回路を追加した場
合のブロック図、第3図、第4図は第1図、第2図の構
成の作用を説明するための波形図、第5図は従来の周波
数変換装置の回路構成図、第6図は第5図の構成に制御
回路を追加した場合のブロック図、第7図は第5図、第
6図の構成における各部の電圧波形図である。 1〜12……第1〜第12のサイリスタブリッジ、13〜24…
…第1〜第12のリアクトル、25〜27……第1〜第3の2
次巻線、28……第1の1次巻線、29……第1の変圧器、
30〜31……第4〜第6の2次巻線、33……第2の1次巻
線、34……第2の変圧器、41〜43……電流検出器、45…
…加算器、46……電流制御増幅器、47……循環電流制御
回路、48,49……加算器、50,51……位相制御回路。
構成図、第2図は第1図の構成に制御回路を追加した場
合のブロック図、第3図、第4図は第1図、第2図の構
成の作用を説明するための波形図、第5図は従来の周波
数変換装置の回路構成図、第6図は第5図の構成に制御
回路を追加した場合のブロック図、第7図は第5図、第
6図の構成における各部の電圧波形図である。 1〜12……第1〜第12のサイリスタブリッジ、13〜24…
…第1〜第12のリアクトル、25〜27……第1〜第3の2
次巻線、28……第1の1次巻線、29……第1の変圧器、
30〜31……第4〜第6の2次巻線、33……第2の1次巻
線、34……第2の変圧器、41〜43……電流検出器、45…
…加算器、46……電流制御増幅器、47……循環電流制御
回路、48,49……加算器、50,51……位相制御回路。
Claims (1)
- 【請求項1】各相ごとに独立した交流負荷に各相ごとに
正方向電流を供給するそれぞれリアクトルを介在して直
列に接続された第1および第2のサイリスタブリッジ
と、第3および第4のサイリスタブリッジと、第5およ
び第6のサイリスタブリッジと、 前記交流負荷に各相ごとに負方向電流を供給するそれぞ
れリアクトルを介在して直列に接続された第7および第
8のサイリスタブリッジと、第9および第10のサイリス
タブリッジと、第11および第12のサイリスタブリッジ
と、 互いに位相差を有する第1、第2および第3の2次巻線
を有し、第1の2次巻線が前記第2および第3のサイリ
スタブリッジの交流端子に接続され、第2の2次巻線が
前記第4および第5のサイリスタブリッジの交流端子に
接続され、第3の2次巻線が前記第6および第1のサイ
リスタブリッジの交流端子に接続される第1の変圧器
と、 互いに位相差を有する第1、第2および第3の2次巻線
を有し、第1の2次巻線が前記第8および第9のサイリ
スタブリッジの交流端子に接続され、第2の2次巻線が
前記第10および第11のサイリスタブリッジの交流端子に
接続され、第3の2次巻線が前記第12および第7のサイ
リスタブリッジの交流端子に接続される第2の変圧器と を備え、前記第1および第2の変圧器は同一結線とされ
ていることを特徴とする周波数変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001679A JP2641852B2 (ja) | 1986-01-08 | 1986-01-08 | 周波数変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001679A JP2641852B2 (ja) | 1986-01-08 | 1986-01-08 | 周波数変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62160075A JPS62160075A (ja) | 1987-07-16 |
JP2641852B2 true JP2641852B2 (ja) | 1997-08-20 |
Family
ID=11508195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61001679A Expired - Lifetime JP2641852B2 (ja) | 1986-01-08 | 1986-01-08 | 周波数変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2641852B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57126272A (en) * | 1981-01-29 | 1982-08-05 | Toshiba Corp | Cycloconverter |
-
1986
- 1986-01-08 JP JP61001679A patent/JP2641852B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57126272A (en) * | 1981-01-29 | 1982-08-05 | Toshiba Corp | Cycloconverter |
Also Published As
Publication number | Publication date |
---|---|
JPS62160075A (ja) | 1987-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0488201B1 (en) | Large capacity variable speed driving system for AC electric motor | |
EP0697763B1 (en) | Multi-coupled power converter and its controlling method | |
US4455522A (en) | Current source inverter bed induction motor drive | |
US4843296A (en) | AC motor drive apparatus | |
US4039926A (en) | Current fed inverter with commutation independent of load inductance | |
JP3238721B2 (ja) | 電力変換装置を制御する方法 | |
US4172991A (en) | AC current control system for AC power supply | |
US6437998B1 (en) | Rectifying circuit and control method therefor | |
JP2543877B2 (ja) | 電力変換装置 | |
JPH07163153A (ja) | 単相3線式インバータ装置の制御方法 | |
JP2906616B2 (ja) | 並列多重インバータ | |
JP2641852B2 (ja) | 周波数変換装置 | |
JPS62104481A (ja) | 直流電源装置の駆動方式 | |
JPH11187576A (ja) | 分散型電源装置 | |
JPS6035892B2 (ja) | 電力変換装置 | |
JPH0515165A (ja) | 3相3線式の中性点クランプ式インバータの制御方法 | |
JPH0866032A (ja) | サイクロコンバータの制御装置 | |
JP3381590B2 (ja) | サイリスタ変換装置 | |
JP2001178192A (ja) | 誘導機の速度制御装置 | |
JPH0446080B2 (ja) | ||
JP3221941B2 (ja) | 電力変換装置 | |
JPS6362984B2 (ja) | ||
JPH0681506B2 (ja) | 周波数変換装置 | |
JP2019004657A (ja) | 単相三線式インバータ及び電圧補償装置 | |
JPS6277866A (ja) | 周波数変換装置 |