JP2641852B2 - 周波数変換装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は周波数変換装置に係り、特に負荷に可変周波
数の交流電力を供給するべく正側サイリスタブリッジと
負側サイリスタブリッジの間に循環電流の流すようにし
た循環電流形の回路構成において、サイリスタブリッジ
に交流電力を供給する電源変圧器の２次巻線の数を少な
くするのに好適な周波数変換装置に関する。

〔発明の技術的背景〕

第５図は従来の周波数変換装置の回路構成図である。
同図に示すように、この周波数変換装置は負荷のＵ相へ
正方向の電流を供給する第１および第２のサイリスタブ
リッジ1,2、負荷のＵ相へ負方向の電流を供給する第７
および第８のサイリスタブリッジ7,8、同様に、Ｖ相正
側の第３および第４のサイリスタブリッジ3,4、Ｖ相負
側の第９および第10のサイリスタブリッジ9,10、Ｗ相正
側の第５および第６のサイリスタブリッジ5,6、Ｗ相負
側の第11および第12のサイリスタブリッジ11,12と、サ
イリスタブリッジ1,2およびサイリスタブリッジ8,7を含
んで形成される閉回路中に流れる循環電流のリップルを
低減する第１のリアクトル56、同様に第２のリアクトル
57、第３のリアクトル58、Ｕ相正側の第１および第２の
サイリスタブリッジに交流電力を供給する第１の変圧器
59、同様にＵ相負側の第２の変圧器60、Ｖ相正側の第３
の変圧器61、Ｖ相負側の第４の変圧器62、Ｗ相正側の第
５の変圧器63、Ｗ相負側の第６の変圧器64、電源35から
構成される。なお、この周波数変換装置の負荷の一例と
しての誘導電動機36はＵ相、Ｖ相、Ｗ相巻線37,38,39、
回転子40を備えている。

一方、第６図は第５図の周波数変換装置に電流制御回
路を追加して示したブロック図である。同図に示すよう
に、電流制御回路はＵ相についてのみ詳述すれば、Ｕ相
の負荷電流を検出する電流検出器41、Ｕ相の循環電流を
検出する電流検出器42,43、Ｕ相の負荷電流指令値44と
電流検出器41で検出される負荷電流検出値を比較しその
偏差を検出するための加算値45、加算器45で検出された
偏差を増幅し負荷電流がその指令値に常に等しくなるよ
うに制御するための電流制御増幅器46、電流検出器42お
よび43で検出される電流値のうち、小さい方の循環電流
として検出し、その値を制御するための循環電流制御回
路47、電流制御増幅器46の出力に対して循環電流制御回
路47の出力を加算する加算器48、電流制御増幅器46の出
力の極性反転値に対して循環電流制御回路47の出力を加
算する加算器49、加算器48の出力に基づいてＵ相正側の
第１および第２のサイリスタブリッジ1,2に対する点弧
信号52,53を作り出す位相制御回路50、加算器49の出力
に基づいてＵ相負側の第７および第８のサイリスタブリ
ッジ7,8に対する点弧信号54,55を作り出す位相制御回路
51を含む構成である。

各図の構成において、循環電流制御回路47は図示して
いない循環電流の指令値と循環電流の検出値とを比較
し、たとえば循環電流が指令値より小さい場合は循環電
流制御回路47の出力が増大して加算器48および49により
位相制御回路50および51の入力を増大させ、サイリスタ
ブリッジ1,2および7,8の点弧位相を進めて循環電流を増
大させる。逆に、循環電流が指令値より大きい場合は循
環電流制御回路47の出力が減少して加算器48および49に
より位相制御回路50および51の入力を減少させ、サイリ
スタブリッジ1,2および7,8の点弧位相を遅らせて循環電
流を減少させ、このようにして循環電流が常に指令値に
一致するように制御するものとする。

以上の電流制御回路で構成されるＵ相の電流制御系に
よりＵ相の負荷電流と循環電流が制御される。Ｖ相およ
びＷ相に対しても同様の電流制御系を構成し、それぞれ
の負荷電流指令値として三相の正弦波を与えるものとす
れば、負荷の誘導電動機36に三相の正弦波電流が供給さ
れ誘導電動機の可変速運転を行なうことができる。

第７図は第６図の構成による出力電圧波形の一例で、
同図（Ａ）はＵ相正側サイリスタブリッジ1,2が発生す
る出力電圧波形、同図（Ｂ）はＵ相負側サイリスタブリ
ッジ7,8が発生する出力電圧波形、同図（Ｃ）はリアク
トル56の中点からとり出されるＵ相電圧である。ちなみ
に、第７図（Ｃ）の波形は第７図（Ａ）、（Ｂ）の各波
形の平均値となる。第７図において示すように、T₁の範
囲では正側サイリスタブリッジの点弧間隔が粗になり制
御性が悪くなるが、このとき負側サイリスタブリッジの
点弧間隔は密で制御性が良い。一方、T₂の範囲では負側
サイリスタブリッジの点弧間隔が粗になり制御性が悪く
なるが、このとき正側サイリスタブリッジの点弧間隔は
密で制御性が良い。このように循環電流形周波数変換装
置は正側サイリスタブリッジと負側サイリスタブリッジ
を同時に制御して出力電圧を制御するので点弧間隔が全
範囲にわたって密になり、出力電圧の制御性が向上し、
その結果より高い出力周波数まで運転できる。また、循
環電流を流すことにより出力電流を零期間なしに連続的
に制御することができるとともに出力電流が小さいとき
も循環電流により電流断続を避けることができるため、
電流断続による電流制御応答の劣化がなくなり、応答の
速い電流制御を行なうことができる。

〔背景技術の問題点〕

しかし、正側ブリッジと負側ブリッジを同時にオンし
て制御するためには、正側ブリッジと負側ブリッジの交
流電源を電気的に絶縁する必要があり、第５図および第
６図に示すように変圧器59〜64の２次巻線を12個設ける
必要がある。このため、変圧器59〜64の据付面積が大き
くなるなどの欠点がある。

〔発明の目的〕

したがって、本発明の目的は上記従来技術の欠点を解
消し、変圧器の２次巻線の数を少なくするようにした周
波数変換装置を提供することにある。

〔発明の概要〕

上記目的を達成するために本発明の周波数変換装置
は、 各相ごとに独立した交流負荷に各相ごとに正方向電流
を供給するそれぞれリアクトルを介在して直列に接続さ
れた第１および第２のサイリスタブリッジと、第３およ
び第４のサイリスタブリッジと、第５および第６のサイ
リスタブリッジと、 前記交流負荷に各相ごとに負方向電流を供給するそれ
ぞれリアクトルを介在して直列に接続された第７および
第８のサイリスタブリッジと、第９および第10のサイリ
スタブリッジと、第11および第12のサイリスタブリッジ
と、 互いに位相差を有する第１、第２および第３の２次巻
線を有し、第１の２次巻線が第２および第３のサイリス
タブリッジの交流端子に接続され、第２の２次巻線が第
４および第５のサイリスタブリッジの交流端子に接続さ
れ、第３の２次巻線が第６および第１のサイリスタブリ
ッジの交流端子に接続される第１の変圧器と、 互いに位相差を有する第１、第２および第３の２次巻
線を有し、第１の２次巻線が第８および第９のサイリス
タブリッジの交流端子に接続され、第２の２次巻線が第
10および第11のサイリスタブリッジの交流端子に接続さ
れ、第３の２次巻線が第12および第７のサイリスタブリ
ッジの交流端子に接続される第２の変圧器と を備え、第１および第２の変圧器は同一結線とされてい
ることを特徴とするものである。

〔発明の実施例〕

以下、図面を参照しながら本発明の実施例を説明す
る。

第１図は本発明の一実施例に係る周波数変換装置の回
路構成図で、第５図の構成と異なる点は、第１の変圧器
29と第２の変圧器34を設け変圧器29には、Ｕ相正側の第
２のサイリスタブリッジ２およびＶ相正側の第３のサイ
リスタブリッジ３に共通に電力を供給する第１の２次巻
線25、Ｖ相正側サイリスタブリッジ４およびＷ相正側サ
イリスタブリッジ５に共通に電力を供給する第２の２次
巻線26、Ｗ相正側サイリスタブリッジ６およびＵ相正側
サイリスタブリッジ１に共通に電力を供給する第３の２
次巻線27を設け、変圧器34には、Ｕ相負側サイリスタブ
リッジ６およびＶ相負側サイリスタブリッジ９に共通に
電力を供給する第４の２次巻線30、Ｖ相負側サイリスタ
ブリッジ10およびＷ相負側サイリスタブリッジ11に共通
に電力を供給する第５の２次巻線31、Ｗ相負側負側サイ
リスタブリッジ12およびＵ相負側サイリスタブリッジ７
に共通に電力を供給する第６の２次巻線32を設け、変圧
器29の１次巻線28および変圧器34の１次巻線33を電源35
に接続していことと、循環電流のリップルを抑制するた
めに各サイリスタブリッジに直列にリアクトル13〜24を
設けたことである。また、ここでは、U,V,W各相巻線37,
38,39は星形結線されることなく、開放状態すなわち各
相ごとに独立して状態にされている。

一方、第２図は第１図の周波数変換装置に電流制御回
路を追加して示したブロック図である。同図に示すよう
に、電流制御回路は第６図と同様の構成を有する。

第３図の波形図は第２図の構成における出力電圧波形
の一例であるが、次に第３図を参照しながら第１図、第
２図の構成の作用を説明する。

ちなみに、第３図（Ａ）において、ａはＵ相正側サイ
リスタブリッジ１および２が発生する電圧波形、ｂはＶ
相正側サイリスタブリッジ３および４が発生する電圧波
形、ｃはＷ相正側サイリスタブリッジ５および６が発生
する電圧波形である。

さて、第１図の構成においては、サイリスタブリッジ
１の正側アーム→リアクトル13→サイリスタブリッジ２
の負側アーム→２次巻線25→サイリスタブリッジ３の正
側アーム→リアクトル15→サイリスタブリッジ４の負側
アーム→２次巻線26→サイリスタブリッジ５の正側アー
ム→リアクトル17→サイリスタブリッジ６の負側アーム
→２次巻線27→サイリスタブリッジ１の正側アームの閉
回路が形成される。なお、このとき閉回路中に含まれる
サイリスタアームは図記号を○印で囲んで示している。
この閉回路中の電圧について説明するに、第３図（Ｂ）
に示す波形ｄはサイリスタブリッジ１の正側アームとサ
イリスタブリッジ２の負側アームが発生する電圧の和で
Ｕ相出力電圧波形の一部である。波形ｂの電圧とサイリ
スタブリッジ１の負側アームとサイリスタブリッジ２の
正側アームが発生する電圧の総和は波形ａに等しくな
る。同様に、第３図（Ｃ）に示す波形ｅをサイリスタブ
リッジ３の正側アームとサイリスタブリッジ４の負側ア
ームが発生する電圧の和であり、第３図（Ｄ）に示す波
形ｆはサイリスタブリッジ５の正側アームとサイリスタ
ブリッジ６の負側アームが発生する電圧の和である。前
述した閉回路には波形d,e,fの電圧の和が発生し、この
電圧はリアクトル13、リアクトル15、リアクトル17に分
担される。第３図（Ｅ）の波形ｇは各リアクトル13,15,
17に分担される電圧波形であるが、その平均値は零にな
る。これは三相交流電圧の各相電圧の瞬時値の和は常に
零であることによる。したがって、波形ｇのリップル電
圧に対し、リアクトル13、リアクトル15、リアクトル17
によりリップル電流を抑制することにより閉回路に流れ
る循環電流を抑制することができる。

次に、第４図は第３図の場合と同一の運転条件におい
て回路に流れる電流の波形図で、同図（Ａ）の波形ａは
第３図（Ａ）の波形ａと同一のＵ相正側サイリスタブリ
ッジ１および２が発生する電圧波形、同図（Ｂ）の波形
ｂは第３図（Ａ）の波形ｂと同一のＶ相正側サイリスタ
ブリッジ３および４が発生する電圧波形、同図（Ａ）の
波形ｈはＵ相出力電流波形、同図（Ｂ）の波形ｉはＶ相
出力電流波形である。

第１図の構成における第１の変圧器29の第１の２次巻
線25には波形ｈの正の半波と波形ｉの正の半波の加算値
が流れるが、波形ｈとｉは120゜の位相差があるため加
算値の波高値は波形ｈとｉの波高値に等しい。一方、第
４図（Ｃ）の波形ｊは波形ｈとｉの正の半波の加算値に
より第１の２次巻線25の一相に流れる電流の波形であ
る。また、第４図（Ｄ）、（Ｅ）に示す波形ｋ、ｌは比
較のために示した従来の回路構成での電流波形で、波形
ｋは第５図の第１の変圧器59の△側の２次巻線の一相に
流れる電流波形、波形ｌは第３の変圧器61の△側の２次
巻線の一相に流れる電流波形である。

以上述べたように、本実施例の構成では、第１図に示
すようにサイリスタブリッジを第１〜第６の正側のサイ
リスタブリッジ１〜６の群と、第７〜第12の負側のサイ
リスタブリッジ７〜12の群に分け、正側の群において負
荷側のＵ相とＶ相、Ｖ相とＷ相、Ｗ相とＵ相をそれぞれ
共通の変圧器29の２次巻線25,26,27に接続し、同様に負
側の群において負荷側のＵ相とＶ相、Ｖ相とＷ相、Ｗ相
とＵ相をそれぞれ共通の変圧器34の２次巻線30,31,32に
接続したことを特徴としている。一方、変圧器29,34の
２次巻線25,26,27,30,31,32を共通に使用することによ
って生ずる閉回路の電圧は三相交流電圧の和になり、そ
の電圧波形は第３図（Ｅ）に波形ｇで示すように平均値
が常に零になるため、リップル電圧に対してはリアクト
ル13〜24により電流リップルを抑制して閉回路に流れる
循環電流を抑制することができる。また、変圧器29,34
の２次巻線25,26,27,30,31,32の一相に流れる電流は、
第４図（Ｃ）の波形ｊで示すように、Ｕ相電流とＶ相電
流が120゜の位相差があるため、重なり部分の電流振幅
はあまり増加しない。したがって、たとえば第４図
（Ｃ）の波形ｊの実効値は、波形ｋまたはｌの実効値の
ほぼ である。

このため、本実施例の構成によれば、変圧器の２次巻
線数を従来の方式の1/2にすることができるとともに、
変圧器の２次巻線の容量の和を従来の方式のほぼ に低減することができる。そのため、変圧器を小型かつ
安価にでき、変圧器の据付面積を低減することができる
ため、多大な経済的効果を得ることができる。

なお、第１図の構成において、たとえばリアクトルの
位置をサイリスタブリッジの負側に変更したり、リアク
トルの中間点から負荷へ電力を供給するような構成にす
ることなどは、本発明の実施を妨げるものではない。

〔発明の効果〕

以上述べたように、本発明によれば、サイリスタブリ
ッジの正側の群と負側の群のそれぞれで変圧器の２次巻
線を複数のサイリスタブリッジに共用することにより、
変圧器の２次巻線の低減と変圧器の小型化を実現した新
規な周波数変換装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る周波数変換装置の回路
構成図、第２図は第１図の構成に制御回路を追加した場
合のブロック図、第３図、第４図は第１図、第２図の構
成の作用を説明するための波形図、第５図は従来の周波
数変換装置の回路構成図、第６図は第５図の構成に制御
回路を追加した場合のブロック図、第７図は第５図、第
６図の構成における各部の電圧波形図である。 １〜12……第１〜第12のサイリスタブリッジ、13〜24…
…第１〜第12のリアクトル、25〜27……第１〜第３の２
次巻線、28……第１の１次巻線、29……第１の変圧器、
30〜31……第４〜第６の２次巻線、33……第２の１次巻
線、34……第２の変圧器、41〜43……電流検出器、45…
…加算器、46……電流制御増幅器、47……循環電流制御
回路、48,49……加算器、50,51……位相制御回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】各相ごとに独立した交流負荷に各相ごとに
   正方向電流を供給するそれぞれリアクトルを介在して直
   列に接続された第１および第２のサイリスタブリッジ
   と、第３および第４のサイリスタブリッジと、第５およ
   び第６のサイリスタブリッジと、 前記交流負荷に各相ごとに負方向電流を供給するそれぞ
   れリアクトルを介在して直列に接続された第７および第
   ８のサイリスタブリッジと、第９および第10のサイリス
   タブリッジと、第11および第12のサイリスタブリッジ
   と、 互いに位相差を有する第１、第２および第３の２次巻線
   を有し、第１の２次巻線が前記第２および第３のサイリ
   スタブリッジの交流端子に接続され、第２の２次巻線が
   前記第４および第５のサイリスタブリッジの交流端子に
   接続され、第３の２次巻線が前記第６および第１のサイ
   リスタブリッジの交流端子に接続される第１の変圧器
   と、 互いに位相差を有する第１、第２および第３の２次巻線
   を有し、第１の２次巻線が前記第８および第９のサイリ
   スタブリッジの交流端子に接続され、第２の２次巻線が
   前記第10および第11のサイリスタブリッジの交流端子に
   接続され、第３の２次巻線が前記第12および第７のサイ
   リスタブリッジの交流端子に接続される第２の変圧器と を備え、前記第１および第２の変圧器は同一結線とされ
   ていることを特徴とする周波数変換装置。