JP2641465B2 - Semiconductor switch - Google Patents
Semiconductor switchInfo
- Publication number
- JP2641465B2 JP2641465B2 JP27300987A JP27300987A JP2641465B2 JP 2641465 B2 JP2641465 B2 JP 2641465B2 JP 27300987 A JP27300987 A JP 27300987A JP 27300987 A JP27300987 A JP 27300987A JP 2641465 B2 JP2641465 B2 JP 2641465B2
- Authority
- JP
- Japan
- Prior art keywords
- turn
- mosfet
- transistor
- layer
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体スイツチに係り、特にターンオン，タ
ーンオフ両機能およびdv/dt耐量の優れた半導体スイツ
チに関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor switch, and more particularly to a semiconductor switch having both a turn-on function and a turn-off function and an excellent dv / dt resistance.
pnpn構造を主体とするサイリスタフアミリー（以下pn
pnスイツチ）は順，逆両方向に高い阻止電圧が得られる
と共に、小さな駆動電力で大きな電力を制御できる特徴
を持つておりスイツチング素子として幅広く利用されて
いる。pnpnスイツチはターンオンした後は駆動信号を加
えなくても電流が流れ続けるという自己保持特性を持つ
ている反面、ターンオフ時には強制的に逆バイアスする
など外部的に工夫されている。又、小さな電力でターン
オンできる特徴と共に、印加電圧の立ち上りの傾き（以
下dv/dt）でもつて誤つてターンオンする、いわゆる誤
点弧する欠点も合せ持つ。これを防止するためにより小
さな抵抗でpnpnスイツチのカソード側のpn接合を接続す
るとdv/dtに対する耐量（以下dv/dt耐量）は向上する
が、駆動電力が大きくなつてしまう。従来はdv/dtによ
る誤点弧には特公昭60−40739号公報に記載されている
様に急峻な立ち上りの電圧が印加された時にpn接合を短
絡するdv/dt保護回路を付加する事で誤点弧を防止して
いる。Thyristor amily (hereinafter referred to as pn)
The pn switch has a feature that a high blocking voltage can be obtained in both forward and reverse directions, and a large driving power can be controlled with a small driving power, and is widely used as a switching element. The pnpn switch has a self-holding characteristic that current continues to flow even after no drive signal is applied after turning on, but is externally devised such as forcibly reverse biasing when turning off. In addition to the feature that it can be turned on with a small amount of power, it also has a drawback that it is turned on erroneously at the rising slope (hereinafter dv / dt) of the applied voltage, that is, a so-called erroneous firing. If the pn junction on the cathode side of the pnpn switch is connected with a smaller resistance to prevent this, the dv / dt resistance (hereinafter referred to as dv / dt resistance) is improved, but the driving power is increased. Conventionally, a dv / dt protection circuit that short-circuits the pn junction when a steep rising voltage is applied, as described in JP-B-60-40739, is added to erroneous firing due to dv / dt. Prevents false firing.
従来のdv/dt保護回路はターンオン時の駆動電力の増
大を防ぐために通常時はpn接合の短絡を行つていない。
急峻な立ち上りの電圧が印加された時のみにpn接合を短
絡するため、その保護回路を構成する素子の特性バラツ
キや、連続的なノイズに対しては誤点弧の懸念が残る。
ターンオフが必求される場合には、ターンオフ回路も必
要となり構成素子数も多くなつてしまう。本発明の目的
は、dv/dt保護回路とターンオフ回路を共通化し、dv/dt
耐量、ターンオン，ターンオフ特性に優れた半導体スイ
ツチを提供することにある。The conventional dv / dt protection circuit does not normally short-circuit the pn junction in order to prevent an increase in drive power at turn-on.
Since the pn junction is short-circuited only when a steep rising voltage is applied, there is a concern that characteristic variations of elements constituting the protection circuit and erroneous firing may occur with respect to continuous noise.
When turn-off is required, a turn-off circuit is also required, and the number of constituent elements increases. An object of the present invention is to make a dv / dt protection circuit and a turn-off circuit common,
An object of the present invention is to provide a semiconductor switch having excellent withstand voltage, turn-on and turn-off characteristics.
上記目的を達成するための本願発明の構成は次のとお
りである。The configuration of the present invention for achieving the above object is as follows.
pnpn4層構造のサイリスタ（pnpnスイッチ）に、npnト
ランジスタが、コレクタをpnpnスイッチのカソード側の
ｐ層とし、エミッタをpnpnスイッチのカソードとするよ
うに接続される。このnpnトランジスタのベースには、p
npnスイッチをターンオフさせるためのターンオフ用MOS
FETのソースが接続され、このターンオフ用MOSFETに
は、pnpトランジスタが、コレクタをターンオフ用MOSFE
Tのドレインとし，エミッタをpnpnスイッチのアノード
とし、ベースをpnpnスイッチのアノード側のｎ層とする
ように接続される。さらに、pnpnスイッチには、ターン
オン用MOSFETが、ソースをpnpnスイッチのカソード側の
ｎ層とし、ドレインをpnpnスイッチのアノード側のｎ層
とするように接続される。そして、ターンオン用MOSFET
のゲートとターンオフ用MOSFETのゲートに、これらのMO
SFETを相補的にオン・オフする信号を印加する手段が設
けられる。An npn transistor is connected to a thyristor (pnpn switch) having a pnpn 4-layer structure such that a collector is a p-layer on the cathode side of the pnpn switch and an emitter is a cathode of the pnpn switch. The base of this npn transistor is p
Turn-off MOS to turn off npn switch
The source of the FET is connected, a pnp transistor is connected to this turn-off MOSFET, and a MOSFET is turned off for the collector.
The connection is made such that the drain of T is the anode, the emitter is the anode of the pnpn switch, and the base is the n-layer on the anode side of the pnpn switch. Further, a turn-on MOSFET is connected to the pnpn switch so that the source is the n-layer on the cathode side of the pnpn switch and the drain is the n-layer on the anode side of the pnpn switch. And turn-on MOSFET
These MOs are connected to the gate of
Means for applying a signal for turning on / off the SFET in a complementary manner is provided.
上記の２つのMOSFETのゲートには相補的な信号つまり
一方のゲートにオン信号が印加されている場合は他方の
ゲートにオフ信号が印加される様にする。ターンオン用
MOSFETにオン信号が印加されると、pnpnスイツチにはア
ノード側のｐ層からｎ層、ターンオン用MOSFETを介して
カソード側のｎ層へ駆動電流が流れ始める。この電流に
よりpnpnスイツチのpnp,npnトランジスタ部が相互作用
し、ターンオンする。この時ターンオフ用MOSFETにはオ
フ信号が印加されており、カソード側のｐ層ｎ層間に設
けられたトランジスタにはベース電流が供給されず動作
しない。従つてpnpnスイツチがターンオンするに当つて
は何ら影響を与えない。ターンオン用MOSFETにオフ信
号、ターンオフ用MOSFETにオン信号が印加されると、タ
ーンオン用MOSFETによる駆動電流はなくなり、外部から
ターンオンに寄与する事はなくなる。ターンオフ用MOSF
ETがオン状態となると、アノード側のｐ層とｎ層に接続
されているトランジスタのコレクタよりターンオフ用MO
SFETを介してカソード側のｐ層とｎ層に接続されたトラ
ンジスタのベースに電流が供給されカソードに流れる。
この電流はカソード側のトランジスタのベース電流を供
給する効果の他にpnpnスイツチをバイパスする様に流れ
るため、ターンオフゲインを大きくする作用もある。カ
ソード側のトランジスタはベース電流が供給された事で
オン状態となり、pnpnスイツチのカソード側のｎ層と隣
接するｐ層をオン抵抗ronでバイパスする。この結果、p
npnスイツチのカソード側のｐ層から、トランジスタを
介してカソードへと電流が流れpnpnスイツチのnpnトラ
ンジスタ部はオフ状態へと移る事でnpn,pnpトランジス
タの相互作用はなくなり、pnpトランジスタ部もそれに
従つてオフ状態へと移りpnpnスイツチがオフ状態とな
る。pnpnスイツチに電流が流れなくなると、アノード側
のトランジスタのベース電流も無くなり接続されている
トランジスタもオフ状態となる事でターンオフが完了す
る。ターンオン用MOSFETにオフ信号、ターンオフ用MOSF
ETにオン信号が印加されている状態（つまり電圧阻止状
態）で、pnpnスイツチに急峻な立ち上りの電圧が印加さ
れた場合はdv/dtによりアノード側に接続されたトラン
ジスタのベース・コレクタ接合の充電電流がターンオフ
用MOSFETを介してカソード側のトランジスタのベースへ
と流れる。カソード側のトランジスタはオン抵抗ronでp
npnスイツチのカソード側のｐ層とｎ層を接続する。pnp
nスイツチに流れる充電電流はアノード側のｎ層とカソ
ード側のｐ層間を逆バイアスする時に生じ、カソード側
のｐ層からトランジスタを介してカソードに流れる。pn
pnスイツチのnpnトランジスタ部はベース・エミツタ間
にronを入れた形となり見かけ上hFEが低下した事にな
る。従つてpnpトランジスタ部とnpnトランジスタ部で相
互作用の働きが少なくなりdv/dtによる誤点弧を防止で
きる。Complementary signals are applied to the gates of the two MOSFETs, that is, if an ON signal is applied to one gate, an OFF signal is applied to the other gate. For turn-on
When an ON signal is applied to the MOSFET, a drive current starts flowing from the p-layer on the anode side to the n-layer in the pnpn switch, and to the n-layer on the cathode side via the turn-on MOSFET. This current causes the pnp and npn transistor portions of the pnpn switch to interact and turn on. At this time, an off signal is applied to the turn-off MOSFET, and the transistor provided between the p-layer and the n-layer on the cathode side is not supplied with a base current and does not operate. Therefore, it has no effect on the turn-on of the pnpn switch. When an off signal is applied to the turn-on MOSFET and an on-signal is applied to the turn-off MOSFET, the drive current of the turn-on MOSFET is lost, and no external contribution is made to turn-on. MOSF for turn-off
When the ET is turned on, the turn-off MO is supplied from the collector of the transistor connected to the p-layer and the n-layer on the anode side.
A current is supplied to the base of the transistor connected to the p-layer and the n-layer on the cathode side via the SFET and flows to the cathode.
Since this current flows so as to bypass the pnpn switch in addition to the effect of supplying the base current of the transistor on the cathode side, it also has the effect of increasing the turn-off gain. The cathode-side transistor is turned on by the base current is supplied, bypassing the p layer adjacent to the cathode side of the n layer of the pnpn switch in the ON resistance r on. As a result, p
A current flows from the p-layer on the cathode side of the npn switch to the cathode via the transistor, and the npn transistor portion of the pnpn switch shifts to an off state, so that the interaction between the npn and pnp transistors disappears, and the pnp transistor portion follows the same. Then, the pnpn switch is turned off and the pnpn switch is turned off. When the current stops flowing through the pnpn switch, the base current of the transistor on the anode side disappears, and the connected transistor is turned off, thereby completing the turn-off. Turn-off MOSFET, turn-off MOSFET and turn-off MOSFET
If a sharp rising voltage is applied to the pnpn switch while the ON signal is applied to ET (that is, the voltage blocking state), the base-collector junction of the transistor connected to the anode side is charged by dv / dt. A current flows through the turn-off MOSFET to the base of the transistor on the cathode side. Of the cathode-side transistors are p in the on-state resistance r on
The p-layer and the n-layer on the cathode side of the npn switch are connected. pnp
The charging current flowing through the n-switch is generated when a reverse bias is applied between the n-layer on the anode side and the p-layer on the cathode side, and flows from the p-layer on the cathode side to the cathode via the transistor. pn
npn transistor portion of the pn switch is made to the fact that the on h FE apparently become a form containing the r on was reduced to between the base and emitter. Therefore, the interaction between the pnp transistor portion and the npn transistor portion is reduced, and erroneous firing due to dv / dt can be prevented.
以下本発明の一実施例を第１図により説明する。１は
pnpnスイツチ、２はpnpトランジスタ、3,6はｎチヤネル
MOSFET、４はnpnトランジスタ、５は抵抗、7,8はインバ
ータである。pnpnスイツチ１は順バイアスとし、入力IN
にオン信号が印加されるとターンオン用MOSFET6にはオ
ン信号、ターンオフ用MOSFET3にはオフ信号がインバー
タ7,8により印加される。pnpnスイツチ１にはアノード
Ａからp1層,n2層,MOSFET6,n4層を介してカソードＫに電
流が流れ始めp1n2p3トランジスタ部がオン状態となり、
n2p3n4トランジスタ部のベース電流を供給する。pnpト
ランジスタ部とnpnトランジスタ部は相互的にベース電
流を供給する様に影響を与えpnpnスイツチ１はターンオ
ンする。ターンオフ用MOSFET3にはオフ信号が印加され
ておりnpnトランジスタ４はオフ状態にある。従つてpnp
nスイツチ１のターンオンには2,3,4の素子は影響を与え
ない。ここで抵抗５は加わる電圧のdv/dtが小さい時の
誤点弧防止に有効であり、通常数ＫΩの値である。入力
INにオフ信号が印加されると、ターンオン用MOSFET6に
はオフ信号、ターンオフ用MOSFETにはオン信号がインバ
ータ7,8により印加される。ターンオン用MOSFET6はオフ
状態となりターンオンする外部的要素はなくなる。ター
ンオフ用MOSFET3がオン状態となつた事で、トランジス
タ２のコレクタよりMOSFET3を介してトランジスタ４の
ベースに電流を供給し、トランジスタ４はオン抵抗ron
でオンする。pnpnスイツチ１のp3層とn4層は、オン抵抗
ronと抵抗５の並列抵抗で接続されpnpnスイツチ１のpnp
トランジスタ部を流れていた電流がp3層からトランジス
タ４を介して流れ出す。これはpnpnスイツチ１のnpnト
ランジスタ部のベース電流が減少したことになり、npn
トランジスタ部の動作が低下した事になる。従つてpnp
トランジスタとnpnトランジスタの相互作用が低下し、p
npnスイツチ１はターンオフする。又、トランジスタ２
に流れる電流はpnpnスイツチ１をバイパスする事にな
り、pnpnスイツチ１に流れる電流が減少する。従つてpn
pnスイツチのターンオフゲインを向上することになる。
pnpnスイツチ１がターンオフするとトランジスタ２のベ
ース電流がなくなり、トランジスタ2,4はオフ状態とな
る。この電圧阻止状態において急峻な立ち上りの電圧が
印加された時はアノードＡからトランジスタ２のベース
・コレクタ接合を充電する電流がMOSFET3、トランジス
タ４のベースを介してカソードに流れる。この充電電流
によつてトランジスタ４はターンオフ時と同様にオン状
態となりオン抵抗ronでpnpnスイツチ１のp3層とn4層を
接続する。一方pnpnスイツチ１にはn2層とp3層を充電す
る電流が流れるが、トランジスタ４がオン状態にある事
からp3層からトランジスタ４を介してカソードＫに流れ
る。従つてnpnトランジスタ部がオン状態とならず、pnp
トランジスタとnpnトランジスタの相互作用が起きない
ことからdv/dtに対する保護となる。An embodiment of the present invention will be described below with reference to FIG. 1 is
pnpn switch, 2 is pnp transistor, 3,6 is n channel
MOSFET, 4 is an npn transistor, 5 is a resistor, and 7, 8 are inverters. pnpn switch 1 is forward biased and input IN
When an ON signal is applied to the MOSFET, an ON signal is applied to the turn-on MOSFET 6 and an OFF signal is applied to the turn-off MOSFET 3 by the inverters 7 and 8. pnpn switch p 1 layer from the anode A to 1, n 2 layer, p 1 n 2 p 3 transistor unit current starts to flow to the cathode K is turned on via the MOSFET 6, n 4 layer,
Supplies the base current of the n 2 p 3 n 4 transistor section. The pnp transistor section and the npn transistor section affect each other to supply the base current, and the pnpn switch 1 is turned on. An off signal is applied to the turn-off MOSFET 3, and the npn transistor 4 is in an off state. Therefore pnp
2, 3 and 4 elements have no effect on the turn-on of switch 1. Here, the resistor 5 is effective for preventing erroneous firing when the applied voltage dv / dt is small, and usually has a value of several KΩ. input
When an OFF signal is applied to IN, an OFF signal is applied to the turn-on MOSFET 6 and an ON signal is applied to the turn-off MOSFET by the inverters 7 and 8. The turn-on MOSFET 6 is turned off, and there is no external element to turn on. When the turn-off MOSFET 3 is turned on, a current is supplied from the collector of the transistor 2 to the base of the transistor 4 via the MOSFET 3, and the transistor 4 has an on-resistance r on
To turn on. pnpn switch 1 p 3 layer and n 4 layer, the on-resistance
are connected in parallel resistance of r on the resistor 5 pnp the pnpn switch 1
The current flowing through transistor portion flows through the transistor 4 p 3 layers. This means that the base current of the npn transistor portion of the pnpn switch 1 has been reduced,
This means that the operation of the transistor section has been reduced. Therefore pnp
The interaction between the transistor and the npn transistor decreases, and p
The npn switch 1 turns off. Also, transistor 2
The current flowing through the pnpn switch 1 bypasses the pnpn switch 1, and the current flowing through the pnpn switch 1 decreases. Therefore pn
This will improve the turn-off gain of the pn switch.
When the pnpn switch 1 is turned off, the base current of the transistor 2 disappears, and the transistors 2 and 4 are turned off. When a sharp rising voltage is applied in this voltage blocking state, a current for charging the base-collector junction of the transistor 2 flows from the anode A to the cathode via the MOSFET 3 and the base of the transistor 4. The Yotsute transistor 4 to the charging current is connected to p 3 layer and n 4 layer pnpn switch 1 Similarly turned on ON resistance r on and during turn-off. On the other hand, a current for charging the n 2 layer and the p 3 layer flows through the pnpn switch 1, but flows from the p 3 layer to the cathode K via the transistor 4 because the transistor 4 is on. Therefore, the npn transistor section does not turn on and pnp
Since no interaction occurs between the transistor and the npn transistor, protection against dv / dt is provided.
第３図に実施例２を示した。12はターンオフ用MOSFE
T、13はスイツチ、14,15は電源である。先に示した実施
例１のターンオフ用のｎチヤネルMOSFETをｐチヤネルMO
SFETに替える事でターンオン用ｎチヤネルMOSFETと、タ
ーンオフ用ｐチヤネルMOSFETのゲートを共通化でき、一
つの端子でターンオン，ターンオフ,dv/dt保護が可能と
なる。FIG. 3 shows a second embodiment. 12 is MOSFE for turn-off
T and 13 are switches, and 14 and 15 are power supplies. The n-channel MOSFET for turn-off according to the first embodiment shown in FIG.
By replacing the SFET, the gate of the n-channel MOSFET for turn-on and the gate of the p-channel MOSFET for turn-off can be shared, and the turn-on, turn-off, and dv / dt protection can be performed with one terminal.
第４図に実施例３を示した。16はマルチコレクタ型の
pnpトランジスタ、17はｎチヤネルMOSFETである。実施
例１で示したアノード側に接続されたpnpトランジスタ
はコレクタを２つ有するマルチ型とし、一方は実施例１
と同様であり、もう一方はターンオフ用MOSFET17を介し
てカソードに接続してある。この様にする事でpnpnスイ
ツチ１に流れる電流をバイパスし、ターンオフ時におけ
るターンオフゲインを向上できる。FIG. 4 shows a third embodiment. 16 is a multi-collector type
The pnp transistor 17 is an n-channel MOSFET. The pnp transistor connected to the anode side shown in the first embodiment is a multi-type having two collectors.
The other is connected to the cathode via a turn-off MOSFET 17. By doing so, the current flowing through the pnpn switch 1 is bypassed, and the turn-off gain at the time of turn-off can be improved.
応用変形例１として第１図で示した各素子の導電型を
反転させた構造でもよい。As an application modification example 1, a structure in which the conductivity type of each element shown in FIG. 1 is inverted may be used.
本発明によれば、pnpnスイツチの制御感度を低下させ
る事なく、電圧阻止状態において優れたdv/dt耐量を実
現できる。According to the present invention, excellent dv / dt resistance can be realized in the voltage blocking state without lowering the control sensitivity of the pnpn switch.
第１図，第３図及び第４図は本発明の一実施例になる半
導体スイツチの回路接続図、第２図は従来の半導体スイ
ツチの回路接続図である。 １……pnpnスイツチ、2,16……pnpトランジスタ、3,12,
17……ターンオフ用MOSFET、４……npnトランジスタ、
６……ターンオン用MOSFET。1, 3 and 4 are circuit connection diagrams of a semiconductor switch according to an embodiment of the present invention, and FIG. 2 is a circuit connection diagram of a conventional semiconductor switch. 1 …… pnpn switch, 2,16 …… pnp transistor, 3,12,
17 ... Turn-off MOSFET, 4 ... npn transistor,
6 ... Turn-on MOSFET.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−84158（ＪＰ，Ａ) 特開 昭55−49034（ＪＰ，Ａ) 特開 昭56−46337（ＪＰ，Ａ) 特開 昭57−41039（ＪＰ，Ａ) 特開 昭60−112318（ＪＰ，Ａ) 特開 昭63−202124（ＪＰ，Ａ) 特公 昭60−40739（ＪＰ，Ｂ２) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-84158 (JP, A) JP-A-55-49034 (JP, A) JP-A-56-46337 (JP, A) JP-A 57-84 41039 (JP, A) JP-A-60-112318 (JP, A) JP-A-63-202124 (JP, A) JP-B-60-40739 (JP, B2)
Claims (1)
れ、エミッタが前記サイリスタのカソードに接続される
npnトランジスタと、 ソースが前記npnトランジスタのベースに接続されるタ
ーンオフ用MOSFETと、 コレクタが前記ターンオフ用MOSFETのドレインに接続さ
れ、エミッタが前記サイリスタのアノードに接続され、
ベースが前記サイリスタのアノード側のｎ層に接続され
るpnpトランジスタと、 ソースが前記サイリスタのカソード側のｎ層に接続さ
れ、ドレインが前記サイリスタのアノード側のｎ層に接
続されるターンオン用MOSFETと、 前記ターンオン用MOSFETのゲートと前記ターンオフ用MO
SFETのゲートに、前記ターンオン用MOSFETおよび前記タ
ーンオフ用MOSFETを相補的にオン・オフする信号を印加
する手段と、 を備えることを特徴とする半導体スイッチ。1. A thyristor having a pnpn 4-layer structure, a collector is connected to a p-layer on the cathode side of the thyristor, and an emitter is connected to a cathode of the thyristor.
an npn transistor, a turn-off MOSFET having a source connected to the base of the npn transistor, a collector connected to the drain of the turn-off MOSFET, an emitter connected to the anode of the thyristor,
A pnp transistor having a base connected to the n-layer on the anode side of the thyristor, a turn-on MOSFET having a source connected to the n-layer on the cathode side of the thyristor, and a drain connected to the n-layer on the anode side of the thyristor; The gate of the turn-on MOSFET and the MO for turn-off
Means for applying to the gate of the SFET a signal for turning on and off the turn-on MOSFET and the turn-off MOSFET in a complementary manner.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27300987A JP2641465B2 (en) | 1987-10-30 | 1987-10-30 | Semiconductor switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27300987A JP2641465B2 (en) | 1987-10-30 | 1987-10-30 | Semiconductor switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117415A JPH01117415A (en) | 1989-05-10 |
| JP2641465B2 true JP2641465B2 (en) | 1997-08-13 |
Family
ID=17521882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27300987A Expired - Lifetime JP2641465B2 (en) | 1987-10-30 | 1987-10-30 | Semiconductor switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641465B2 (en) |
-
1987
- 1987-10-30 JP JP27300987A patent/JP2641465B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01117415A (en) | 1989-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365170A (en) | Semiconductor switch | |
| US4794441A (en) | Semiconductor switch circuit | |
| EP0181148B1 (en) | Semiconductor device | |
| US4945266A (en) | Composite semiconductor device | |
| JP3149773B2 (en) | Insulated gate bipolar transistor with current limiting circuit | |
| US4866313A (en) | Cascode BiMOS driving circuit using IGBT | |
| JPH05218836A (en) | Driving circuit for insulated gate element | |
| JP3663258B2 (en) | Insulated gate semiconductor device with built-in control circuit | |
| US5357157A (en) | Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal | |
| JP2641465B2 (en) | Semiconductor switch | |
| JPS60230716A (en) | Electronic switch | |
| JPH0758326A (en) | Semiconductor device with sensor element | |
| JPH09508497A (en) | MOS control thyristor | |
| JP2601862B2 (en) | Anode short type conductive modulation MOSFET | |
| JPH04364784A (en) | Mos type semiconductor element driving circuit | |
| JP3698323B2 (en) | Power switch circuit | |
| US4277696A (en) | Semiconductor switch circuit | |
| JPH0810821B2 (en) | Overcurrent protection drive circuit for IGBT | |
| JP2581233B2 (en) | Horizontal conductivity modulation MOSFET | |
| JP3116667B2 (en) | Semiconductor device | |
| JPH09107091A (en) | Mos gate thyristor and its control method | |
| JP3182862B2 (en) | Semiconductor device | |
| JPH084122B2 (en) | Semiconductor device | |
| JPH0336450B2 (en) | ||
| JP2932782B2 (en) | Semiconductor relay circuit |