JP2639927B2 - Test method for control device in data processing system - Google Patents
Test method for control device in data processing systemInfo
- Publication number
- JP2639927B2 JP2639927B2 JP62063032A JP6303287A JP2639927B2 JP 2639927 B2 JP2639927 B2 JP 2639927B2 JP 62063032 A JP62063032 A JP 62063032A JP 6303287 A JP6303287 A JP 6303287A JP 2639927 B2 JP2639927 B2 JP 2639927B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- control device
- main memory
- program
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔概要〕 中央制御装置、主メモリ、ダイレクトメモリアクセス
装置及び中央制御装置により制御される複数の制御装置
を有するデータ処理システムにおいて、中央制御装置に
よる制御装置の機能等試験の効率化を目的とし、中央制
御装置、主メモリ、ダイレクトメモリアクセス装置及び
中央制御装置によって制御される複数の制御装置が共通
バスにそれぞれ直接接続されるデータ処理システムにお
いて、 制御装置に自己試験における付加的オフライン命令の
処理を含む前処理と後処理を行うテスト処理手段が設け
られ、 中央制御装置は制御装置に自己試験を行わせる際、主
メモリの指定位置に制御装置に対するテスト手段として
のテストプログラム及びテスト設定データを格納し、か
つダイレクトメモリアクセス装置に対し主メモリ中での
テストプログラムの格納位置情報を与えた後、制御装置
にテストサポート命令を送出すると、 制御装置はそのテスト処理手段を起動し、試験動作の
制御が開始され、 テスト処理手段よりの転送要求でダイレクトメモリア
クセス装置の制御により主メモリのテストプログラムは
制御装置に転送され、 さらに中央制御装置よりダイレクトメモリアクセス装
置に与えた主メモリ上でのテスト設定データの格納位置
情報により、ダイレクトメモリアクセス装置は主メモリ
よりテスト設定データを制御装置に送り、制御装置での
受領が確認されると、中央制御装置はダイレクトメモリ
アクセス装置に自己試験結果の主メモリ上での格納位置
情報を与えた後制御装置の試験から解放され、 その後制御装置ではテスト処理手段はテスト設定デー
タに基づいて指定テスト個所の初期データの設定とテス
トプログラムの起動を行い、テストプログラムによる制
御装置の自己試験を実行され、 試験結果はテスト処理手段よりの転送要求に基づくダ
イレクトメモリアクセス装置の制御によって中央制御装
置が予め指定した主メモリの位置に格納されるようにす
る。DETAILED DESCRIPTION OF THE INVENTION [Summary] In a data processing system having a central controller, a main memory, a direct memory access device, and a plurality of controllers controlled by the central controller, a function test of the controller by the central controller is performed. In a data processing system in which a central controller, a main memory, a direct memory access device, and a plurality of controllers controlled by the central controller are directly connected to a common bus, respectively, the control unit performs a self-test Test processing means for performing pre-processing and post-processing including the processing of additional off-line instructions are provided. When the central control unit causes the control unit to perform a self-test, a test as a test unit for the control unit is performed at a designated position in the main memory. Direct memory access device for storing program and test setting data When the test support command is sent to the control device after giving the storage location information of the test program in the main memory to the control device, the control device activates the test processing means and the control of the test operation is started. The test program of the main memory is transferred to the control device by the control of the direct memory access device in response to the transfer request, and the storage position information of the test setting data on the main memory given to the direct memory access device by the central control device furthermore, The direct memory access device sends the test setting data from the main memory to the control device, and when the reception by the control device is confirmed, the central control device sends the storage position information of the self test result in the main memory to the direct memory access device. After being given, the controller is released from the test of the control device. The initial data of the specified test location is set based on the test setting data, the test program is started, and the control device is self-tested by the test program. The test result is a direct memory access device based on the transfer request from the test processing means. Is stored in the main memory at a position specified in the main memory by the central control device.
本発明はデータ処理システムに係わり、特に中央制御
装置により管理，制御される各種制御装置の試験方法の
改良に関するものである。The present invention relates to a data processing system, and more particularly to an improvement in a test method for various control devices managed and controlled by a central control device.
データ処理システムは、例えば、回線とデータを送受
する回線処理装置の如き制御装置が、複数共通バスに接
続され、共通バスに接続された中央制御装置（以下CCと
称す）がそれ等の制御装置を共通バスに接続された主メ
モリ（以下MMと称す）に収容されたプログラムやデータ
を用いて制御や管理を行っている。In a data processing system, for example, a control device such as a line processing device for transmitting and receiving data to and from a line is connected to a plurality of common buses, and a central control device (hereinafter, referred to as CC) connected to the common bus includes the control devices. Is controlled and managed using programs and data stored in a main memory (hereinafter referred to as MM) connected to a common bus.
また共通バスに接続されたダイレクトメモリアクセス
装置（以下DMACと称す）によりMMと各制御装置内のメモ
リ間における情報転送を行い、システムの処理能力を向
上させている。In addition, a direct memory access device (hereinafter referred to as a DMAC) connected to the common bus transfers information between the MM and the memory in each control device, thereby improving the processing capability of the system.
かかるデータ処理システムの制御装置に対する試験は
MMに格納された、オンライン命令を組み合わせたテスト
プログラムを、CCが逐次読出し、制御装置にこのテスト
プログラムを送って実行させ、その結果をCCが解析して
良否を判定しているが、通常の命令に対する動作良否の
みで、詳細な機能動作を判別することができないため、
制御装置の機能動作を詳細に判別することができる試験
方法の提供が要望されている。Testing of such data processing system controllers is
The CC sequentially reads out the test program combined with the online command stored in the MM, and sends this test program to the control device for execution.The result is analyzed by the CC to determine pass / fail. Because it is not possible to determine the detailed functional operation based only on the quality of the operation for the instruction,
There is a demand for providing a test method capable of determining the functional operation of the control device in detail.
第６図は従来例のデータ処理システムのブロック図面
である。FIG. 6 is a block diagram of a conventional data processing system.
図において、１は共通バス４に接続される複数の制御
装置の代表としての回線処理装置（以下LPUと称す）で
あり、その他の回転処理装置は省略してある。本例はLP
U1に対する試験方法について説明するが、他の制御装置
についても同様である。In the figure, reference numeral 1 denotes a line processing device (hereinafter, referred to as an LPU) as a representative of a plurality of control devices connected to the common bus 4, and other rotation processing devices are omitted. This example is LP
A test method for U1 will be described, but the same applies to other control devices.
LPU1において、10は装置全体を制御するマイクロプロ
セッサ（以下MPUと称す）、11はメモリ部（以下MEと称
す）、12は命令とがデータ及び内部状態情報等を送受す
るバッフアレジスタ（以下BRと称す）、13はDMAC5の制
御によりMM3との間で共通バス４を経由して送受される
プログラムやデータ等の情報を格納するバッフアメモリ
部（以下BMと称す）、14は内部レジスタ群（以下REGと
称す）、15はコントロール回路（以下CTLと称す）、16
は回線とデータの送受を行うトランスミッタ（以下TRと
称す）である。In the LPU 1, reference numeral 10 denotes a microprocessor (hereinafter, referred to as an MPU) for controlling the entire apparatus, reference numeral 11 denotes a memory unit (hereinafter, referred to as an ME), and reference numeral 12 denotes a buffer register (hereinafter, referred to as a BR) for transmitting and receiving data and internal state information. , 13 is a buffer memory unit (hereinafter referred to as BM) for storing information such as programs and data transmitted and received between the MM 3 and the MM 3 via the common bus 4 under the control of the DMAC 5, and 14 is an internal register group (hereinafter, referred to as BM). REG), 15 is a control circuit (hereinafter referred to as CTL), 16
Is a transmitter (hereinafter referred to as TR) for transmitting and receiving data to and from the line.
LPU1の試験はCC2がMM3に格納された装置テストプログ
ラム30を用いて行う。The test of LPU1 is performed using the device test program 30 in which CC2 is stored in MM3.
即ち、装置テストプログラム30は通常のオンライン命
令の組み合わせからなり、CC2はMM3から装置テストプロ
グラム30の各命令を読出し、共通バス4,LPU1のBR12を経
由してMPU10に伝達し、MPU10はこの命令を解読し、ME11
に格納された処理プログラムにより例えば演算命令等を
実行し、その結果をBR12を経由してCC2に返送し、CC2は
その結果の良否を判定して試験を行う。That is, the device test program 30 is composed of a combination of ordinary online commands, the CC2 reads each command of the device test program 30 from the MM3, transmits the command to the MPU10 via the common bus 4, the BR12 of the LPU1, and transmits the command to the MPU10. Decrypt the ME11
For example, an operation instruction or the like is executed by the processing program stored in CC2, and the result is returned to CC2 via BR12, and CC2 determines whether the result is good or not and performs a test.
試験結果が不良と判定されると障害診断等のプロセス
に移るが、良であれば装置テストプログラム30の次の命
令を読出してLPU1に送り、その試験を行うことを繰り返
して、LPU1の試験が行われる。If the test result is determined to be defective, the process moves to a process such as failure diagnosis.If the test result is good, the next instruction of the device test program 30 is read and sent to the LPU1, and the test is repeated. Done.
中央制御装置，主メモリ，ダイレクトメモリアクセス
装置及び中央制御装置により制御される複数の制御装置
を有するデータ処理システムにおいて、中央制御装置に
よる制御装置の機能等の試験の場合の上記従来の方法に
あっては、オンライン命令によりテストプログラムが構
成されているので、試験精度をあげるには外部条件や動
作シーケンス等が考慮された膨大な試験パターンが必要
になる。In a data processing system having a central control unit, a main memory, a direct memory access unit, and a plurality of control units controlled by the central control unit, the data processing system according to the conventional method for testing the function of the control unit by the central control unit. Since a test program is constituted by online instructions, a large number of test patterns in consideration of external conditions, operation sequences, and the like are required to improve test accuracy.
しかしながら、膨大な試験パターンでは試験時間が長
過ぎるうえ、メモリ容量も過大となって実用にならず、
一方メモリの容量が制限されることによって縮少された
装置テストプログラムでは充分な試験が行われ難い問題
点がある。However, with a huge test pattern, the test time is too long, and the memory capacity is too large to be practical.
On the other hand, there is a problem that it is difficult to perform a sufficient test with the reduced device test program due to the limitation of the memory capacity.
また、制御装置の内部レジスト群やコントロール回路
の状態設定も直接制御できないので詳細な機能動作の判
定ができない問題点があり、さらに制御装置の試験中CC
2はこの試験に関係するので、この間CC2による他の処理
は不可能となる。In addition, since the state setting of the internal resist group and the control circuit of the control device cannot be directly controlled, there is a problem that detailed functional operation cannot be determined.
Since 2 is involved in this test, no other processing by CC2 is possible during this time.
上記問題点は本発明により第１図の本発明の原理ブロ
ック図に示す如く、中央制御装置、主メモリ、ダイレク
トメモリアクセス装置及び中央制御装置によって制御さ
れる複数の制御装置が共通バスにそれぞれ直接接続され
るデータ処理システムにおいて、 制御装置には自己試験における付加的オフライン命令
の処理を含む前処理と後処理を行うテスト処理手段が設
けられ、 中央制御装置は制御装置に自己試験を行わせる際、主
メモリの指定位置に制御装置に対するテスト手段として
のテストプログラム及びテスト設定データを格納し、か
つダイレクトメモリアクセス装置に対し主メモリ中での
テストプログラムの格納位置情報を与えた後、制御装置
にテストサポート命令を送出すると、 制御装置はそのテスト処理手段を起動し、試験動作の
制御が開始され、 テスト処理手段よりの転送要求でダイレクトメモリア
クセス装置の制御により主メモリのテストプログラムは
制御装置に転送され、 さらに中央制御装置よりダイレクトメモリアクセス装
置に与えた主メモリ上でのテスト設定データの格納位置
情報により、ダイレクトメモリアクセス装置は主メモリ
よりテスト設定データを制御装置に送り、制御装置での
受領が確認されると、中央制御装置はダイレクトメモリ
アクセス装置に自己試験結果の主メモリ上での格納位置
情報を与えた後制御装置の試験から解放され、 その後制御装置ではテスト処理手段はテスト設定デー
タに基づいて指定テスト個所の初期データの設定とテス
トプログラムの起動を行い、テストプログラムによる制
御装置の自己試験は実行され、 試験結果はテスト処理手段よりの転送要求に基づくダ
イレクトメモリアクセス装置の制御によって中央制御装
置が予め指定した主メモリの位置に格納されることを特
徴とするデータ処理システムにおける制御装置の試験方
法によって解決される。According to the present invention, as shown in the principle block diagram of the present invention in FIG. 1, a central controller, a main memory, a direct memory access device, and a plurality of controllers controlled by the central controller are directly connected to a common bus. In the connected data processing system, the control unit is provided with test processing means for performing pre-processing and post-processing including the processing of additional off-line commands in the self-test. After storing a test program and test setting data as test means for the control device at a designated position in the main memory, and providing the storage location information of the test program in the main memory to the direct memory access device, When the test support command is sent, the control device activates the test processing means and executes the test operation. Control is started, the main memory test program is transferred to the control device by the control of the direct memory access device in response to a transfer request from the test processing means, and further, the test on the main memory given to the direct memory access device by the central control device Based on the storage location information of the setting data, the direct memory access device sends the test setting data from the main memory to the control device, and when the reception by the control device is confirmed, the central control device sends the main memory of the self test result to the direct memory access device. After giving the storage position information on the memory, the control device is released from the test of the control device.After that, in the control device, the test processing means sets the initial data of the designated test location and starts the test program based on the test setting data, and performs the test. A self-test of the controller is performed by the program, and the test results are Central control unit is solved by a method of test controller in a data processing system characterized in that it is stored in the position of the main memory specified in advance by the control of the direct memory access device based on the transfer request from the processing means.
即ち本発明では、制御装置におけるメモリ部には、中
央制御装置のテストプログラムに基づく制御装置の自己
試験の際における付加的オフライン命令の処理を含む前
処理と後処理を行うテスト処理手段を備えている。That is, in the present invention, the memory unit in the control device includes test processing means for performing pre-processing and post-processing including processing of an additional off-line instruction in the self-test of the control device based on the test program of the central control device. I have.
このテスト処理手段は中央制御装置から試験開始の際
に送出されるテストサポート命令によって起動し、制御
装置内での試験動作の制御を開始し、ダイレクトメモリ
アクセス装置装置に対し主メモリからのテストプログラ
ム，テスト設定データの転送を要求し、転送されたテス
トプログラム，テスト設定データの蓄積制御，中央制御
装置に対する転送終了の通知，テスト設定データに基づ
く内部レジスタやコントロール回路等の初期データの設
定，テストプログラムの起動等の前処理を行う。また自
己試験の開始時にテストプログラムに制御を渡した後
も、テストプログラムの制御によって自己試験中に付加
的オフライン命令を加え試験内容を充実し、かつテスト
プログラムによる自己試験の終了後は再び制御を引継
ぎ、自己試験の結果を主メモリに送るためダイレクトメ
モリアクセス装置への転送要求の送出等の後処理を行
う。The test processing means is started by a test support command sent from the central control device at the start of a test, starts control of a test operation in the control device, and instructs the direct memory access device to execute a test program from the main memory. , Requesting the transfer of test setting data, controlling the transfer of the transferred test program and test setting data, notifying the central control unit of the transfer completion, setting the initial data of internal registers and control circuits based on the test setting data, testing Perform pre-processing such as starting a program. Also, after giving control to the test program at the start of the self-test, the control of the test program adds an additional offline command during the self-test to enhance the test content, and after the self-test is completed by the test program, the control is resumed. Post-processing, such as transmission of a transfer request to the direct memory access device, is performed to take over the result of the self-test to the main memory.
これによってテストプログラムの構成は簡単となり、
主メモリの容量は小となるばかりではなく格納位置の自
由度は高まる。またテストプログラムは制御装置に転送
され、テスト処理手段による前処理がおこなわれた後
は、制御装置の自己試験の制御を行うことになるが、テ
スト処理手段による前処理で制御装置では内部レジスタ
群とか、コントロール回路での状態に応じた初期設定が
既に行われており、また自己試験中も付加オフライン命
令が実行されるので、内部機能の詳細な試験が可能とな
る。This simplifies the configuration of the test program,
Not only the capacity of the main memory becomes small, but also the degree of freedom of the storage position increases. After the test program is transferred to the control device and pre-processed by the test processing means, the self-test of the control device is controlled. Or, since the initial setting according to the state in the control circuit has already been performed, and the additional off-line command is executed even during the self-test, the detailed test of the internal function becomes possible.
さらに中央制御装置は、ダイレクトメモリアクセス装
置に対し、主メモリ中でのテストプログラム，テスト設
定データ及び制御装置の自己試験結果のそれぞれの格納
位置情報を与えておけば、制御装置の自己試験の制御か
ら解放され、テストプログラム，テスト設定データにつ
いての主メモリから制御装置への転送、また制御装置か
ら試験結果についての主メモリへの転送の制御はダイレ
クトメモリアクセス装置によって行われることになる。
このため中央制御装置の拘束時間は縮小され、他の処理
の実行が可能となる。Further, the central controller can provide the direct memory access device with the storage location information of the test program in the main memory, the test setting data and the self-test result of the control device, and control the self-test of the control device. The transfer of the test program and the test setting data from the main memory to the control device and the control of the transfer of the test result from the control device to the main memory are controlled by the direct memory access device.
For this reason, the binding time of the central control device is reduced, and other processes can be executed.
以下図示実施例により本発明を具体的に説明する。 Hereinafter, the present invention will be described specifically with reference to the illustrated embodiments.
第２図は本発明の１実施例のデータ処理システムのブ
ロック図、第３図はテストプログラムのフオーマットの
説明図、第４図はテスト設定データのフオーマットの説
明図、第５図はテストプログラムの実施手順説明図であ
る。全図を通じ同一符号は同一対象物を示す。FIG. 2 is a block diagram of a data processing system according to an embodiment of the present invention, FIG. 3 is an explanatory diagram of a format of a test program, FIG. 4 is an explanatory diagram of a format of test setting data, and FIG. FIG. The same reference numerals indicate the same objects throughout the drawings.
第２図において、テストプログラム32,テスト設定デ
ータ33は第１図のテスト手段31に対応し、テスト処理プ
ログラム61は第１図のテスト処理手段60に対応してい
る。2, a test program 32 and test setting data 33 correspond to the test means 31 in FIG. 1, and a test processing program 61 corresponds to the test processing means 60 in FIG.
制御装置の試験の例としてLPU6の試験を説明する。他
の制御装置の試験も同様である。A test of the LPU 6 will be described as an example of a test of the control device. The same applies to the tests of other control devices.
CC2はLPU6の自己試験に先立ち、主メモリの指定位置
に制御装置に対するテスト手段としてのテストプログラ
ム32及びテスト設定データ33を格納し、かつDMAC5にテ
ストプログラム32のMM3における収容番地とバイト数を
含む情報を与える（第５図のステップS1）。The CC2 stores the test program 32 and the test setting data 33 as a test means for the control device at a designated position in the main memory before the self-test of the LPU 6, and includes the accommodation address and the number of bytes in the MM3 of the test program 32 in the DMAC5. Information is given (step S1 in FIG. 5).
テストプログラム32のフオーマットは、第３図に示す
如く、識別部（この場合“0"でテストプログラムをME11
にローディングすることを指示している）、ME11に収容
されるときの先頭番地、テストプログラムのバイト数、
オンライン命令以外にオフライン命令も用いて各種機能
を試験するテストプログラムからなっている。As shown in FIG. 3, the format of the test program 32 is as follows.
), The starting address when accommodated in ME11, the number of bytes of the test program,
It consists of a test program that tests various functions using offline instructions in addition to online instructions.
CC2はDMAC5に対し上記情報を与えるとその終了時点
で、LPU6にテストサポート命令を送出し、LPU6ではBR12
がそのテストサパート命令を受信する（ステップS2）。When CC2 gives the above information to DMAC5, at the end of that, it sends a test support instruction to LPU6, and LPU6 sends BR12
Receives the test part command (step S2).
MPU10はBR12の受領した命令を解読し、ME11からテス
ト処理プログラム61を読み込み、このプログラムより試
験動作を制御する。The MPU 10 decodes the instruction received by the BR 12, reads the test processing program 61 from the ME 11, and controls the test operation from this program.
MPU10がテスト処理プログラムによってDMAC5にテスト
プログラム32の転送要求を送ると（ステップS3）、DMAC
5によりMM3のテストプログラム32は共通バス４を経由し
てMB13に転送される（ステップS4）。When the MPU 10 sends a transfer request for the test program 32 to the DMAC 5 by the test processing program (step S3), the DMAC 5
According to 5, the test program 32 of MM3 is transferred to the MB 13 via the common bus 4 (step S4).
テスト処理プログラムによってMPU10は、テストプロ
グラム32の識別部が“0"であるのでテストプログラムを
ME11にローディングすべきことを識別し、記録されてい
る先頭番地に基づいて、ME11の当該番地から指定された
バイト数のエリアにテストプログラムを蓄積し（ステッ
プS5）、CC2へ転送終了を通知する（ステップ６）。The test processing program causes the MPU 10 to execute the test program because the identification part of the test program 32 is “0”.
Identify what should be loaded into ME11, accumulate the test program in the area of the designated number of bytes from ME11 based on the recorded start address, and notify CC2 of the transfer end (step S5). (Step 6).
この通知によりCC2はテスト設定データ33のMM3の収容
番地とバイト数をDMAC5に与え（ステップS7）、再びテ
ストサポート命令をLPU6に送りBR12で受信される（ステ
ップS8）。これによってMPU10はテスト処理プログラム
によりDAMAC5にテスト設定データの転送要求を送り（ス
テップS9）、DMAC5の制御によってテスト設定データ33
はBM13に転送され、受信される（ステップ10）。In response to this notification, the CC2 gives the accommodation address and the number of bytes of the MM3 of the test setting data 33 to the DMAC 5 (step S7), sends a test support instruction to the LPU 6 again, and receives it at the BR 12 (step S8). As a result, the MPU 10 sends a test setting data transfer request to the DAMAC 5 by the test processing program (step S9), and the test setting data 33 is controlled by the DMAC 5.
Is transferred to the BM 13 and received (step 10).
テスト設定データ33のフオーマットは第４図に示す如
く、識別部（この場合“2"で、設定データのセットを指
示している）、テストプログラムの起動番地及び内部レ
ジスタやコントロール回路等の初期設定データからなっ
ている。The format of the test setting data 33 is, as shown in FIG. 4, the identification unit (in this case, "2" indicates setting of setting data), the starting address of the test program, and the initial setting of internal registers and control circuits. Consists of data.
MPU10はテスト設定データ33の識別部が“2"となって
いるのでテスト設定データのセットの指示であることを
識別し、内部レジスタやコントロール回路等に初期デー
タを設定し（ステップS11）、CC2に転送終了を通知する
（ステップS12）。Since the identification section of the test setting data 33 is “2”, the MPU 10 identifies that the instruction is for setting the test setting data, sets initial data in an internal register, a control circuit, and the like (step S11), and sets CC2 Is notified of the transfer end (step S12).
CC2はこの通知を受領するとDMAC5に、LPU6の自己試験
の結果を格納するMM3の番地とバイト数を与え、制御装
置での自己試験終了後における動作に備えさせる（ステ
ップS13）。Upon receiving this notification, the CC2 gives the DMAC 5 the address of the MM3 and the number of bytes that store the result of the self-test of the LPU 6, and prepares for the operation after the self-test in the control device (step S13).
MPU10はテスト処理プログラムに基づいてテスト設定
データ33の起動番地を識別し、テストプログラムを起動
し、テストプログラムはテスト処理プログラムの制御を
引継ぎ、上記起動番地からこのテストプログラムにより
自己試験は実行される（ステップS14）。この自己試験
中テストプログラムの制御によってテスト処理プログラ
ム中の付加的オフライン命令は自己試験中に挿入され
る。自己試験の結果はME11に記録される（ステップS1
5）。The MPU 10 identifies the start address of the test setting data 33 based on the test processing program, starts the test program, and the test program takes over the control of the test processing program, and the self test is executed by the test program from the start address. (Step S14). Under the control of the test program during the self-test, additional off-line instructions in the test processing program are inserted during the self-test. The result of the self-test is recorded in ME11 (step S1
Five).
自己試験の終了で制御は再びテスト処理プログラム61
に引継がれ、このテスト処理プログラムによってMPU10
は自己試験の結果をMB13に移動し（ステップS16）、DMA
C5に転送要求を送出し（ステップS17）、DMAC5は先にCC
2から与えられたMM3の収容番地に自己試験結果を転送さ
せる（ステップS18）。転送終了後MPU10はCC2に試験終
了を通知し復旧する（ステップS19）。At the end of the self-test, control returns to the test processing program 61
The test processing program took over the MPU10
Moves the self test result to MB13 (step S16),
A transfer request is sent to C5 (step S17), and DMAC5
The self test result is transferred to the accommodation address of MM3 given from step 2 (step S18). After the transfer is completed, the MPU 10 notifies the CC 2 of the end of the test and recovers (Step S19).
CC2は図示されていない判定プログラムにより、上記
自己試験結果をMM3から読出し機能動作を詳細に判別す
る。The CC2 reads out the self test result from the MM3 by using a judgment program (not shown) and judges the detailed operation of the function.
上記説明はLPU6に対してなされたが、他の制御装置に
対しても、各制御装置に対応するテストプログラムとテ
スト設定データが用意され、上記と同様な自己試験と機
能動作判別がなされ、各制御装置に対し詳細且つ効率の
良い試験が行われる。Although the above description has been made for the LPU 6, a test program and test setting data corresponding to each control device are prepared for other control devices, and the same self-test and function operation determination as described above are performed. Detailed and efficient tests are performed on the controller.
以上詳細に説明した如く本発明にあっては、CCからオ
ンライン命令による試験を行うのでなく、制御装置自身
で自己試験を行わせ、その場合テスト手段（テストプロ
グラムとテスト設定データ）は制御装置に備えられたテ
スト処理手段と組合わされて制御装置の自己試験制御を
行うことになるが、かかるテスト処理手段は自己試験の
前処理及び後処理を行うほかさらに付加的オフライン命
令の処理を行うので、自己試験内容が充実され、その結
果詳細な機能動作の試験とその判別が可能となる。As described in detail above, according to the present invention, instead of performing a test using an online command from the CC, a self-test is performed by the control device itself. In this case, the test means (test program and test setting data) are transmitted to the control device. The self-test control of the control device is performed in combination with the provided test processing means.Because such test processing means performs pre-processing and post-processing of the self-test and further processes additional off-line instructions, The content of the self-test is enhanced, and as a result, a detailed functional operation test and its determination can be performed.
さらにかかる組合せによりテストプログラムの構成が
簡単化され、主メモリにおける試験関係のメモリ容量の
減少、格納位置の自由度の拡大、試験の効率化が実現で
きる。しかも中央制御装置は主メモリ中に格納したテス
ト手段についての格納位置情報及び制御装置での自己試
験の結果を格納すべき主メモリ中の格納位置情報をダイ
レクトメモリアクセス装置に予め与え、かつ制御装置に
テストサポート命令を出せば、以後の制御装置と主メモ
リ間の情報の転送は制御装置、ダイレクトメモリアクセ
ス装置及び主メモリ間で処理されるため中央制御装置は
制御装置の試験から解放され、その他の処理を行うこと
が出来る。Further, the configuration of the test program is simplified by such a combination, and the memory capacity of the test related memory in the main memory can be reduced, the degree of freedom of the storage position can be increased, and the test can be performed more efficiently. In addition, the central control unit gives the storage position information about the test means stored in the main memory and the storage position information in the main memory in which the result of the self-test in the control device should be stored to the direct memory access device in advance, and When the test support command is issued to the controller, the subsequent transfer of information between the controller and the main memory is processed between the controller, the direct memory access device and the main memory, so that the central controller is released from the testing of the controller and other Can be performed.
第１図は本発明の原理ブロック図、 第２図は本発明の１実施例のデータ処理システムのブロ
ック図、 第３図はテストプログラムフオーマットの説明図、 第４図はテスト設定データフのオーマットの説明図、 第５図はテストプログラムの実施手順説明図、 第６図は従来例のデータ処理システムのブロック図であ
る。 図において、 ２は中央制御装置、 ３は主メモリ ４は共通バス、 ５はダイレクトメモリアクセス装置、 ６−０〜６−ｎは制御装置、 31はテスト手段、 60はテスト処理手段を示す。1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of a data processing system according to one embodiment of the present invention, FIG. 3 is an explanatory diagram of a test program format, and FIG. 4 is a format of a test setting data format. FIG. 5 is an explanatory diagram of a procedure for executing a test program, and FIG. 6 is a block diagram of a data processing system of a conventional example. In the figure, 2 is a central controller, 3 is a main memory, 4 is a common bus, 5 is a direct memory access device, 6-0 to 6-n are control devices, 31 is test means, and 60 is test processing means.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−16146（ＪＰ，Ａ) 特開 昭61−233854（ＪＰ，Ａ) 特開 昭56−121153（ＪＰ，Ａ) 特開 昭55−112657（ＪＰ，Ａ) 特開 昭57−76640（ＪＰ，Ａ) インターフェース．10［12］（昭59− 12）Ｐ．222〜228．ＣＱ出版社 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-54-16146 (JP, A) JP-A-61-233854 (JP, A) JP-A-56-121153 (JP, A) JP-A 55-146 112657 (JP, A) JP-A-57-76640 (JP, A) Interface. 10 [12] (Showa 59-12) 222-228. CQ publisher
Claims (1)
リアクセス装置及び中央制御装置によって制御される複
数の制御装置が共通バスにそれぞれ直接接続されるデー
タ処理システムにおいて、 制御装置には自己試験における付加的オフライン命令の
処理を含む前処理と後処理を行うテスト処理手段が設け
られ、 中央制御装置は制御装置に自己試験を行わせる際、主メ
モリの指定位置に制御装置対するテスト手段としてのテ
ストプログラム及びテスト設定データを格納し、かつダ
イレクトメモリアクセス装置に対し主メモリ中でのテス
トプログラムの格納位置情報を与えた後、制御装置にテ
ストサポート命令を送出すると、 制御装置はそのテスト処理手段を起動し、試験動作の制
御が開始され、 テスト処理手段よりの転送要求でダイレクトメモリアク
セス装置の制御により主メモリのテストプログラムは制
御装置に転送され、 さらに中央制御装置よりダイレクトメモリアクセス装置
に与えた主メモリ上でのテスト設定データの格納位置情
報により、ダイレクトメモリアクセス装置は主メモリよ
りテスト設定データを制御装置に送り、制御装置での受
領が確認されると、中央制御装置はダイレクトメモリア
クセス装置に自己試験結果の主メモリ上での格納位置情
報を与えた後制御装置の試験から解放され、 その後制御装置ではテスト処理手段はテスト設定データ
に基づいて指定テスト上個所の初期データの設定とテス
トプログラムの起動を行い、テストプログラムによる制
御装置の自己試験は実行され、 試験結果はテスト処理手段よりの転送要求に基づくダイ
レクトメモリアクセス装置の制御によって中央制御装置
が予め指定した主メモリの位置に格納されることを特徴
とするデータ処理システムにおける制御装置の試験方
法。1. A data processing system in which a central controller, a main memory, a direct memory access device, and a plurality of controllers controlled by the central controller are directly connected to a common bus, respectively. Test processing means for performing pre-processing and post-processing including the processing of a dynamic off-line instruction is provided. When the central control device causes the control device to perform a self-test, a test program as a test device for the control device is provided at a designated position in the main memory. When the test support command is sent to the control device after storing the test setting data in the main memory and providing the direct memory access device with the storage location information of the test program in the main memory, the control device activates the test processing means. Control of the test operation is started, and direct The control program of the main memory is transferred to the control device under the control of the memory access device, and the direct memory access device receives the test setting data stored in the main memory from the central control device. The test setting data is sent from the memory to the control device, and when the reception by the control device is confirmed, the central control device provides the direct memory access device with the storage position information of the self-test result in the main memory, and then the control device transmits After being released from the test, the test processing means in the control device sets the initial data at the specified test location based on the test setting data and starts the test program, and executes the self-test of the control device by the test program. Is a direct memory access based on the transfer request from the test processing means. The method of testing the control device in a data processing system, characterized in that the central control device is stored at the location of the main memory specified beforehand by the control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063032A JP2639927B2 (en) | 1987-03-18 | 1987-03-18 | Test method for control device in data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063032A JP2639927B2 (en) | 1987-03-18 | 1987-03-18 | Test method for control device in data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63228340A JPS63228340A (en) | 1988-09-22 |
| JP2639927B2 true JP2639927B2 (en) | 1997-08-13 |
Family
ID=13217579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62063032A Expired - Fee Related JP2639927B2 (en) | 1987-03-18 | 1987-03-18 | Test method for control device in data processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2639927B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7377983B2 (en) | 2004-11-04 | 2008-05-27 | The Clorox Company | Prevention of deposits on ceramics |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776640A (en) * | 1980-10-30 | 1982-05-13 | Nec Corp | Diagnostic system for additional processor |
| JPS61233854A (en) * | 1985-04-09 | 1986-10-18 | Fujitsu Ltd | Diagnosis control system |
-
1987
- 1987-03-18 JP JP62063032A patent/JP2639927B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| インターフェース．１０［１２］（昭５９−１２）Ｐ．２２２〜２２８．ＣＱ出版社 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63228340A (en) | 1988-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639927B2 (en) | Test method for control device in data processing system | |
| JPS63305445A (en) | Data writing system at power break | |
| JP2584903B2 (en) | External device control method | |
| JP3130798B2 (en) | Bus transfer device | |
| JPS63191375A (en) | Self-diagnosing method for floppy disk device | |
| JP2517370B2 (en) | Control method of intelligent measurement card | |
| JPH09269896A (en) | Booting method for firm cpu | |
| JPH02291039A (en) | Memory control system | |
| JP2803270B2 (en) | SCSI host adapter circuit | |
| JP3596730B2 (en) | Memory control device and memory control method | |
| JPH01292451A (en) | Information processor | |
| JP2665173B2 (en) | Processor trap circuit | |
| JPH02730B2 (en) | ||
| JPH03175770A (en) | Parallel data test method | |
| JP2004342001A (en) | Semiconductor integrated circuit device | |
| JPS6349818B2 (en) | ||
| JPS63282852A (en) | Stand-by system diagnosing system in duplex processing system | |
| JPS62143151A (en) | Diagnosis system for common memory | |
| JPH03136143A (en) | Incircuit emulator | |
| JPS62229339A (en) | Diagnosis system for microprogram | |
| JPS59106060A (en) | Data logging system | |
| JPS6326415B2 (en) | ||
| JPH11327798A (en) | Data transfer controller | |
| JPS6020771B2 (en) | Micro diagnosis method | |
| JPS6125251A (en) | Diagnosis sytem of arithmetic controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |