JP2638250B2 - Display device - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マトリクス型液晶表示装置などの表示装置
に関する。Description: TECHNICAL FIELD The present invention relates to a display device such as a matrix type liquid crystal display device.

従来の技術 第４図は、一般的なマトリクス型液晶表示装置の概略
的な構成を示すブロック図である。表示パネル１は液晶
や複数の電極などによって構成された液晶表示素子から
なり、マトリクス状に配列された複数の画素を持つ。ゲ
ート駆動回路２は表示パネル１の画素の各行を順次指定
する回路であり、ソース駆動回路３はゲート駆動回路２
によって指定された行の各画素に表示データに対応する
駆動電圧を印加する回路であり、このゲート駆動回路２
およびソース駆動回路３によって表示パネル１の各画素
は行順次に駆動される。2. Description of the Related Art FIG. 4 is a block diagram showing a schematic configuration of a general matrix type liquid crystal display device. The display panel 1 is composed of a liquid crystal display element composed of a liquid crystal and a plurality of electrodes, and has a plurality of pixels arranged in a matrix. The gate drive circuit 2 is a circuit for sequentially specifying each row of pixels of the display panel 1, and the source drive circuit 3 is
Is a circuit for applying a drive voltage corresponding to the display data to each pixel in the row specified by the gate drive circuit 2.
In addition, each pixel of the display panel 1 is driven by the source driving circuit 3 in row order.

表示制御回路４は、液晶表示装置の外部から与えられ
る表示データR,G,Bおよび同期信号SYNを入力し、表示パ
ネル１の画素を駆動するのに必要な各種のタイミング信
号を生成するための回路であり、そのタイミング信号生
成にはPLL（Phase Locked Loop）回路５も併用される。The display control circuit 4 receives display data R, G, and B and a synchronization signal SYN provided from outside the liquid crystal display device, and generates various timing signals necessary for driving the pixels of the display panel 1. A PLL (Phase Locked Loop) circuit 5 is also used for generating the timing signal.

直流電圧生成回路（以下、DC/DCコンバータと略称す
る）６は所定の電源電圧VDD1,VDD2,GNDに基づきゲート
駆動回路２、ソース駆動回路３および表示制御回路４に
供給する各種の直流電圧を生成するための信号変換回路
である。A DC voltage generating circuit (hereinafter abbreviated as DC / DC converter) 6 generates various DC voltages to be supplied to the gate drive circuit 2, the source drive circuit 3, and the display control circuit 4 based on predetermined power supply voltages VDD1, VDD2, and GND. This is a signal conversion circuit for generating.

バックライト７は表示パネル１の背部に配置され光源
であり蛍光灯からなる。インバータ８は所定の電源電圧
VDD3,GNDに基づき上記バックライト７を高周波点灯する
ための高周波信号を生成する信号変換回路である。The backlight 7 is arranged on the back of the display panel 1 and is a light source and is made of a fluorescent lamp. Inverter 8 has a predetermined power supply voltage
A signal conversion circuit for generating a high-frequency signal for lighting the backlight 7 at a high frequency based on VDD3 and GND.

第５図は、従来のマトリクス型液晶表示装置における
上記DC/DCコンバータ６の回路構成の一例を示す回路図
である。入力端子９から電源電圧VDD1を受ける発振回路
10は一定の周波数f1の繰返し波形信号ａを生成する回路
であり、その繰返し波形信号ａは抵抗11を介してPNPト
ランジスタ12のベースに入力される。PNPトランジスタ1
2のエミッタは入力端子９に接続され、そのコレクタは
コイル13を介して接地されるとともに、ツェナーダイオ
ード14およびコンデンサ15の直列回路を介して接地さ
れ、ツェナーダイオード14とコンデンサ15との接続点は
出力端子16に接続されている。このDC/DCコンバータ６
では、発振回路10から出力される周波数f1の繰返し波形
信号ａによってPNPトランジスタ12がオン・オフ動作を
繰返し、その結果ツェナーダイオード14の端子間電圧が
ツェナ電圧に達するまでコンデンサ15への充電が行われ
て出力端子16から負の直流電圧Voが出力される。FIG. 5 is a circuit diagram showing an example of a circuit configuration of the DC / DC converter 6 in a conventional matrix type liquid crystal display device. Oscillator circuit that receives power supply voltage VDD1 from input terminal 9
Reference numeral 10 denotes a circuit for generating a repetitive waveform signal a having a constant frequency f1. The repetitive waveform signal a is input to the base of a PNP transistor 12 via a resistor 11. PNP transistor 1
The emitter of 2 is connected to the input terminal 9 and its collector is grounded through a coil 13 and grounded through a series circuit of a Zener diode 14 and a capacitor 15. The connection point between the Zener diode 14 and the capacitor 15 is Connected to output terminal 16. This DC / DC converter 6
Then, the PNP transistor 12 repeats the on / off operation by the repetitive waveform signal a of the frequency f1 output from the oscillation circuit 10, and as a result, the capacitor 15 is charged until the voltage between the terminals of the Zener diode 14 reaches the Zener voltage. As a result, a negative DC voltage Vo is output from the output terminal 16.

第６図は、従来のマトリクス型液晶表示装置における
上記インバータ８の回路構成の一例を示す回路図であ
る。端子17から電源電圧VDD3を受ける発振回路18は一定
の周波数f2の繰返し波形信号ｂを生成する回路であり、
その繰返し波形信号ｂは１つのNPNトランジスタ19のベ
ースに、またその繰返し波形信号ｂの反転信号はもう１
つのNPNトランジスタ20のベースにそれぞれ与えられ、
それによってこれらのトランジスタ19,20が交互にオン
・オフ動作するようにされている。２つのトランジスタ
19,20はトランス21の一次巻線21aに直列に接続されて閉
回路を構成し、トランジスタ19,20の接続点は接地され
ており、それらのオン・オフ動作によって上記一次巻線
21aに周波数f2の交流電圧が励起される。トランス21の
第１の二次巻線21bは上述したバックライト７を構成す
る蛍光灯の電極に接続され、トランス21の第２の二次巻
線21cは予熱回路22を介して蛍光灯の予熱用フィラメン
トに接続されている。FIG. 6 is a circuit diagram showing an example of a circuit configuration of the inverter 8 in a conventional matrix type liquid crystal display device. The oscillation circuit 18 receiving the power supply voltage VDD3 from the terminal 17 is a circuit that generates a repetitive waveform signal b having a constant frequency f2,
The repetitive waveform signal b is provided at the base of one NPN transistor 19, and the inverted signal of the repetitive waveform signal b is provided at another base.
Given to the bases of the two NPN transistors 20, respectively.
Thus, the transistors 19 and 20 are alternately turned on and off. Two transistors
19 and 20 are connected in series to the primary winding 21a of the transformer 21 to form a closed circuit, and the connection point of the transistors 19 and 20 is grounded.
An AC voltage having a frequency f2 is excited at 21a. The first secondary winding 21b of the transformer 21 is connected to the electrode of the fluorescent lamp constituting the backlight 7 described above, and the second secondary winding 21c of the transformer 21 is preheated through the preheating circuit 22. Connected to the filament.

発明が解決しようとする課題 しかしながら、上述したようにDC/DCコンバータ６や
インバータ８などの信号変換回路を、第５図や第６図に
示すように独自の周波数f1,f2の繰返し波形信号a,bを生
成する発振回路10,18を含む構成とした従来のマトリク
ス型液晶表示装置の場合には、それらの繰返し波形信号
a,bが液晶表示装置内部で設定される水平同期信号に対
して非同期であるため、以下に述べるように繰返し波形
信号a,bの周波数f1,f2に起因するノイズが表示画面に現
れて表示品位を著しく低下させるという問題点を有す
る。However, as described above, a signal conversion circuit such as the DC / DC converter 6 and the inverter 8 is provided with a repetitive waveform signal a1 having unique frequencies f1 and f2 as shown in FIG. 5 and FIG. In the case of a conventional matrix type liquid crystal display device having a configuration including oscillation circuits 10 and 18 for generating
Since a and b are asynchronous with the horizontal synchronization signal set inside the liquid crystal display device, noise caused by the frequencies f1 and f2 of the repetitive waveform signals a and b appears on the display screen as described below. There is a problem that the quality is remarkably reduced.

第７図は、上記問題点を説明するために、液晶表示装
置の表示パネル１と、液晶表示装置内部で生成される水
平同期信号Ｈ、上記DC/DCコンバータ６の発振回路10で
生成される周波数f1の繰返し波形信号ａおよび上記イン
バータ８の発振回路18で生成される周波数f2の繰返し波
形信号ｂとの対応付けて示した図である。水平同期信号
Ｈは表示パネル１の各１行分の画素の駆動を開始するタ
イミングを与える信号であつて、たとえば表示パネル１
の表示領域1aのうちのｉ番目の行の画素が駆動される期
間をTiとすると、このｉ番目の行つまりｉ番目の走査ラ
インに対応する水平同期信号Hiはその駆動期間Tiの直前
に出力される。FIG. 7 illustrates the display panel 1 of the liquid crystal display device, the horizontal synchronizing signal H generated inside the liquid crystal display device, and the oscillation circuit 10 of the DC / DC converter 6 for explaining the above problem. FIG. 9 is a diagram showing a relationship between a repetitive waveform signal a having a frequency f1 and a repetitive waveform signal b having a frequency f2 generated by the oscillation circuit 18 of the inverter 8; The horizontal synchronizing signal H is a signal for giving a timing to start driving the pixels for one row of the display panel 1.
Assuming that the period during which the pixels in the i-th row in the display area 1a are driven is Ti, the horizontal synchronization signal Hi corresponding to the i-th row, i.e., the i-th scanning line is output immediately before the driving period Ti. Is done.

一方、周波数f1の繰返し波形信号ａや周波数f2の繰返
し波形信号ｂは、上述したように水平同期信号Ｈに対し
て非同期であるので、たとえば周波数f1の繰返し波形信
号ａに着目した場合、その信号ａの波形が図中に○印で
示すようにハイからローあるいはローからハイに切換わ
るタイミングは上記ｉ番目の走査ラインの駆動期間Ti内
にも生じ得る。繰返し波形信号ａの波形が切り換わるタ
イミングとは、すなわち電流や電圧が変化するタイミン
グであり、これにともなって電界や磁界にも変化が発生
し、その誘導によってノイズが誘発され易くなる。この
ノイズは駆動中の画素の輝度に影響を及ぼすことにな
り、ｉ番目の走査ラインを駆動中には繰返し波形信号ａ
の波形の切換わりに対応して画面のｉ番目の走査ライン
上の○印で示す位置にノイズを現れることになる。この
現象は他の走査ラインについても同様であり、画面全体
にわたって繰返し波形信号ａの周波数f1起因するノイズ
が現れる。周波数f2の繰返し波形信号ｂの画面に与える
影響についても全く同様である。On the other hand, the repetitive waveform signal a having the frequency f1 and the repetitive waveform signal b having the frequency f2 are asynchronous with the horizontal synchronizing signal H as described above. The timing at which the waveform a is switched from high to low or from low to high, as indicated by a circle in the drawing, may also occur during the drive period Ti of the i-th scan line. The timing at which the waveform of the repetitive waveform signal a is switched, that is, the timing at which the current or the voltage changes, causes a change in the electric field or the magnetic field, and the induction tends to induce noise. This noise affects the luminance of the pixel being driven, and the repeated waveform signal a during driving the i-th scanning line.
In response to the waveform switching, noise appears at a position indicated by a circle on the i-th scanning line on the screen. This phenomenon is the same for other scanning lines, and noise due to the frequency f1 of the repetitive waveform signal a appears over the entire screen. The same applies to the effect of the repetitive waveform signal b of the frequency f2 on the screen.

このようなノイズを画面から取除く対策として、上述
したDC/DCコンバータ６やインバータ８をシールドした
り配線について誘導を拾わないような工夫を施すことな
どが考えられるが、実際にはそのような対策によって上
記ノイズの画面への影響を完全に無くすことは非常に困
難である。As a countermeasure to remove such noise from the screen, it is conceivable to shield the DC / DC converter 6 or the inverter 8 described above or take measures to prevent the wiring from picking up induction. It is very difficult to completely eliminate the influence of the noise on the screen by taking measures.

したがって、本発明の目的は、DC/DCコンバータやバ
ックライト用インバータなどの信号変換回路で取扱われ
る繰返し波形信号に起因するノイズが画面に現れるのを
防ぐことのできる表示品位の良好な表示装置を提供する
ことである。Accordingly, an object of the present invention is to provide a display device with good display quality that can prevent noise caused by a repetitive waveform signal handled by a signal conversion circuit such as a DC / DC converter or a backlight inverter from appearing on a screen. To provide.

課題を解決するための手段 本発明は、（ａ）マトリクス状に配列された複数の画
素の表示を行うために相互に交差する複数の各行毎の一
方電極と複数の他方電極とを有する表示パネルと、 （ｂ）フェイズロックループ回路25であって、 外部水平同期信号Hoが与えられる位相比較器26と、 位相比較器26の出力が与えられるローパスフィルタ27
と、 ローパスフィルタ27の出力が与えられ、内部水平同期
信号Ｈを生成する電圧制御発振器28とを有するフェイズ
ロックループ回路25と、 （ｃ）表示パネルの前記各一方電極を順次駆動する第１
駆動回路２と、 （ｄ）表示パネルの前記各他方電極に、表示データに対
応する駆動電圧を印加する第２駆動回路３と、 （ｅ）表示制御回路24であって、 外部から表示データが与えられ、 電圧制御発振器28からの内部水平同期信号Ｈに同期し
て表示パネルの前記各一方電極毎に画素の駆動を、第１
および第２駆動回路2,3によって開始させ、 内部水平同期信号Ｈの２倍の周期を持ちかつ立上がり
および立下がりのタイミングが１行分の画素の駆動が終
了し次の１行分の画素の駆動が開始されるまでの機関ｔ
内となりかつデューティ50％である繰返し波形信号ｇを
生成する表示制御回路24と、 （ｆ）DC/DCコンバータ30であって、 電源電圧Viが第１トランジスタ32を介してコイル37の
一方端に与えられ、 コイル37の他方端は接地され、さらに、 第１トランジスタ32のベースと接地との間に接続さ
れ、繰返し波形信号ｇがベースに与えられる第２トラン
ジスタ34と、 出力端子40とコイル37の前記一方端との間に、その出
力端子40からコイル37の前記一方端に向かって順方向と
なるように接続されるダイオード38と、 出力端子40と接地との間に接続されるコンデンサ39と
を有し、 出力端子40は、ツェナーダイオード41と第３トランジ
スタ42と抵抗43とから成る直列回路を介して接地され、 ツェナーダイオード41は、出力端子40から第３トラン
ジスタ42に向かって順方向となるように接続され、 出力端子40からの負の出力電圧V0を第１および第２駆
動回路2,3ならびに表示制御回路24に供給するDC/DCコン
バータ30と、 （ｇ）表示パネルの背部に配置されるバックライト用蛍
光灯７と、 （ｈ）インバータ44であって、 一次巻線45aと、蛍光灯７の電極を駆動する第１の二
次巻線45bと、蛍光灯７の予熱用フィラメントを駆動す
る第２の二次巻線45cとを有するトランス45と、 一次巻線に直列に接続されて閉回路を構成する２つの
同一導電形式の第４および第５トランジスタ46,47と、 反転回路50とを有し、 第４および第５トランジスタ46,47の接続点は、接地
され、 繰返し波形信号ｇは、反転回路50に与えられ、その反
転回路50の出力は、第４トランジスタ46のベースに与え
られ、 繰返し波形信号ｇはまた、第５トランジスタ47のベー
スに与えられるインバータ44とを含むことを特徴とする
表示装置である。Means for Solving the Problems The present invention provides (a) a display panel having one electrode and a plurality of other electrodes for each of a plurality of rows intersecting each other for displaying a plurality of pixels arranged in a matrix. (B) a phase lock loop circuit 25, which is provided with a phase comparator 26 to which an external horizontal synchronizing signal Ho is given, and a low-pass filter 27 to which an output of the phase comparator 26 is given
A phase-locked loop circuit 25 having an output of a low-pass filter 27 and having a voltage-controlled oscillator 28 for generating an internal horizontal synchronizing signal H; and (c) a first circuit for sequentially driving the one electrode of the display panel.
A drive circuit 2, (d) a second drive circuit 3 for applying a drive voltage corresponding to display data to each of the other electrodes of the display panel, and (e) a display control circuit 24, wherein the display data is supplied from outside. The driving of the pixel for each of the one electrodes of the display panel is synchronized with the internal horizontal synchronizing signal H from the voltage controlled oscillator 28.
And the second driving circuits 2 and 3 start driving the pixels of one row having a cycle twice as long as the internal horizontal synchronizing signal H and rising and falling timing of one row. Engine t until driving starts
And (f) a DC / DC converter 30, wherein a power supply voltage Vi is applied to one end of a coil 37 via a first transistor 32. The other end of the coil 37 is grounded, further connected between the base of the first transistor 32 and ground, the second transistor 34 to which the repetitive waveform signal g is supplied to the base, the output terminal 40 and the coil 37 A diode 38 connected between the output terminal 40 and the one end of the coil 37 in a forward direction, and a capacitor 39 connected between the output terminal 40 and the ground. The output terminal 40 is grounded via a series circuit including a Zener diode 41, a third transistor 42, and a resistor 43. The Zener diode 41 is connected in a forward direction from the output terminal 40 toward the third transistor 42. And a DC / DC converter 30 for supplying a negative output voltage V0 from the output terminal 40 to the first and second drive circuits 2, 3 and the display control circuit 24, and (g) a back portion of the display panel. (H) an inverter 44, a primary winding 45a, a first secondary winding 45b for driving electrodes of the fluorescent lamp 7, and a preheating of the fluorescent lamp 7. A transformer 45 having a second secondary winding 45c for driving an operating filament, two fourth and fifth transistors 46, 47 of the same conductivity type connected in series with the primary winding to form a closed circuit, , An inverting circuit 50, a connection point of the fourth and fifth transistors 46 and 47 is grounded, a repetitive waveform signal g is given to the inverting circuit 50, and an output of the inverting circuit 50 is The repetitive waveform signal g is also applied to the base of A display device which comprises an inverter 44 provided on the base.

作 用 本発明に従えば、表示制御回路24によって生成される
繰返し波形信号ｇは、DC/DCコンバータ30とインバータ4
4とに与えられる。DC/DCコンバータ30の出力端子40から
の負の出力電圧V0は、第１および第２駆動回路23ならび
に表示制御回路24に供給される。インバータ44に備えら
れているトランス45の第１の二次巻線45bの出力は、表
示パネルの背部に配置されるバックライト用蛍光灯７の
電極に与えられ、これによって蛍光灯７が高周波駆動さ
れ、したがって均一な輝度特性が得られる。トランス45
の第２の二次巻線45cの出力は、蛍光灯７の予熱用フェ
ラメントを駆動する。According to the present invention, the repetitive waveform signal g generated by the display control circuit 24 includes the DC / DC converter 30 and the inverter 4
4 and given to. The negative output voltage V0 from the output terminal 40 of the DC / DC converter 30 is supplied to the first and second drive circuits 23 and the display control circuit 24. The output of the first secondary winding 45b of the transformer 45 provided in the inverter 44 is supplied to the electrode of the backlight fluorescent lamp 7 arranged at the back of the display panel, whereby the fluorescent lamp 7 is driven at a high frequency. Therefore, uniform luminance characteristics can be obtained. Transformer 45
The output of the second secondary winding 45c drives the preheating fermentation of the fluorescent lamp 7.

特に本発明では、繰返し波形信号ｇの立上がりおよび
立下がりのタイミングは、各行の画素の駆動期間外の期
間ｔ内となるので、表示パネルの画面中に、その繰返し
波形信号ｇの周波数に起因するノイズが現れることがな
い。In particular, in the present invention, the rising and falling timings of the repetitive waveform signal g are within the period t outside the driving period of the pixels in each row, and therefore, are caused by the frequency of the repetitive waveform signal g on the screen of the display panel. No noise appears.

実施例 第１図は、本発明の一実施例である表示装置の要部の
構成を示す回路図である。この実施例の表示装置はマト
リクス型液晶表示装置であって、その概略的な構成につ
いては第４図に示した一般的なマトリクス型液晶表示装
置と同じであるので、ここではその概略的な構成につい
ては説明を省略する。Embodiment FIG. 1 is a circuit diagram showing a configuration of a main part of a display device according to an embodiment of the present invention. The display device of this embodiment is a matrix type liquid crystal display device, and its schematic configuration is the same as that of the general matrix type liquid crystal display device shown in FIG. The description of is omitted.

表示制御回路24は、液晶表示装置の外部から与えられ
る表示データや外部水平同期信号Hoなどの同期信号を入
力し、表示パネルの画素を駆動するのに必要な各種のタ
イミング信号を生成するための回路であり、そのタイミ
ング信号生成にはPLL（Phase Locked Loop）回路25が併
用される。The display control circuit 24 receives display data given from outside the liquid crystal display device and a synchronization signal such as an external horizontal synchronization signal Ho, and generates various timing signals necessary to drive the pixels of the display panel. A PLL (Phase Locked Loop) circuit 25 is used together to generate the timing signal.

PLL回路25は、位相比較器26、ローパスフィルタ27、
電圧制御発振器28などによって構成され、液晶表示装置
外部から表示制御回路24に与えられる外部水平同期信号
Hoと同期を取ることによって液晶表示装置内部で使用す
る内部水平同期信号Ｈを生成する機能を持つ。PLL回路2
5中の可変抵抗29は、生成すべき内部同期信号Ｈの周期
を可変調整するための素子である。上記内部水平同期信
号Ｈは、表示パネルの各１行分の画素の駆動を開始する
タイミングを与える信号である。The PLL circuit 25 includes a phase comparator 26, a low-pass filter 27,
An external horizontal synchronizing signal which is constituted by a voltage control oscillator 28 or the like and is supplied to the display control circuit 24 from outside the liquid crystal display device
It has a function of generating an internal horizontal synchronization signal H used inside the liquid crystal display device by synchronizing with Ho. PLL circuit 2
The variable resistor 29 in 5 is an element for variably adjusting the cycle of the internal synchronization signal H to be generated. The internal horizontal synchronizing signal H is a signal for giving a timing to start driving the pixels for one row of the display panel.

表示制御回路24には、上記PLL回路25とによって生成
される内部水平同期信号Ｈに基づき、この内部水平同期
信号Ｈの２倍の周期を持つ周波数ｆの繰返し波形信号ｇ
を生成する機能が与えられている。また、この繰返し波
形信号ｇは、その波形の立上がりおよび立下がりのタイ
ミングが、表示パネルにおける１行分の画素の駆動が終
了してから次の１行分の画素の駆動が開始されるまでの
期間、つまり画素の駆動が行われない期間内に対応する
ように設定される。Based on the internal horizontal synchronizing signal H generated by the PLL circuit 25, the display control circuit 24 provides a repetitive waveform signal g of a frequency f having a cycle twice as long as the internal horizontal synchronizing signal H.
Is provided. The repetitive waveform signal g has the rising and falling timings of the waveform from the end of driving one row of pixels on the display panel to the start of driving the next one row of pixels. The period is set so as to correspond to a period, that is, a period in which the pixel is not driven.

DC/DCコンバータ30は、所定の電源電圧Viに基づきゲ
ート駆動回路、ソース駆動回路および表示制御回路24に
供給する各種の直流電圧を生成するための信号変換回路
であって、ここでは所定の負の電圧Voを生成する回路構
成が示されている。The DC / DC converter 30 is a signal conversion circuit for generating various DC voltages to be supplied to the gate drive circuit, the source drive circuit, and the display control circuit 24 based on a predetermined power supply voltage Vi. The circuit configuration for generating the voltage Vo of FIG.

すなわち、入力端子31から電源電圧Viをエミッタに受
けるPNPトランジスタ32のベースには抵抗33を介してNPN
トランジスタ34のコレクタが接続され、そのNPNトラン
ジスタ34のエミッタは接地されている。NPNトランジス
タ34のベースにはバッファ35、抵抗36を介して上述した
表示制御回路24で生成される繰返し波形信号ｇが与えら
れ、それによってNPNトランジスタ34がオン・オフ動作
し、さらにPNPトランジスタ32がオン・オフ動作する。P
NPトランジスタ32のコレクタはコイル37を介して接地さ
れるとともに、ダイオード38およびコンデンサ39の直列
回路を介して接地され、ダイオード38とコンデンサ39の
接続点は出力端子40に接続されている。また、出力端子
40はツェナーダイオード41、NPNトランジスタ42および
抵抗43の直列回路を介して接地されている。That is, the base of the PNP transistor 32 receiving the power supply voltage Vi at the emitter from the input terminal 31 is connected to the NPN
The collector of the transistor 34 is connected, and the emitter of the NPN transistor 34 is grounded. The base of the NPN transistor 34 is supplied with the repetitive waveform signal g generated by the above-described display control circuit 24 via the buffer 35 and the resistor 36, whereby the NPN transistor 34 is turned on and off, and the PNP transistor 32 is turned on. On / off operation. P
The collector of the NP transistor 32 is grounded via a coil 37, grounded via a series circuit of a diode 38 and a capacitor 39, and a connection point between the diode 38 and the capacitor 39 is connected to an output terminal 40. Also, output terminal
Reference numeral 40 is grounded via a series circuit of a Zener diode 41, an NPN transistor 42 and a resistor 43.

インバータ44は、表示パネルのバックライトを構成す
る蛍光灯を高周波点灯するための高周波信号を生成する
信号変換回路であり、トランス45の一次巻線45aに２つ
のNPNトランジスタ46,47を直列に接続して閉回路が構成
され、２つのNPNトランジスタ46,47の接続点は接地され
る。一方のNPNトランジスタ47のベースには上記表示制
御回路24で生成される繰返し波形信号ｇがバッファ48お
よび抵抗49を介して与えられ、他方のNPNトランジスタ4
6のベースには上記繰返し波形信号ｇをインバータ50で
反転した信号がバッファ51および抵抗52を介して与えら
れ、それによってこれらのトランジスタ46,47が交互に
オン・オフ動作するようにされている。トランス45の第
１の二次巻線45bは上述したバックライトを構成する蛍
光灯の電極に接続され、トランス45の第２の二次巻線45
cは図示しない予熱回路を介して蛍光灯の予熱用フェラ
メントに接続されている。The inverter 44 is a signal conversion circuit that generates a high-frequency signal for high-frequency lighting of a fluorescent lamp constituting a backlight of the display panel, and two NPN transistors 46 and 47 are connected in series to a primary winding 45a of a transformer 45. Thus, a closed circuit is formed, and a connection point between the two NPN transistors 46 and 47 is grounded. A repetitive waveform signal g generated by the display control circuit 24 is applied to the base of one NPN transistor 47 via a buffer 48 and a resistor 49, and the other NPN transistor 4
A signal obtained by inverting the repetitive waveform signal g by the inverter 50 is supplied to the base of the inverter 6 via the buffer 51 and the resistor 52, whereby the transistors 46 and 47 are alternately turned on and off. . The first secondary winding 45b of the transformer 45 is connected to the electrode of the fluorescent lamp constituting the above-described backlight, and the second secondary winding 45b of the transformer 45 is connected to the second secondary winding 45b.
c is connected to a preheating ferment for a fluorescent lamp via a preheating circuit (not shown).

第２図は液晶表示装置の表示パネル１と、表示制御回
路24で生成される内部水平同期信号Ｈ、同じく表示制御
回路24で生成される内部水平同期信号Ｈの２倍の周期の
分周信号H/2およびこの分周信号H/2に同期した繰返し波
形信号ｇとを対応付けて示した図である。FIG. 2 shows a display panel 1 of a liquid crystal display device, an internal horizontal synchronizing signal H generated by a display control circuit 24, and a frequency-divided signal having a cycle twice as long as the internal horizontal synchronizing signal H generated by the display control circuit 24. FIG. 9 is a diagram showing H / 2 and a repetitive waveform signal g synchronized with the frequency-divided signal H / 2 in association with each other.

上記マトリクス型液晶表示装置において、表示制御回
路24とPLL回路25との働きによって内部水平同期信号Ｈ
が生成されるとともに、上述したように表示制御回路24
ではその内部水平同期信号Ｈの２倍の周期の分周信号H/
2と、この分周信号H/2に同期した繰返し波形信号ｇが生
成され、繰返し波形信号ｇはDC/DCコンバータ30および
バックライト用インバータ44に与えられる。In the matrix type liquid crystal display device, the internal horizontal synchronization signal H is controlled by the operation of the display control circuit 24 and the PLL circuit 25.
Is generated, and as described above, the display control circuit 24
Then, the frequency-divided signal H / having a period twice as long as the internal horizontal synchronizing signal H
2, a repetitive waveform signal g synchronized with the frequency-divided signal H / 2 is generated, and the repetitive waveform signal g is supplied to the DC / DC converter 30 and the backlight inverter 44.

DC/DCコンバータ30では、表示制御回路24から与えら
れる繰返し波形信号ｇによってNPNトランジスタ34がオ
ン・オン動作を繰返す。すなわち、この場合のNPNトラ
ンジスタ34は第５図に示した従来のDC/DCコンバータ６
における発振回路10と同等の機能を担う。NPNトランジ
スタ34のオン・オフ動作にともないPNPトランジスタ32
がオン・オフ動作し、コンデンサ39への充電が行われ
る。これにともなって出力端子40の電位は負のレベルへ
降下して行き、ツェナーダイオード41の端子間電圧がツ
ェナー電圧となってNPNトランジスタ42からツェナーダ
イオード41を経て電流が流れる時点でコンデンサ39への
充電が停まり、出力端子40は負の一定電位に落ち着く。
この負の電位が変換された直流電圧Voとして出力端子40
から取り出される。In the DC / DC converter 30, the NPN transistor 34 repeats the ON / ON operation by the repetitive waveform signal g provided from the display control circuit 24. That is, the NPN transistor 34 in this case is the same as the conventional DC / DC converter 6 shown in FIG.
And has a function equivalent to that of the oscillation circuit 10 in FIG. PNP transistor 32 with on / off operation of NPN transistor 34
Are turned on and off, and the capacitor 39 is charged. Accordingly, the potential of the output terminal 40 drops to a negative level, and the voltage between the terminals of the Zener diode 41 becomes the Zener voltage, and the current flows from the NPN transistor 42 through the Zener diode 41 to the capacitor 39. The charging stops, and the output terminal 40 settles at a negative constant potential.
This negative potential is converted to a DC voltage Vo at the output terminal 40.
Taken out of

一方、バックライト用インバータ44では、表示制御回
路24からの繰返し波形信号ｇをベースに受けるNPNトラ
ンジスタ47と、その繰返し波形信号ｇをインバータ50で
反転した信号をベースに受けるNPNトランジスタ46とが
交互にオン・オフ動作し、それによってトランス45の一
次巻線21aに繰返し波形信号ｇの周波数に相当する交流
電圧が励起される。On the other hand, in the backlight inverter 44, an NPN transistor 47 receiving the base of the repetitive waveform signal g from the display control circuit 24 and an NPN transistor 46 receiving the base of a signal obtained by inverting the repetitive waveform signal g by the inverter 50 are alternately provided. Then, an AC voltage corresponding to the frequency of the repetitive waveform signal g is excited in the primary winding 21a of the transformer 45.

上記繰返し波形信号ｇは、第２図に示すように内部水
平同期信号Ｈの２倍の周期を持つ分周信号H/2に同期し
たデューティ50％の信号であり、したがってその波形の
立上がりおよび立下がりのタイミングは図中に○印で示
すようにほぼ内部水平同期信号Ｈのハイの期間と一致し
ている。ところで、内部水平同期信号Ｈは表示パネル１
の表示領域1aの画素の各１行分が駆動される期間をＴと
すると、１行分の駆動期間Ｔの終了時点から次の１行分
の駆動期間Ｔが開始されるまでの非駆動期間ｔ、つまり
表示駆動の行われない期間に現れるようにタイミングを
設定した信号であることから、上記繰返し波形信号ｇの
立上がりおよび立下がりの時点も表示駆動の行われない
非駆動期間ｔ内にあることになる。その結果、繰返し波
形信号ｇの立上がりおよび立下がりにともなってノイズ
が発生しても、そのノイズは表示パネル１上の表示画面
に現れることはない。すなわち、繰返し波形信号ｇの周
波数に起因して表示品位が低下してしまうことはない。The repetitive waveform signal g is a signal having a duty of 50% synchronized with a frequency-divided signal H / 2 having a cycle twice as long as the internal horizontal synchronizing signal H, as shown in FIG. The falling timing substantially coincides with the high period of the internal horizontal synchronizing signal H, as indicated by a circle in the figure. By the way, the internal horizontal synchronizing signal H is
Is a non-driving period from the end of the driving period T for one row to the start of the driving period T for the next one row, where T is the period during which each row of pixels of the display region 1a is driven. t, that is, a signal whose timing is set so as to appear in a period in which display driving is not performed, the rising and falling points of the repetitive waveform signal g are also in the non-driving period t in which display driving is not performed. Will be. As a result, even if noise occurs with the rise and fall of the repetitive waveform signal g, the noise does not appear on the display screen on the display panel 1. That is, the display quality does not deteriorate due to the frequency of the repetitive waveform signal g.

上述した分周信号H/2の周波数は、OA（Office Automa
tion）機器に用いられるマトリクス型液晶表示装置では
約15kHzであり、AV（Audio Visual）機器に用いられる
マトリクス型液晶表示装置では約7.9kHzである。The frequency of the frequency-divided signal H / 2 described above is OA (Office Automa
The frequency is about 15 kHz for a matrix type liquid crystal display device used for equipment and about 7.9 kHz for a matrix type liquid crystal display device used for AV (Audio Visual) equipment.

ちなみに、上記繰返し波形信号ｇが分周信号H/2と同
じ周期であっても、その位相が上述した場合と異なると
きには第３図に示すように表示画面にノイズが現れるこ
とになる。Incidentally, even if the repetitive waveform signal g has the same cycle as the frequency-divided signal H / 2, noise appears on the display screen as shown in FIG. 3 when the phase is different from the case described above.

すなわち、第３図は液晶表示装置の表示パネル１と、
表示制御回路24で生成される内部水平同期信号Ｈ、同じ
く表示制御回路24で生成される内部水平同期信号Ｈの２
倍の周期の分周信号H/2およびこの分周信号H/2に同期し
ているが上述した繰返し波形信号ｇと位相が異なる繰返
し波形信号g1,g2とを対応付けて示した図である。この
場合の繰返し波形信号g1,g2は先の繰返し波形信号ｇと
位相が異なるため、その立上がりおよび立下がりのタイ
ミングは表示パネル１の表示領域1aに対応する駆動期間
Ｔ内となる。しかも、周期は内部水平同期信号Ｈの２倍
であるから、その繰返し波形信号g1,g2の立上がり時点
および立下がり時点は表示領域1aの各走査ラインの同一
位置に対応することになり、その結果これらの繰返し波
形信号g1,g2に起因する画面上でのノイズは図中に示す
ような縦縞d1,d2となって現れることになる。That is, FIG. 3 shows a display panel 1 of a liquid crystal display device,
The internal horizontal synchronization signal H generated by the display control circuit 24 and the internal horizontal synchronization signal H generated by the display control circuit 24
FIG. 8 is a diagram showing a divided signal H / 2 having a double cycle and repetitive waveform signals g1 and g2 synchronized with the frequency-divided signal H / 2 but having different phases from the above-described repetitive waveform signal g. . Since the repetitive waveform signals g1 and g2 in this case have different phases from the previous repetitive waveform signal g, the rising and falling timings are within the drive period T corresponding to the display area 1a of the display panel 1. Moreover, since the period is twice as long as the internal horizontal synchronizing signal H, the rising and falling points of the repetitive waveform signals g1 and g2 correspond to the same position of each scanning line in the display area 1a. Noise on the screen due to these repetitive waveform signals g1, g2 appears as vertical stripes d1, d2 as shown in the figure.

第１図を参照して構成をさらに述べると、PLL回路25
では、位相比較器26には、外部水平同期信号Hoが与えら
れる。ローパスフィルタ27には、位相比較器26の出力が
与えられる。電圧制御発振器28は、ローパスフィルタ27
の出力が与えられ、内部水平同期信号Ｈを生成する。可
変抵抗29は、位相比較器26とローパスフィルタ27との間
に介在され、内部水平同期信号Ｈの周期を可変調整す
る。The configuration will be further described with reference to FIG.
Then, the external horizontal synchronization signal Ho is supplied to the phase comparator 26. The output of the phase comparator 26 is provided to the low-pass filter 27. The voltage controlled oscillator 28 includes a low-pass filter 27
And an internal horizontal synchronizing signal H is generated. The variable resistor 29 is interposed between the phase comparator 26 and the low-pass filter 27, and variably adjusts the cycle of the internal horizontal synchronization signal H.

DC/DCコンバータ30において、電源電圧Viは、トラン
ジスタ32を介してコイル37の一方端に与えられる。コイ
ル37の他方端は接地される。トランジスタ32のベースと
接地との間にトランジスタ34が接続される。このトラン
ジスタ34のベースには、繰返し波形信号ｇがバッファ35
および抵抗36を介して与えられる。ダイオード38は、出
力端子40とコイル37の前記一方端との間に接続され、出
力端子40からコイル37の前記一方端に向かって順方向と
される。コンデンサ39は出力端子40と接地との間に接続
される。ツェナーダイオード41は、出力端子40からトラ
ンジスタ42に向かって順方向となるように接続される。In DC / DC converter 30, power supply voltage Vi is applied to one end of coil 37 via transistor 32. The other end of the coil 37 is grounded. Transistor 34 is connected between the base of transistor 32 and ground. A repetitive waveform signal g is buffered at the base of the transistor 34.
And via a resistor 36. The diode 38 is connected between the output terminal 40 and the one end of the coil 37, and has a forward direction from the output terminal 40 toward the one end of the coil 37. The capacitor 39 is connected between the output terminal 40 and the ground. The Zener diode 41 is connected so as to be in a forward direction from the output terminal 40 to the transistor 42.

インバータ44において、トランジスタ46,47は同一導
電形式であって、すなわちNPNであり、これらのトラン
ジスタ46,47の接続点は、接地される。In the inverter 44, the transistors 46 and 47 are of the same conductivity type, that is, NPN, and the connection point of these transistors 46 and 47 is grounded.

また、上記実施例はマトリクス型液晶表示装置の場合
について説明したが、これに限らずEL表示装置など他の
マトリクス型表示装置の場合にも同様に適用できる。In the above embodiment, the case of a matrix type liquid crystal display device has been described. However, the present invention is not limited to this and can be similarly applied to other matrix type display devices such as an EL display device.

発明の効果 本発明によれば、表示制御回路24において生成される
繰返し波形信号ｇの立上がりおよび立下がりのタイミン
グは、表示パネルの１行分の画素の駆動が終了し、次の
１行分の画素の駆動が開始されるまでの時間ｔ内であ
り、したがってこの繰返し波形信号ｇの立上がりおよび
立下がりのタイミングが各行の画素の駆動期間Ｔ外とな
る。したがってその繰返し波形信号ｇの周波数に起因す
るノイズが表示パネルの表示画面中に現れることを回避
することができ、したがって表示品位を向上させること
ができる。According to the present invention, the rising and falling timings of the repetitive waveform signal g generated in the display control circuit 24 are determined based on the fact that the driving of the pixels of one row of the display panel is completed and the following one row is completed. This is within the time t until the driving of the pixels is started, and therefore, the rising and falling timings of the repetitive waveform signal g are outside the driving period T of the pixels in each row. Therefore, it is possible to prevent noise due to the frequency of the repetitive waveform signal g from appearing on the display screen of the display panel, and thus it is possible to improve display quality.

また本発明によれば、この繰返し波形信号ｇは、DC/D
Cコンバータ30の第２トランジスタ34のベースに与えら
れ、さらにインバータ44において反転回路50から第４ト
ランジスタ46のベースに与えられるとともに、直接に第
５トランジスタ47のベースに与えられる。したがって第
５図および第６図に関連して説明した先行技術における
発振回路10,18を省略することができ、回路構成を簡略
化することができる。Further, according to the present invention, the repetitive waveform signal g is DC / D
The signal is supplied to the base of the second transistor 34 of the C converter 30 and further supplied from the inverting circuit 50 to the base of the fourth transistor 46 in the inverter 44 and directly to the base of the fifth transistor 47. Therefore, the oscillator circuits 10 and 18 in the prior art described with reference to FIGS. 5 and 6 can be omitted, and the circuit configuration can be simplified.

本発明によれば、フェイズロックループ回路25が設け
られ、外部水平同期信号Hoに同期した内部水平同期信号
Ｈを生成し、この内部水平同期信号Ｈが表示制御回路24
に与えられて表示パネルの前記各一方電極毎に画素の駆
動が開始されるので、外部水平同期信号Hoに安定に同期
させて表示パネルによる表示を行わせることができ、こ
のことによってもまた表示品位を向上させることができ
る。According to the present invention, the phase lock loop circuit 25 is provided to generate an internal horizontal synchronization signal H synchronized with the external horizontal synchronization signal Ho.
And driving of the pixel is started for each of the one electrodes of the display panel, so that the display can be performed by the display panel in a stable synchronization with the external horizontal synchronization signal Ho. The quality can be improved.

さらに本発明によれば、繰返し波形信号ｇは、内部水
平同期信号Ｈの２倍の周期を持ち、しかもデューティ50
％であるので、その繰返し波形信号ｇを生成する構成を
簡略化することができるとともに、立上がりおよび立下
がりのタイミングを、１行分の画素の駆動が終了して次
の１行分の画素の駆動が開始されるまでの期間ｔ内に設
定されることがきわめて容易である。これに対してもし
も仮に、繰返し波形信号ｇの周期を内部水平同期信号Ｈ
と周期と同一すれば、その繰返し波形信号ｇのデューテ
ィを充分小さく設定する必要があり、その内部水平同期
信号Ｈに同期した繰返し波形信号ｇの立上がりおよび立
下がりの両タイミングを、１つの非駆動期間ｔ内に収め
る必要が生じ、このような構成は複雑となりがちであ
り、しかも前記両タイミングを非駆動期間ｔ内に正確に
安定して収めることが困難になる。本発明はこのような
問題を解決する。Further, according to the present invention, the repetitive waveform signal g has a cycle twice as long as the internal horizontal synchronizing signal H and has a duty of 50%.
%, The configuration for generating the repetitive waveform signal g can be simplified, and the rising and falling timings are set to the time when the driving of the pixels for one row ends and the pixels for the next one row stop. It is very easy to set within the period t until the driving is started. On the other hand, if the cycle of the repetitive waveform signal g is assumed to be the internal horizontal synchronization signal H
If the cycle is the same as the cycle, the duty of the repetitive waveform signal g must be set sufficiently small, and both the rising and falling timings of the repetitive waveform signal g synchronized with the internal horizontal synchronizing signal H are controlled by one non-drive It is necessary to stay within the period t, and such a configuration tends to be complicated, and it is difficult to accurately and stably hold the two timings within the non-driving period t. The present invention solves such a problem.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例である表示装置の要部の構成
を示す回路図、第２図はその表示装置における繰返し波
形信号が表示画面に与える影響を示す図、第３図はその
表示装置における繰返し波形信号の位相を変えた場合に
表示画面に与える影響を示す図、第４図は一般的なマト
リクス型液晶表示装置の概略的な構成を示すブロック
図、第５図は従来のマトリクス型液晶表示装置における
DC/DCコンバータの構成を示す回路図、第６図は従来の
マトリクス型液晶表示装置におけるインバータの構成を
示す図、第７図は従来のマトリクス型液晶表示装置にお
ける繰返し波形信号が表示画面に与える影響を示す図で
ある。 １……表示パネル、1a……表示領域、24……表示制御回
路、25……PLL回路、30……DC/DCコンバータ、44……バ
ックライト用インバータ、Ｈ……内部水平同期信号、ｇ
……繰返し波形信号、Ｔ……駆動期間、ｔ……非駆動期
間FIG. 1 is a circuit diagram showing the configuration of a main part of a display device according to an embodiment of the present invention, FIG. 2 is a diagram showing the effect of a repetitive waveform signal on the display device on the display screen, and FIG. FIG. 4 is a diagram showing the effect on the display screen when the phase of a repetitive waveform signal is changed in a display device, FIG. 4 is a block diagram showing a schematic configuration of a general matrix type liquid crystal display device, and FIG. In matrix type liquid crystal display devices
FIG. 6 is a circuit diagram showing a configuration of a DC / DC converter, FIG. 6 is a diagram showing a configuration of an inverter in a conventional matrix type liquid crystal display device, and FIG. 7 is a diagram showing a repetitive waveform signal applied to a display screen in a conventional matrix type liquid crystal display device. It is a figure showing an influence. 1 display panel, 1a display area, 24 display control circuit, 25 PLL circuit, 30 DC / DC converter, 44 backlight inverter, H internal horizontal synchronization signal, g
…… Repeated waveform signal, T …… Drive period, t …… Non-drive period

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】（ａ）マトリクス状に配列された複数の画
素の表示を行うために相互に交差する複数の各行毎の一
方電極と複数の他方電極とを有する表示パネルと、 （ｂ）フェイズロックループ回路25であって、 外部水平同期信号Hoが与えられる位相比較器26と、 位相比較器26の出力が与えられるローパスフィルタ27
と、 ローパスフィルタ27の出力が与えられ、内部水平同期信
号Ｈを生成する電圧制御発振器28とを有するフェイズロ
ックループ回路25と、 （ｃ）表示パネルの前記各一方電極を順次駆動する第１
駆動回路２と、 （ｄ）表示パネルの前記各他方電極に、表示データに対
応する駆動電圧を印加する第２駆動回路３と、 （ｅ）表示制御回路24であって、 外部から表示データが与えられ、 電圧制御発振器28からの内部水平同期信号Ｈに同期して
表示パネルの前記各一方電極毎に画素の駆動を、第１お
よび第２駆動回路2,3によって開始させ、 内部水平同期信号Ｈの２倍の周期を持ちかつ立上がりお
よび立下がりのタイミングが１行分の画素の駆動が終了
し次の１行分の画素の駆動が開始されるまでの期間ｔ内
となりかつデューティ50％である繰返し波形信号ｇを生
成する表示制御回路24と、 （ｆ）DC/DCコンバータ30であって、 電源電圧Viが第１トランジスタ32を介してコイル37の一
方端に与えられ、 コイル37の他方端は接地され、さらに、 第１トランジスタ32のベースと接地との間に接続され、
繰返し波形信号ｇがベースに与えられる第２トランジス
タ34と、 出力端子40とコイル37の前記一方端との間に、その出力
端子40からコイル37の前記一方端に向かって順方向とな
るように接続されるダイオード38と、 出力端子40と接地との間に接続されるコンデンサ39とを
有し、 出力端子40は、ツェナーダイオード41と第３トランジス
タ42と抵抗43とから成る直列回路を介して接地され、 ツェナーダイオード41は、出力端子40から第３トランジ
スタ42に向かって順方向となるように接続され、 出力端子40からの負の出力電圧V0を第１および第２駆動
回路2,3ならびに表示制御回路24に供給するDC/DCコンバ
ータ30と、 （ｇ）表示パネルの背部に配置されるバックライト用蛍
光灯７と、 （ｈ）インバータ44であって、 一次巻線45aと、蛍光灯７の電極を駆動する第１の二次
巻線45bと、蛍光灯７の予熱用フィラメントを駆動する
第２の二次巻線45cとを有するトランス45と、 一次巻線に直列に接続されて閉回路を構成する２つの同
一導電形式の第４および第５トランジスタ46,47と、 反転回路50とを有し、 第４および第５トランジスタ46,47の接続点は、接地さ
れ、 繰返し波形信号ｇは、反転回路50に与えられ、その反転
回路50の出力は、第４トランジスタ46のベースに与えら
れ、 繰返し波形信号ｇはまた、第５トランジスタ47のベース
に与えられるインバータ44とを含むことを特徴とする表
示装置。(A) a display panel having one electrode and a plurality of other electrodes for each of a plurality of rows intersecting each other for displaying a plurality of pixels arranged in a matrix; and (b) a phase. A phase comparator 26 to which an external horizontal synchronizing signal Ho is supplied, and a low-pass filter 27 to which an output of the phase comparator 26 is supplied.
A phase-locked loop circuit 25 having an output of a low-pass filter 27 and having a voltage-controlled oscillator 28 for generating an internal horizontal synchronizing signal H; and (c) a first circuit for sequentially driving the one electrode of the display panel.
A drive circuit 2, (d) a second drive circuit 3 for applying a drive voltage corresponding to display data to each of the other electrodes of the display panel, and (e) a display control circuit 24, wherein the display data is supplied from outside. The first and second driving circuits 2, 3 start driving pixels for each of the one electrodes of the display panel in synchronization with the internal horizontal synchronizing signal H from the voltage controlled oscillator 28. H has a period twice that of H, and the rising and falling timings are within the period t from the end of driving of the pixels of one row to the start of driving of the pixels of the next row, and at a duty of 50%. A display control circuit 24 for generating a certain repetitive waveform signal g; and (f) a DC / DC converter 30, wherein a power supply voltage Vi is applied to one end of a coil 37 via a first transistor 32, and the other of the coil 37 The end is grounded and the first And based Njisuta 32 is connected between ground,
Between the output terminal 40 and the one end of the coil 37, between the output terminal 40 and the one end of the coil 37, so as to be in a forward direction from the output terminal 40 to the one end of the coil 37; It has a diode 38 connected thereto and a capacitor 39 connected between the output terminal 40 and the ground. The output terminal 40 is connected via a series circuit comprising a Zener diode 41, a third transistor 42 and a resistor 43. The zener diode 41 is grounded, is connected so as to be forward from the output terminal 40 toward the third transistor 42, and applies the negative output voltage V0 from the output terminal 40 to the first and second drive circuits 2, 3, and A DC / DC converter 30 to be supplied to the display control circuit 24; (g) a backlight fluorescent lamp 7 arranged at the back of the display panel; and (h) an inverter 44, a primary winding 45a; Drive 7 electrodes A transformer 45 having a first secondary winding 45b and a second secondary winding 45c for driving a preheating filament of the fluorescent lamp 7, and two transformers connected in series with the primary winding to form a closed circuit. It has fourth and fifth transistors 46 and 47 of the same conductivity type and an inverting circuit 50. The connection point of the fourth and fifth transistors 46 and 47 is grounded. The output of the inverting circuit 50 is applied to the base of a fourth transistor 46, and the repetitive waveform signal g also includes an inverter 44 applied to the base of a fifth transistor 47.