JP2635113B2 - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JP2635113B2 JP2635113B2 JP18561088A JP18561088A JP2635113B2 JP 2635113 B2 JP2635113 B2 JP 2635113B2 JP 18561088 A JP18561088 A JP 18561088A JP 18561088 A JP18561088 A JP 18561088A JP 2635113 B2 JP2635113 B2 JP 2635113B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- transition metal
- silicon oxide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、配線の
一部に遷移金属膜またはそのシリサイド膜を用いた半導
体集積回路装置に適用して有効な技術に関するものであ
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and is particularly effective when applied to a semiconductor integrated circuit device using a transition metal film or a silicide film thereof as a part of a wiring. Technology.
半導体集積回路装置の高集積化、高速化を図る研究が
盛に行われているが、その一つの手法として、近年では
ゲート電極の一部を遷移金属やそのシリサイドで形成す
るようになってきている。これら遷移金属やシリサイド
は多結晶シリコン膜に比べて抵抗値が小さいため、信号
の伝達速度が速く高速化を図ることができる。Research on high integration and high speed of semiconductor integrated circuit devices has been actively conducted. One of the methods is to form a part of a gate electrode with a transition metal or a silicide thereof in recent years. I have. Since these transition metals and silicides have smaller resistance values than polycrystalline silicon films, the signal transmission speed is high and the speed can be increased.
一方、MISFETの上の層間絶縁膜の上には信号配線が延
在し、その信号配線は接続孔を通して前記MISFETのソー
ス，ドレインに接続される。層間絶縁膜は酸化シリコン
膜、リンを含ませた酸化シリコン膜（PSG）、リンとボ
ロンを含ませた酸化シリコン膜（BPSG）からなってい
る。前記信号配線にはアルミニウムあるいはシリコンや
銅（Cu）を含有させたアルミ合金（以下、単にアルミニ
ウムという）が用いられる。ところで、前記アルミニウ
ムをソース，ドレインに接続させると、製造工程中に加
る熱で半導体基板のシリコンがアルミニウム膜中に拡散
してその部分の抵抗値が高くなる。そこで、アルミニウ
ム膜の下にシリコンと反応しにくい金属からなる反応防
止膜（バリアメタル）を介在させて、前記アルミニウム
と半導体基板の表面との反応を防止している。前記反応
防止膜には、遷移金属やそのシリサイドが用いられる。
反応防止膜とアルミニウム膜は同じエッチングマスクを
使ってパターニングするため、前記アルミニウム膜の下
に同一パターンで設けられる。したがって、前記信号配
線は反応防止膜とこの上のアルミニウム膜の２層膜で構
成される。On the other hand, a signal wiring extends on the interlayer insulating film on the MISFET, and the signal wiring is connected to the source and drain of the MISFET through a connection hole. The interlayer insulating film is composed of a silicon oxide film, a silicon oxide film containing phosphorus (PSG), and a silicon oxide film containing phosphorus and boron (BPSG). The signal wiring is made of aluminum or an aluminum alloy containing silicon or copper (Cu) (hereinafter simply referred to as aluminum). By the way, when the aluminum is connected to the source and the drain, the heat applied during the manufacturing process causes silicon of the semiconductor substrate to diffuse into the aluminum film, and the resistance of that portion increases. Therefore, a reaction prevention film (barrier metal) made of a metal which is unlikely to react with silicon is interposed under the aluminum film to prevent the reaction between the aluminum and the surface of the semiconductor substrate. For the reaction preventing film, a transition metal or a silicide thereof is used.
Since the reaction prevention film and the aluminum film are patterned using the same etching mask, they are provided in the same pattern under the aluminum film. Therefore, the signal wiring is composed of a two-layer film of a reaction prevention film and an aluminum film thereon.
このように、半導体基板上にはゲート電極に使用する
第１層目の遷移金属膜またはそのシリサイド膜と、その
上の信号配線に使用する第２層目の遷移金属膜またはそ
のシリサイド膜が設けられているが、これら第１層目と
第２層目の遷移金属またはシリサイドは同種のものが用
いられていた。すなわち、第１層目の遷移金属またはシ
リサイドにモリブデン（Mo）またはモリブデンシリサイ
ド（MoSi2）が使用されると、第２層目の遷移金属また
はシリサイドにもモリブデン（Mo）またはモリブデンシ
リサイド（MoSi2）が使用されていた。なお、遷移金属
シリサイドで反応防止膜（バリアメタル）を形成して信
号配線の信頼性を向上する技術は、例えば特開昭53−20
857号公報および特開昭49−69088号公報に記載されてい
る。Thus, on the semiconductor substrate, the first-layer transition metal film or its silicide film used for the gate electrode and the second-layer transition metal film or its silicide film used for the signal wiring thereon are provided. However, the same kind of transition metal or silicide in the first and second layers has been used. That is, when the molybdenum (Mo) or molybdenum silicide to the transition metal or a silicide of the first layer (MoSi 2) is used, the molybdenum to the transition metal or a silicide of the second layer (Mo) or molybdenum silicide (MoSi 2 ) Was used. A technique for forming a reaction prevention film (barrier metal) with transition metal silicide to improve the reliability of signal wiring is disclosed in, for example, Japanese Patent Application Laid-Open No. 53-20 / 1983.
No. 857 and JP-A-49-69088.
本発明者は、前記ゲート電極に使用する遷移金属また
はそのシリサイドと、信号配線の反応防止膜に使用する
遷移金属またはそのシリサイドについて検討した結果、
次の問題点を見出した。The present inventors have studied the transition metal or silicide thereof used for the gate electrode and the transition metal or silicide thereof used for the reaction prevention film of the signal wiring,
The following problems were found.
遷移金属にはMo、Ｗ、Ta、Ti等色々なものがあり、し
たがって遷移金属シリサイドにもMoSi2、WSi2、TaSi2、
TiSi2等色々なものがある。そして、それら遷移金属あ
るいはそれらのシリサイドのうちMo、Ｗ、MoSi2、WSi2
等は酸化シリコン（SiO2）を還元する力が弱い。これに
対して、Ta、Ti、TaSi2、TiSi2等はSiO2を還元する力が
強い。一般に、SiO2を還元する力が弱い遷移金属または
シリサイドはSiO2膜との接着力が弱く、これに反して、
SiO2を還元する力が強い遷移金属またはそれのシリサイ
ドはSiO2膜との接着力が強い。There are various transition metals such as Mo, W, Ta, and Ti. Therefore, transition metal silicides include MoSi 2 , WSi 2 , TaSi 2 ,
There are various things such as TiSi 2 . And, among those transition metals or their silicides, Mo, W, MoSi 2 , WSi 2
Are weak in reducing silicon oxide (SiO 2 ). On the other hand, Ta, Ti, TaSi 2 , TiSi 2 and the like have a strong ability to reduce SiO 2 . Generally, transition metal or silicide, which has a low power of reducing SiO 2 , has a weak adhesive force with the SiO 2 film, and on the contrary,
Force for reducing SiO 2 strong transition metal or its silicide adhesion between the SiO 2 film is strong.
ところが、従来は、遷移金属膜またはそれのシリサイ
ド膜をゲート電極材料として使用する場合には、その遷
移金属膜あるいはシリサイド膜の抵抗値の低さや形成の
しやすさのみに着目していた。また、前記反応防止膜と
して使用する場合には、形成のしやすさやアルミニウム
と半導体基板との反応を防止する能力のみに着目してい
た。すなわち、遷移金属膜またはそのシリサイド膜のSi
O2膜を還元する能力に着目していなかった。このため、
前記のように、アルミニウムと半導体基板との反応防止
膜に、SiO2を還元する力が弱く、したがってSiO2膜との
接着力が弱いMo膜やMoSi2膜を使用していた。SiO2膜と
の接着力が弱いと、製造工程中にSiO2膜や反応防止膜に
加る熱応力の差によって容易にその反応防止膜がSiO2膜
から剥がれてしまう。反応防止膜がSiO2膜から剥がれる
と、その上のアルミニウム膜もSiO2膜から剥がれること
になり、信号配線同志がショートするという問題があっ
た。However, conventionally, when a transition metal film or a silicide film thereof is used as a gate electrode material, attention has been paid only to the low resistance value and the ease of formation of the transition metal film or the silicide film. In addition, when used as the reaction prevention film, attention has been paid only to the ease of formation and the ability to prevent the reaction between aluminum and the semiconductor substrate. That is, the transition metal film or its silicide film Si
He did not focus on the ability to reduce the O 2 film. For this reason,
As described above, a Mo film or a MoSi 2 film, which has a low power of reducing SiO 2 and therefore has a weak adhesion to the SiO 2 film, has been used as a reaction prevention film between aluminum and a semiconductor substrate. If the adhesion to the SiO 2 film is weak, the reaction preventing film is easily peeled off from the SiO 2 film due to a difference in thermal stress applied to the SiO 2 film and the reaction preventing film during the manufacturing process. When the reaction preventing film is peeled off from the SiO 2 film, the aluminum film thereon is also peeled off from the SiO 2 film, and there is a problem that the signal wirings are short-circuited.
そこで、前記反応防止膜のSiO2膜からの剥がれを防止
するためには、その反応防止膜にSiO2を還元する力の強
い遷移金属膜またはそのシリサイド膜を使用すればよい
のだが、このときゲート電極の材料として同じ遷移金属
膜またはそのシリサイド膜を使用した方が製造の面から
は都合がよい。それは、同じ遷移金属膜あるいはそのシ
リサイド膜を使用すれば同じ製造装置で形成することが
でき、また電気的特性や機械的特性を同じにできるため
形成しやすい等の利点があるからである。しかしなが
ら、ゲート電極の材料としてSiO2膜を還元する力の強い
遷移金属膜あるいはそのシリサイド膜を使用すると、そ
の遷移金属膜またはそのシリサイド膜が製造工程中に加
る高い熱を受けてゲート絶縁膜であるSiO2膜を還元して
しまうため、ゲート絶縁膜の絶縁耐圧を劣化させてしま
うという問題点があった。Therefore, in order to prevent the reaction preventive film from peeling off from the SiO 2 film, a strong transition metal film for reducing SiO 2 or a silicide film thereof may be used for the reaction preventive film. It is more convenient to use the same transition metal film or its silicide film as the material of the gate electrode from the viewpoint of manufacturing. This is because if the same transition metal film or its silicide film is used, it can be formed by the same manufacturing apparatus, and the electrical characteristics and mechanical characteristics can be made the same. However, when a transition metal film or a silicide film that has a strong power to reduce the SiO 2 film is used as a material for the gate electrode, the transition metal film or the silicide film receives high heat applied during the manufacturing process, and the gate insulating film is exposed. However, since the SiO 2 film is reduced, the dielectric strength of the gate insulating film is deteriorated.
本発明の目的は、半導体基板上のゲート電極や信号配
線の電気的および機械的信頼性を向上することができる
技術を提供することにある。An object of the present invention is to provide a technique capable of improving electrical and mechanical reliability of a gate electrode and a signal wiring on a semiconductor substrate.
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。The above and other objects and novel features of the present invention are as follows.
It will become apparent from the description of the present specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。The outline of a typical invention disclosed in the present application is briefly described as follows.
すなわち、半導体基板の主面のMISFETのゲート絶縁膜
が酸化シリコン膜からなり、該ゲート絶縁膜の上のゲー
ト電極がその一部に遷移金属またはそれのシリサイドか
らなる低抵抗膜を有し、前記半導体基板上の酸化シリコ
ンを主成分とする層間絶縁膜の上を延在して前記MISFET
のソース又はドレインに接続された信号配線が、前記層
間絶縁膜およびソース又はドレインの表面と接する底面
部に遷移金属またはそのシリサイドからなる反応防止膜
を有する半導体集積回路装置において、前記ゲート電極
の低抵抗膜は酸化シリコン膜を還元しにくい遷移金属ま
たはそのシリサイドからなり、前記反応防止膜は酸化シ
リコン膜を還元しやすい遷移金属またはそのシリサイド
からなるものである。That is, the gate insulating film of the MISFET on the main surface of the semiconductor substrate is made of a silicon oxide film, and the gate electrode on the gate insulating film partially has a low-resistance film made of a transition metal or a silicide thereof, A MISFET extending over an interlayer insulating film containing silicon oxide as a main component on a semiconductor substrate;
A signal wiring connected to a source or a drain of the semiconductor integrated circuit device having a reaction prevention film made of a transition metal or a silicide thereof on a bottom surface in contact with the surface of the interlayer insulating film and the source or the drain; The resistive film is made of a transition metal or a silicide thereof that hardly reduces the silicon oxide film, and the reaction preventing film is made of a transition metal or a silicide thereof that easily reduces the silicon oxide film.
上述した手段によれば、ゲート電極またはその一部を
成す遷移金属膜またはそのシリサイド膜には酸化シリコ
ン膜を還元しにくいものを用いるので、酸化シリコン膜
からなるゲート絶縁膜の絶縁耐圧が劣化するのが防止さ
れ、また信号配線の反応防止膜として遷移金属膜または
そのシリサイド膜には酸化シリコン膜を還元する力が強
く接着力の強いものを用いるので、信号配線が層間絶縁
膜から剥がれることがなくなる。これらのことから、半
導体集積回路装置の電気的および機械的信頼性を向上す
ることができる。According to the above-described means, since the gate electrode or a transition metal film forming a part thereof or a silicide film thereof is made of a material which does not easily reduce the silicon oxide film, the withstand voltage of the gate insulating film made of the silicon oxide film is deteriorated. In addition, since the transition metal film or its silicide film used as the reaction prevention film of the signal wiring is a strong one that reduces the silicon oxide film and has a strong adhesive force, the signal wiring may be separated from the interlayer insulating film. Disappears. From these, the electrical and mechanical reliability of the semiconductor integrated circuit device can be improved.
以下、本発明の一実施例の半導体集積回路装置を図面
を用いて説明する。Hereinafter, a semiconductor integrated circuit device according to an embodiment of the present invention will be described with reference to the drawings.
第１図は、本発明の一実施例の半導体集積回路装置の
中のMISFETの断面図である。FIG. 1 is a sectional view of a MISFET in a semiconductor integrated circuit device according to one embodiment of the present invention.
第１図において、１はp-型単結晶シリコンからなる半
導体基板であり、２は半導体基板１の表面を熱酸化して
形成したフィールド絶縁膜である。３はフィールド絶縁
膜２を下に設けられたｐ型チャネルストッパである。半
導体基板１の主面のフィールド絶塩膜２で囲まれた部分
にはｎチャネルMISFETが形成されている。このｎチャネ
ルMISFETは、薄い酸化シリコン膜からなるゲート絶縁膜
４と、n+型多結晶シリコン膜5Aと遷移金属膜また位はそ
のシリサイド膜からなる低抵抗層5Bとの２層膜からなる
ゲート電極５と、ソース，ドレインを成すn+型半導体領
域６とで構成されている。フィールド絶縁膜２の上には
前記ゲート電極５と同層の多結晶シリコン膜5Aと、遷移
金属膜またはそのシリサイド膜からなる低抵抗層5Bから
なる信号配線５が延在している。これら信号配線５およ
びゲート電極５の上は、例えば酸化シリコン膜、リンシ
リケートガラス（PSG）膜、ボロンリンシリケートガラ
ス（BPSG）膜等からなる第１層目の層間絶縁膜７が覆っ
ている。層間絶縁膜７のn+型半導体領域６の部分や信号
配線５の上の部分は選択的に除去されていて接続孔８と
なっている。そして、層間絶縁膜７の上には複数本の信
号配線９が延在させられており、それらは接続孔８を通
してn+型半導体領域６、信号配線５に接続されている。
信号配線９は、反応防止膜9Aと、この上のアルミニウム
膜9Bとで構成されている。反応防止膜9Aは、信号配線９
とn+型半導体領域６の接続部分においてアルミニウム膜
9Bとシリコン（基板１）との反応を防止するためのもの
である。この信号配線９の上は例えば窒化シリコン膜か
らなる最終保護膜10が覆っている。In FIG. 1, reference numeral 1 denotes a semiconductor substrate made of p - type single crystal silicon, and reference numeral 2 denotes a field insulating film formed by thermally oxidizing the surface of the semiconductor substrate 1. Reference numeral 3 denotes a p-type channel stopper provided below the field insulating film 2. An n-channel MISFET is formed in a portion of the main surface of the semiconductor substrate 1 surrounded by the field salt film 2. The n-channel MISFET has a gate insulating film 4 made of a thin silicon oxide film and a gate made of a two-layer film of an n + -type polycrystalline silicon film 5A and a low resistance layer 5B made of a transition metal film or a silicide film thereof. It comprises an electrode 5 and an n + type semiconductor region 6 forming a source and a drain. On the field insulating film 2, a signal wiring 5 composed of a polycrystalline silicon film 5A in the same layer as the gate electrode 5 and a low resistance layer 5B made of a transition metal film or a silicide film thereof is extended. A first interlayer insulating film 7 made of, for example, a silicon oxide film, a phosphorus silicate glass (PSG) film, a boron phosphorus silicate glass (BPSG) film, or the like covers the signal wiring 5 and the gate electrode 5. A portion of the n + type semiconductor region 6 of the interlayer insulating film 7 and a portion above the signal wiring 5 are selectively removed to form a connection hole 8. A plurality of signal wires 9 extend on the interlayer insulating film 7, and are connected to the n + type semiconductor region 6 and the signal wires 5 through the connection holes 8.
The signal wiring 9 includes a reaction prevention film 9A and an aluminum film 9B thereon. The reaction prevention film 9A is
Aluminum film at the connection portion between the n + type semiconductor region 6 and
This is for preventing the reaction between 9B and silicon (substrate 1). The signal line 9 is covered with a final protective film 10 made of, for example, a silicon nitride film.
前記ゲート絶縁膜４は、半導体基板１の表面を熱酸化
して形成したものであり、その膜厚は10〜30nm程度であ
る。ゲート電極５および信号配線５のn+多結晶シリコン
膜5Aの膜厚は、例えば100〜300nm程度である。このn+型
多結晶シリコン膜5Aは、例えばCVDでノンドープの多結
晶シリコン膜を半導体基板１の全面にデポジットした後
リン処理を行ってn+型にし、低抵抗層5Bと同じマスクで
パターニングしたものである。低抵抗膜5Bを成す遷移金
属またはそのシリサイドにはSiO2を還元しにくいものを
用いている。SiO2を還元しにくい遷移金属およびシリサ
イドには、MoやＷ、MoSi2、WSi2がある。MoまたはMoSi2
で低抵抗層5Bを形成する場合には、それらMoまたはMoSi
2を、先に半導体基板１の上の全面に形成してあるn+多
結晶シリコン膜5Aの上にスパッタ法で形成し、ホトリン
技術でパターニングする。低抵抗層5Bの膜厚は200〜300
nm程度にする。ゲート電極５及び信号配線５を形成した
後に、ゲート電極５をマスクにしてイオン打ち込みで例
えばAsを注入し、次に1000℃程度のアニールを30分程度
行って前記Asイオンの活性化を行う。これにより、n+型
半導体領域６が形成される。層間絶縁膜７を成す酸化シ
リコン膜やPSG膜、あるいはBPSG膜は、例えばCVDで形成
される。信号配線９の反応防止膜９を成す遷移金属また
はそのシリサイドにはSiO2を還元しやすいものを用い
る。SiO2を還元しやすい遷移金属またはシリサイドとし
ては、例えばTa、Ti、TaSi2等がある。反応防止膜9A
は、それに使用する前記遷移金属またはシリサイドをス
パッタ法で層間絶縁膜７の全面に形成した後、アルミニ
ウム膜をパターニングするときにいっしょにパターニン
グする。反応防止膜9Aの膜厚は、10〜50nm程度にする。
アルミニウム膜9BにはSiまたはSiとCuを添加したものを
用いる。このアルミニウム膜9Bは、先に層間絶縁膜７の
全面に形成されている反応防止膜9Aの上にスパッタ法で
デポジットした後、ホトリソ技術でパターニングして形
成する。最終保護膜10を成す窒化シリコン膜は、例えば
プラズマCVDで形成する。The gate insulating film 4 is formed by thermally oxidizing the surface of the semiconductor substrate 1 and has a thickness of about 10 to 30 nm. The thickness of the n + polycrystalline silicon film 5A of the gate electrode 5 and the signal wiring 5 is, for example, about 100 to 300 nm. The n + -type polycrystalline silicon film 5A is formed by depositing a non-doped polycrystalline silicon film over the entire surface of the semiconductor substrate 1 by, for example, CVD, and then performing phosphorus treatment to be n + -type, and patterned by the same mask as the low-resistance layer 5B. Things. As the transition metal or the silicide thereof that forms the low resistance film 5B, a material that does not easily reduce SiO 2 is used. Transition metals and silicides that are difficult to reduce SiO 2 include Mo, W, MoSi 2 , and WSi 2 . Mo or MoSi 2
When forming the low-resistance layer 5B with Mo or MoSi
2 is formed by sputtering on the n + polycrystalline silicon film 5A previously formed on the entire surface of the semiconductor substrate 1, and is patterned by photolithography. The thickness of the low resistance layer 5B is 200 to 300
Set to about nm. After the gate electrode 5 and the signal wiring 5 are formed, As is implanted by ion implantation using the gate electrode 5 as a mask, and then annealing at about 1000 ° C. is performed for about 30 minutes to activate the As ions. Thus, an n + type semiconductor region 6 is formed. The silicon oxide film, PSG film, or BPSG film forming the interlayer insulating film 7 is formed by, for example, CVD. As the transition metal or the silicide thereof that forms the reaction prevention film 9 of the signal wiring 9, a material that can easily reduce SiO 2 is used. Examples of the transition metal or silicide that can easily reduce SiO 2 include Ta, Ti, and TaSi 2 . Reaction prevention film 9A
After the transition metal or silicide to be used is formed on the entire surface of the interlayer insulating film 7 by a sputtering method, patterning is performed together with patterning of the aluminum film. The thickness of the reaction prevention film 9A is set to about 10 to 50 nm.
As the aluminum film 9B, a film obtained by adding Si or Si and Cu is used. The aluminum film 9B is formed by depositing the aluminum film 9B on the reaction prevention film 9A previously formed on the entire surface of the interlayer insulating film 7 by a sputtering method, and then patterning it by a photolithography technique. The silicon nitride film forming the final protective film 10 is formed by, for example, plasma CVD.
前記のように、低抵抗膜5BにSiO2を還元しにくい遷移
金属またはそのシリサイドを用いることにより、例えば
n+型半導体領域６の活性化のために行なわれる高温アニ
ール（1000℃）のときに、下のゲート絶縁膜４を成して
いるSiO2を還元してしまうことがないので、そのゲート
絶縁膜４の劣化を防止することができる。As described above, by using a transition metal or a silicide thereof that is unlikely to reduce SiO 2 for the low-resistance film 5B, for example,
At the time of high-temperature annealing (1000 ° C.) for activating the n + type semiconductor region 6, the SiO 2 forming the lower gate insulating film 4 is not reduced, so that the gate insulating Deterioration of the film 4 can be prevented.
ここで、SiO2を還元しにくい遷移金属またはそのシリ
サイドとは、酸化物を形成するのに要する酸化物生成エ
ネルギー：ΔHf（Kcal/oxigen atom）〕が、シリコンの
それより小さい遷移金属またはそのシリサイドである。
つまり、SiO2の生成エネルギーが70Kcal/oxigen atomで
あるから、これより酸化物生成エネルギーが小さい金属
酸化物、例えばMoO3（60Kcal/oxigen atom）やWO3（67K
cal/oxigen atom）を形成する遷移金属、例えばMoやＷ
またはそれらのシリサイドすなわちMOSi2である。Here, a transition metal or a silicide thereof that is difficult to reduce SiO 2 is a transition metal or a silicide thereof in which the oxide generation energy: ΔHf (Kcal / oxigen atom)] required to form an oxide is smaller than that of silicon. It is.
That is, since the formation energy of SiO 2 is 70 Kcal / oxigen atom, metal oxides having lower oxide formation energy than this, such as MoO 3 (60 Kcal / oxigen atom) and WO 3 (67 Kcal / oxigen atom)
cal / oxigen atom) forming transition metals, such as Mo and W
Or their silicide i.e. MOSi 2.
一方、信号配線９の反応防止膜9Aには、SiO2を還元し
やすい遷移金属膜またはそのシリサイド膜を用いること
により、層間絶縁膜７を成している酸化シリコン膜、PS
G膜あるいはBPSG膜の表面と反応して遷移金属の酸化物
を形成するため、層間絶縁膜７との接着力を強くでき
る。ここで、SiO2を還元しやすい遷移金属またはそのシ
リサイドとは、酸化物生成エネルギーがSiO2より大きい
金属酸化物、例えばTaO5（100Kcal/oxigen atom）やTiO
2（117Kcal/oxigen atom）を形成する遷移金属、例えば
TaやTiまたはそれらのシリサイドすなわちTaSi2やTiSi2
である。このように、反応防止膜9Aと層間絶縁膜７との
接着力を強くすることにより、信号配線９の層間絶縁膜
７との接着力が強くなるので、熱応力によって信号配線
９が層間絶縁膜７から剥がれるのを防止できる。On the other hand, a transition metal film that easily reduces SiO 2 or a silicide film thereof is used for the reaction prevention film 9A of the signal wiring 9, so that a silicon oxide film and a PS
Since a transition metal oxide is formed by reacting with the surface of the G film or the BPSG film, the adhesive strength with the interlayer insulating film 7 can be increased. Here, a transition metal or silicide thereof which is easy to reduce SiO 2 is a metal oxide having an oxide generation energy larger than SiO 2 , for example, TaO 5 (100 Kcal / oxigen atom) or TiO 2
2 (117Kcal / oxigen atom) forming transition metal, for example
Ta or Ti or their silicide, ie TaSi 2 or TiSi 2
It is. As described above, by increasing the adhesive strength between the reaction preventing film 9A and the interlayer insulating film 7, the adhesive strength between the signal wiring 9 and the interlayer insulating film 7 is increased. 7 can be prevented from peeling off.
また、信号配線９とn+型半導体領域６との接続部分あ
るいは信号配線９と信号配線５との接続部分では、それ
らn+型半導体領域６の表面あるいは信号配線５の表面に
自然に形成されるSiO2膜を還元力の強い反応防止膜9Aが
還元するので、それらの部分の接続抵抗を小さくでき
る。これにより、信号の伝達速度を速くできる。In the connection portion between the signal wiring 9 and the n + type semiconductor region 6 or the connection portion between the signal wiring 9 and the signal wiring 5, the surface is naturally formed on the surface of the n + type semiconductor region 6 or the surface of the signal wiring 5. Since the reaction prevention film 9A having a strong reducing power reduces the SiO 2 film, the connection resistance of those portions can be reduced. Thereby, the signal transmission speed can be increased.
以上、説明したように、本実施例の半導体集積回路装
置によれば、半導体基板１の主面のMISFETのゲート絶縁
膜４が酸化シリコン膜からなり、該ゲート絶縁膜４の上
のゲート電極５がその一部に遷移金属またはそれのシリ
サイドからなる低抵抗膜5Bを有し、前記半導体基板１上
の酸化シリコンを主成分とする層間絶縁膜７の上を延在
して前記MISFETのソース又はドレイン（n+型半導体領域
６）に接続された信号配線９が、前記層間絶縁膜７およ
びソース又はドレイン６の表面と接する底面部に遷移金
属またはそのシリサイドからなる反応防止膜9Aを有する
半導体集積回路装置において、前記ゲート電極５の低抵
抗膜5Bは酸化シリコン膜を還元しにくい遷移金属または
そのシリサイドからなり、前記反応防止膜9Aは酸化シリ
コン膜を還元しやすい遷移金属またはそのシリサイドか
らなることにより、ゲート電極５またはその一部を成す
遷移金属またはそのシリサイド膜には酸化シリコン膜を
還元しにくいものを用いるので、酸化シリコン膜からな
るゲート絶縁膜４の絶縁耐圧の劣化が防止され、また信
号配線９の反応防止膜9Aとしての遷移金属膜またはその
シリサイド膜には酸化シリコン膜を還元する力が強く接
着力の強いものを用いるので、信号配線９が層間絶縁膜
７から剥がれることがなくなる。これらのことから、半
導体集積回路装置の電気的および機械的信頼性を向上す
ることができる。As described above, according to the semiconductor integrated circuit device of the present embodiment, the gate insulating film 4 of the MISFET on the main surface of the semiconductor substrate 1 is made of a silicon oxide film, and the gate electrode 5 on the gate insulating film 4 is formed. Has a low-resistance film 5B made of a transition metal or a silicide thereof as a part thereof, and extends over the interlayer insulating film 7 containing silicon oxide as a main component on the semiconductor substrate 1 to extend the source or the source of the MISFET. A semiconductor integrated circuit in which a signal wiring 9 connected to a drain (n + type semiconductor region 6) has a reaction prevention film 9A made of a transition metal or a silicide thereof on a bottom surface in contact with the surface of the interlayer insulating film 7 and the source or drain 6 In the circuit device, the low-resistance film 5B of the gate electrode 5 is made of a transition metal or a silicide thereof that hardly reduces the silicon oxide film, and the reaction prevention film 9A is a transition metal that easily reduces the silicon oxide film. Since the gate electrode 5 or its silicide film is made of a metal or a silicide thereof, a transition metal forming the gate electrode 5 or a part thereof or a silicide film thereof is used which is difficult to reduce the silicon oxide film. Of the transition metal film or its silicide film as the reaction prevention film 9A of the signal wiring 9 is made of a material having a strong adhesive force and a strong reducing power for the silicon oxide film. It does not peel off from the film 7. From these, the electrical and mechanical reliability of the semiconductor integrated circuit device can be improved.
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。As mentioned above, although the present invention was explained concretely based on an example, the present invention is not limited to the above-mentioned example.
It goes without saying that various changes can be made without departing from the scope of the invention.
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。The effects obtained by the representative inventions among the inventions disclosed in the present application will be briefly described as follows.
ゲート電極またはその一部を成す遷移金属膜またはそ
のシリサイド膜には酸化シリコン膜を還元しにくいもの
を用いるので、酸化シリコン膜からなるゲート絶縁膜の
絶縁耐圧が劣化するのが防止され、また信号配線の反応
防止膜として遷移金属膜またはそのシリサイド膜には酸
化シリコン膜を還元する力が強く接着力の強いものを用
いるので、信号配線が層間絶縁膜から剥がれることがな
くなる。これらのことから、半導体集積回路装置の電気
的および機械的信頼性を向上することができる。Since the gate electrode or a transition metal film forming a part thereof or a silicide film thereof is made of a material which does not easily reduce the silicon oxide film, the withstand voltage of the gate insulating film made of the silicon oxide film is prevented from deteriorating, and the signal As the transition metal film or its silicide film used as a wiring reaction prevention film, a film having a strong reducing power for the silicon oxide film and a strong adhesive force is used, so that the signal wiring does not peel off from the interlayer insulating film. From these, the electrical and mechanical reliability of the semiconductor integrated circuit device can be improved.
第１図は、本発明の一実施例の半導体集積回路装置の中
のMISFETの断面図である。 図中、１……半導体基板、４……ゲート絶縁膜、５……
ゲート電極（または信号配線）、６……n+型半導体領
域、７……層間絶縁膜、９……信号配線。FIG. 1 is a sectional view of a MISFET in a semiconductor integrated circuit device according to one embodiment of the present invention. In the figure, 1 ... semiconductor substrate, 4 ... gate insulating film, 5 ...
Gate electrode (or signal wiring), 6... N + type semiconductor region, 7... Interlayer insulating film, 9.
Claims (2)
が酸化シリコン膜からなり、該ゲート絶縁膜の上のゲー
ト電極がその一部に遷移金属またはそれのシリサイドか
らなる低抵抗膜を有し、前記半導体基板上の酸化シリコ
ンを主成分とする層間絶縁膜の上を延在して前記MISFET
のソース又はドレインに接続された信号配線が、前記層
間絶縁膜およびソース又はドレインの表面と接する底面
部に遷移金属またはそのシリサイドからなる反応防止膜
を有する半導体集積回路装置において、前記ゲート電極
の低抵抗膜は酸化シリコン膜を還元しにくい遷移金属ま
たはそのシリサイドからなり、前記反応防止膜は酸化シ
リコン膜を還元しやすい遷移金属またはそのシリサイド
からなることを特徴とする半導体集積回路装置。A gate insulating film of a MISFET on a main surface of a semiconductor substrate is made of a silicon oxide film, and a gate electrode on the gate insulating film has a low-resistance film partially made of a transition metal or a silicide thereof. And extending over the interlayer insulating film containing silicon oxide as a main component on the semiconductor substrate to form the MISFET.
A signal wiring connected to a source or a drain of the semiconductor integrated circuit device having a reaction prevention film made of a transition metal or a silicide thereof on a bottom surface in contact with the surface of the interlayer insulating film and the source or the drain; A semiconductor integrated circuit device, wherein the resistive film is made of a transition metal or a silicide thereof that hardly reduces the silicon oxide film, and the reaction preventing film is made of a transition metal or a silicide thereof that easily reduces the silicon oxide film.
ことを特徴とする特許請求の範囲第１項に記載の半導体
集積回路装置。2. The semiconductor integrated circuit device according to claim 1, wherein said semiconductor substrate is made of single crystal silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18561088A JP2635113B2 (en) | 1988-07-27 | 1988-07-27 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18561088A JP2635113B2 (en) | 1988-07-27 | 1988-07-27 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0236539A JPH0236539A (en) | 1990-02-06 |
| JP2635113B2 true JP2635113B2 (en) | 1997-07-30 |
Family
ID=16173815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18561088A Expired - Lifetime JP2635113B2 (en) | 1988-07-27 | 1988-07-27 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2635113B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280190A (en) * | 1991-03-21 | 1994-01-18 | Industrial Technology Research Institute | Self aligned emitter/runner integrated circuit |
| JPH05291343A (en) * | 1992-04-10 | 1993-11-05 | Miyagi Oki Denki Kk | Semiconductor device |
| JP3060979B2 (en) * | 1997-02-10 | 2000-07-10 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
-
1988
- 1988-07-27 JP JP18561088A patent/JP2635113B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0236539A (en) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010520B1 (en) | Semiconductor device and manufacturing method thereof | |
| US5312772A (en) | Method of manufacturing interconnect metallization comprising metal nitride and silicide | |
| JP2700103B2 (en) | Improved integrated circuit structure and method of forming improved integrated circuit structure | |
| JP2925416B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3057435B2 (en) | Method of forming electrode protection film for semiconductor device | |
| JP2635113B2 (en) | Semiconductor integrated circuit device | |
| JP2600593B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06177200A (en) | Formation of semiconductor integrated circuit device | |
| JP2757796B2 (en) | Semiconductor integrated circuit device | |
| JP3168400B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH05102152A (en) | Semiconductor device | |
| JPS61174767A (en) | Semiconductor element electrode | |
| JP2900522B2 (en) | Semiconductor device | |
| JP2918914B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2761032B2 (en) | Semiconductor device | |
| JPH02186634A (en) | Manufacture of integrated circuit device | |
| JPH10125676A (en) | Production of aluminum wiring | |
| JP2994094B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3238804B2 (en) | Method for manufacturing semiconductor device | |
| JP2725919B2 (en) | Method for manufacturing semiconductor device | |
| JP3017810B2 (en) | Method for manufacturing semiconductor device | |
| JPH07111969B2 (en) | Method for manufacturing semiconductor device | |
| JP2897313B2 (en) | Wiring formation method | |
| JP2000208520A (en) | Semiconductor integrated circuit device and its manufacture | |
| JPH03190223A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090425 |