JP2632883B2 - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JP2632883B2 JP2632883B2 JP30729087A JP30729087A JP2632883B2 JP 2632883 B2 JP2632883 B2 JP 2632883B2 JP 30729087 A JP30729087 A JP 30729087A JP 30729087 A JP30729087 A JP 30729087A JP 2632883 B2 JP2632883 B2 JP 2632883B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting device
- fine particles
- electrodes
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は冷陰極型の電子放出素子に係り、特に素子表
面に電流を流すことにより電子を放出する電子放出素子
に関する。
面に電流を流すことにより電子を放出する電子放出素子
に関する。
従来、簡単な構造で電子放出を得られる素子として、
例えば、Elinson等によって発表された（Radio Eng.Ele
ctron.Rhys.10.1290.1965）冷陰極素子が知られてい
る。
例えば、Elinson等によって発表された（Radio Eng.Ele
ctron.Rhys.10.1290.1965）冷陰極素子が知られてい
る。
これは、基板上に形成された小面積の薄膜に膜面に平
行に電流を流すことにより、電子放出が生ずる現象を利
用するもので、一般には表面伝導型放出素子と呼ばれて
いる（表面伝導型放出素子という呼称は、薄膜ハンドブ
ツクの記載に準じた）。
行に電流を流すことにより、電子放出が生ずる現象を利
用するもので、一般には表面伝導型放出素子と呼ばれて
いる（表面伝導型放出素子という呼称は、薄膜ハンドブ
ツクの記載に準じた）。
表面伝導型放出素子としてはSnO2（Sb）薄膜を用いた
前記Elinson等の例以外にも、Au薄膜によるものや（G.D
ittmar:Thin Solid Films9、317（1972））、ITO薄膜に
よるもの（M.Hartwell and C.G.Fonstad:IEEE Trans.ED
Conf.519（1975））、カーボン薄膜によるもの（荒木久
他：真空．第26巻、第１号、Ｐ−22（1983））などが報
告されている。
前記Elinson等の例以外にも、Au薄膜によるものや（G.D
ittmar:Thin Solid Films9、317（1972））、ITO薄膜に
よるもの（M.Hartwell and C.G.Fonstad:IEEE Trans.ED
Conf.519（1975））、カーボン薄膜によるもの（荒木久
他：真空．第26巻、第１号、Ｐ−22（1983））などが報
告されている。
これら表面伝導型放出素子の典型的な素子構成を第８
図に示す。21および22は電気的接続を得る為の電極、23
は電子放出材料で形成される薄膜、24は基板、26は電子
放出部を示す。
図に示す。21および22は電気的接続を得る為の電極、23
は電子放出材料で形成される薄膜、24は基板、26は電子
放出部を示す。
従来、これらの表面伝導型放出素子に於いては、電子
放出を行う前に、あらかじめフオーミングと呼ばれる処
理が行われている。即ち、前記電極21と電極22の間に電
圧を印加する事により、薄膜23に通電し、これにより発
生するジユール熱で薄膜23を局所的に破壊もしくは変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出部25を得るものである。
放出を行う前に、あらかじめフオーミングと呼ばれる処
理が行われている。即ち、前記電極21と電極22の間に電
圧を印加する事により、薄膜23に通電し、これにより発
生するジユール熱で薄膜23を局所的に破壊もしくは変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出部25を得るものである。
上述電気的な高抵抗状態とは、薄膜23の一部に0.5μ
ｍ〜５μｍの亀裂を有し、且つ亀裂内がいわゆる島構造
を有する不連続状態膜を云う。島構造とは一般に数十オ
ングストロームから数ミクロン径の微粒子が基板24上に
あり、各微粒子は空間的に不連続で電気的に連続な膜を
云う。
ｍ〜５μｍの亀裂を有し、且つ亀裂内がいわゆる島構造
を有する不連続状態膜を云う。島構造とは一般に数十オ
ングストロームから数ミクロン径の微粒子が基板24上に
あり、各微粒子は空間的に不連続で電気的に連続な膜を
云う。
従来、表面伝導型電子放出素子は上述高抵抗不連続膜
に電極21,22により電圧を印加し、素子表面に電流を流
すことにより、上述微粒子より電子放出せしめるもので
ある。
に電極21,22により電圧を印加し、素子表面に電流を流
すことにより、上述微粒子より電子放出せしめるもので
ある。
上述の如く、従来表面伝導型電子放出素子は製造上フ
オーミング行程が必要であり、そのため次のような欠点
があった。
オーミング行程が必要であり、そのため次のような欠点
があった。
（１）通電加熱によるフオーミングでは電子放出部とな
る島構造の設計が不可能なため、素子の改良が難しく素
子間のバラツキを生じやすい。
る島構造の設計が不可能なため、素子の改良が難しく素
子間のバラツキを生じやすい。
（２）島構造の寿命が短くかつ不安定である。また、外
界の電磁波ノイズにより素子破壊を生じやすい。
界の電磁波ノイズにより素子破壊を生じやすい。
（３）フオーミング工程による島形成を行うため、島構
成材料の選択に対する自由度が小さい。
成材料の選択に対する自由度が小さい。
（４）フオーミング工程では局所的な熱の集中を必要と
するため素子形状が限定される。
するため素子形状が限定される。
（５）局所的な熱の集中によって基板破壊を生じやす
い。
い。
以上のような問題点があるため、表面伝導型電子放出素
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に利用されるには至っていなかっ
た。
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に利用されるには至っていなかっ
た。
本発明は、上記の様な従来例の欠点を除去するために
なされたものであり、前記の如き従来のフオーミングと
呼ばれる処理を施すことなく、フオーミング処理により
得られる電子放出素子と同等以上の品質を有し、特性の
ばらつきが少なく、しかも特性の制御が可能であり、か
つ電子放出部の位置も制御できる新規な構造を有する電
子放出素子を提供することを目的とするものである。
なされたものであり、前記の如き従来のフオーミングと
呼ばれる処理を施すことなく、フオーミング処理により
得られる電子放出素子と同等以上の品質を有し、特性の
ばらつきが少なく、しかも特性の制御が可能であり、か
つ電子放出部の位置も制御できる新規な構造を有する電
子放出素子を提供することを目的とするものである。
本発明の電子放出素子は、電極間の絶縁体表面に複数
の多結晶微粒子が、互いに隣接する多結晶微粒子と離間
して分散配置されていることを特徴としている。
の多結晶微粒子が、互いに隣接する多結晶微粒子と離間
して分散配置されていることを特徴としている。
従来、表面伝導型電子放出素子においては、電極間に
設けられた薄膜をフオーミング処理によって島状構造化
することで電子放出が得られるとされている。
設けられた薄膜をフオーミング処理によって島状構造化
することで電子放出が得られるとされている。
しかしながら、本発明者らはフオーミング処理とその
構造及び電子放出特性について鋭意検討した結果、多結
晶材料の微粒子を微少間隔を有する電極間に位置的に選
択して配置せしめることによって、フオーミング処理を
施すことなく従来の表面伝導型素子と同等あるいはそれ
以上の電子放出機能が得られることを見出した。
構造及び電子放出特性について鋭意検討した結果、多結
晶材料の微粒子を微少間隔を有する電極間に位置的に選
択して配置せしめることによって、フオーミング処理を
施すことなく従来の表面伝導型素子と同等あるいはそれ
以上の電子放出機能が得られることを見出した。
具体的には、結晶成長により得られた多結晶微粒子を
電極間に有する電子放出素子を特徴とするものである。
電極間に有する電子放出素子を特徴とするものである。
つまり、電極間上に堆積面材料の種類による堆積材料
の核形成密度の差を利用して、多結晶材料の微粒子を選
択的に形成するものである。
の核形成密度の差を利用して、多結晶材料の微粒子を選
択的に形成するものである。
以下、図面を用いて本発明を詳細に説明する。
第１図は、本発明による電子放出素子の一実施例形態
を示す模式図であり、第２図は第１図Ａ−Ｂ方向の模式
的断面図である。第１図及び第２図において、ガラス等
の絶縁体５上に対向する電極１及び２を設け、その間に
多結晶材料から成る微粒子３が分散配置されたことによ
って電子放出部４が形成されている。また不図示である
が、電子放出部の上面に間隔を取って、放出された電子
を引き出すための電極を設けてある。本素子を真空容器
中で電極1,2間に電圧を印加する（この電圧をVfとす
る）ことにより、電極間に電流が流れ（Ifとする）、引
き出し電極を＋側として電圧を印加すると、電子は素子
構成基板１に対してほぼ垂直に放出される（この電子放
出の電流をIeとする）。
を示す模式図であり、第２図は第１図Ａ−Ｂ方向の模式
的断面図である。第１図及び第２図において、ガラス等
の絶縁体５上に対向する電極１及び２を設け、その間に
多結晶材料から成る微粒子３が分散配置されたことによ
って電子放出部４が形成されている。また不図示である
が、電子放出部の上面に間隔を取って、放出された電子
を引き出すための電極を設けてある。本素子を真空容器
中で電極1,2間に電圧を印加する（この電圧をVfとす
る）ことにより、電極間に電流が流れ（Ifとする）、引
き出し電極を＋側として電圧を印加すると、電子は素子
構成基板１に対してほぼ垂直に放出される（この電子放
出の電流をIeとする）。
同図において、電極１及び２の間隔は数100Å〜数10
μｍが適当である。本発明で用いられる微粒子の材料は
非常に広範囲におよび、通常の金属、半金属、半導体と
いった導電性材料の多結晶であればほとんど全く使用可
能である。なかでも、低仕事関係で高融点かつ低蒸気圧
という性質をもつ通常の陰極材料や従来のフオーミング
処理によって電子放出素子を形成する材料や２次電子放
出効率の高い材料の多結晶が好適である。
μｍが適当である。本発明で用いられる微粒子の材料は
非常に広範囲におよび、通常の金属、半金属、半導体と
いった導電性材料の多結晶であればほとんど全く使用可
能である。なかでも、低仕事関係で高融点かつ低蒸気圧
という性質をもつ通常の陰極材料や従来のフオーミング
処理によって電子放出素子を形成する材料や２次電子放
出効率の高い材料の多結晶が好適である。
具体的には、LaB6，CeB6，YB4，GdB4などの硼化物。T
iC,ZrC,HfC,TaC,SiC,WCなどの炭化物。TiN,ZrN,HfN等の
窒化物。Nb,Mo,Rh,Hf,Ta,W,Re,Ir,Pt,Ti,Au,Ag,Cu,Cr,A
l,Co,Ni,Fe,Pb,Pd,Csなどの金属。In2O3，SnO2，Sb2O3
などの金属酸化物。Si,Geなどの半導体、カーボンAgMg
などの多結晶を一例として挙げることができる。
iC,ZrC,HfC,TaC,SiC,WCなどの炭化物。TiN,ZrN,HfN等の
窒化物。Nb,Mo,Rh,Hf,Ta,W,Re,Ir,Pt,Ti,Au,Ag,Cu,Cr,A
l,Co,Ni,Fe,Pb,Pd,Csなどの金属。In2O3，SnO2，Sb2O3
などの金属酸化物。Si,Geなどの半導体、カーボンAgMg
などの多結晶を一例として挙げることができる。
なお、本発明は上記材料に限定されるものではない。
さらに、又、本発明では上述の材料のうち異なる物質
を選ぶ、目的に応じて２種以上の異なる物質の多結晶微
粒子を形成させてもよい。
を選ぶ、目的に応じて２種以上の異なる物質の多結晶微
粒子を形成させてもよい。
基板上に位置制御性良く多結晶微粒子を形成する方法
として素子構成基板上での所望材料の核形成密度差を利
用した結晶成長法がある。この方法によれば、所望の材
料に対して核形成密度の高い領域を予め基板上に設けた
後に結晶成長を行うことで、所望の位置に所望の粒径の
多結晶微粒子を形成することができる。これによって、
島構造を自由にしかもいっそう精密に制御して作成でき
るので、電子放出特性のばらつきを抑え制御することが
できる。
として素子構成基板上での所望材料の核形成密度差を利
用した結晶成長法がある。この方法によれば、所望の材
料に対して核形成密度の高い領域を予め基板上に設けた
後に結晶成長を行うことで、所望の位置に所望の粒径の
多結晶微粒子を形成することができる。これによって、
島構造を自由にしかもいっそう精密に制御して作成でき
るので、電子放出特性のばらつきを抑え制御することが
できる。
前記核形成密度の高い領域の形成方法には、蒸着法や
イオン注入法等が適用可能であり、所望材料に対して最
適な材料、方法が選択できる。
イオン注入法等が適用可能であり、所望材料に対して最
適な材料、方法が選択できる。
多結晶微粒子を形成した後、該微粒子が微小な間隔内
に入る位置に対向電極を形成し、素子を完成する。
に入る位置に対向電極を形成し、素子を完成する。
本発明による電子放出素子は、表面に電流を流すた
め、基板材料の影響は受けない。従って基板に用いる材
料は選択範囲が広い。
め、基板材料の影響は受けない。従って基板に用いる材
料は選択範囲が広い。
以下本発明の実施例を用いて詳細に説明する。
〔実施例１〕 第３図は、本発明の電子放出素子の一実施例を示す概
略的部分断面図である。
略的部分断面図である。
同図に示すように、洗浄及び化学エツチングを行った
洗浄な＃7059ガラス基板（コーニング社製）５上に減圧
CVD法によってSi3N4層を500Å堆積させた。次に、通常
のフオトリソグラフイ技術を用いてSi3N4層をパターニ
ングし、直径約５μｍの円形Si3N4層６を５μｍ間隔に
形成した。
洗浄な＃7059ガラス基板（コーニング社製）５上に減圧
CVD法によってSi3N4層を500Å堆積させた。次に、通常
のフオトリソグラフイ技術を用いてSi3N4層をパターニ
ングし、直径約５μｍの円形Si3N4層６を５μｍ間隔に
形成した。
続いてSiH4を原料とし、HClとH2の混合ガスをキヤリ
アガスとして、上記基板５上にSiを選択的に成長させ
た。この時の基板温度は〜600℃、圧力は〜100Torrであ
る。
アガスとして、上記基板５上にSiを選択的に成長させ
た。この時の基板温度は〜600℃、圧力は〜100Torrであ
る。
数10分程度の成長時間でガラス基板上５に設けたSi3N
4の微細な５とは異種の材料６を中心に多結晶のSiの粒
子３が成長した。多結晶Si微粒子３の直径はほぼ５μｍ
であった。
4の微細な５とは異種の材料６を中心に多結晶のSiの粒
子３が成長した。多結晶Si微粒子３の直径はほぼ５μｍ
であった。
こうして得られた、多結晶Si微粒子の成長したガラス
基板に、第４図に示すように前記微粒子がギヤツプ間に
入るようにフオトリソグラフイ及び真空蒸着によってNi
電極１及び２を形成し（厚さは1000Å）、素子を完成し
た。
基板に、第４図に示すように前記微粒子がギヤツプ間に
入るようにフオトリソグラフイ及び真空蒸着によってNi
電極１及び２を形成し（厚さは1000Å）、素子を完成し
た。
こうして得られた電子放出素子の素子抵抗は、およそ
1Mオームと高抵抗であった。
1Mオームと高抵抗であった。
次に、本発明による素子を〜10-5Torrの真空容器に入
れ、Ni電極1,2間に直流電圧を印加し、素子から5mm離れ
た所に設けた引き出し電極に1KVを印加して、電子電流
を測定した結果、電子放出が生じていることが確認され
た。また、放出電流は安定しており、素子印加電圧Vf＝
20Vで、Ifは0.1mA、放出電流Ie＝2.5μＡが得られた。
れ、Ni電極1,2間に直流電圧を印加し、素子から5mm離れ
た所に設けた引き出し電極に1KVを印加して、電子電流
を測定した結果、電子放出が生じていることが確認され
た。また、放出電流は安定しており、素子印加電圧Vf＝
20Vで、Ifは0.1mA、放出電流Ie＝2.5μＡが得られた。
電子放出前後での微粒子の形状及び配置に差異はみら
れなかった。また、各素子間の電子放出特性のばらつき
は、ほぼ５％以内におさえられ、かつ同一プロセスを経
て得られた素子の再現性も従来フオーミングによる電子
放出素子に比べ良好であった。
れなかった。また、各素子間の電子放出特性のばらつき
は、ほぼ５％以内におさえられ、かつ同一プロセスを経
て得られた素子の再現性も従来フオーミングによる電子
放出素子に比べ良好であった。
〔実施例２〕 第５図に示すように、清浄なSi基板上にCVD法を用い
て、非晶質SiO2層８を約1000Å形成した。次にSiO2層上
に集束イオンビーム装置を用いて、二価Siイオンを加速
電圧40KVで注入し、核形成密度の高い領域９を10μｍ間
隔で形成した。このときのSiイオンビーム径はほぼ0.2
μｍ、注入を行った範囲は５μｍ角の正方形領域で、Si
O2表面での注入量は、１×1018（ions/cm2）である。こ
うして行われた基板上に、前記実施例１と同様に、Si
H4,HCl,H2の混合ガスを用いて、CVD法によって前記Si注
入領域に多結晶シリコン微粒子の成長を行った。このと
きの成長時間は60分であり、微粒子の直径はほぼ10μｍ
であった。
て、非晶質SiO2層８を約1000Å形成した。次にSiO2層上
に集束イオンビーム装置を用いて、二価Siイオンを加速
電圧40KVで注入し、核形成密度の高い領域９を10μｍ間
隔で形成した。このときのSiイオンビーム径はほぼ0.2
μｍ、注入を行った範囲は５μｍ角の正方形領域で、Si
O2表面での注入量は、１×1018（ions/cm2）である。こ
うして行われた基板上に、前記実施例１と同様に、Si
H4,HCl,H2の混合ガスを用いて、CVD法によって前記Si注
入領域に多結晶シリコン微粒子の成長を行った。このと
きの成長時間は60分であり、微粒子の直径はほぼ10μｍ
であった。
さらに同一基板上に、第５図に示すように、再度イオ
ン注入を行い、核形成密度の高い領域11を形成した後、
再度CVD法によってSiの核成長を10分間行った。この結
果、同一基板上に大きさの異なる２種類の多結晶Si微粒
子が位置制御されて形成された。最後に、第６図に示す
ように、大小２種類の微粒子を共にギヤツプ内部に含む
ようにNi電極1,2を蒸着によって形成して（厚さ1000
Å）素子を完成させた。
ン注入を行い、核形成密度の高い領域11を形成した後、
再度CVD法によってSiの核成長を10分間行った。この結
果、同一基板上に大きさの異なる２種類の多結晶Si微粒
子が位置制御されて形成された。最後に、第６図に示す
ように、大小２種類の微粒子を共にギヤツプ内部に含む
ようにNi電極1,2を蒸着によって形成して（厚さ1000
Å）素子を完成させた。
こうして得られた電子放出素子の電子放出特性は、フ
オーミングを必要とする従来の素子に比べ非常に安定し
ており、電流の変動幅はほぼ５％以内であった。
オーミングを必要とする従来の素子に比べ非常に安定し
ており、電流の変動幅はほぼ５％以内であった。
また、微粒子の大きさ及び間隔を一定にした素子で
は、諸特性の再現性は良好であった。
は、諸特性の再現性は良好であった。
〔実施例３〕 積層構造を有する薄膜によって形成された電子放出素
子の上面図を第７図−ａに示す。同図において、５は素
子を構成する基板、13,13′は絶縁層、14は核形成密度
の高い変質領域、15は14から成長した多結晶微粒子、1,
2は素子駆動用の電極である。
子の上面図を第７図−ａに示す。同図において、５は素
子を構成する基板、13,13′は絶縁層、14は核形成密度
の高い変質領域、15は14から成長した多結晶微粒子、1,
2は素子駆動用の電極である。
また、第７図−ａのＡ−Ａ′に沿った断面図を第７図
−ｂに、Ｂ−Ｂ′に沿った断面図を第７図−ｃに示す。
−ｂに、Ｂ−Ｂ′に沿った断面図を第７図−ｃに示す。
正常な＃7059ガラス基板（コーニング社製）５上に通
常の真空蒸着及びフオトリソグラフイ技術を用いて下部
くし形電極１を形成した。次に、くし形電極１をフオト
レジストで保護した上に、SiO2絶縁膜13をCVD法を用い
て1000Å形成した後、第７図に示す様にくし形電極上に
CVD法により、Si3N4層14をほぼ200Å形成し、化学エツ
チングによって幅0.5μｍのストライプ形状とした。さ
らに、SiO2絶縁膜13′と同様にSiO2層1000Åを形成した
後、上部くし形電極２を形成し、前記レジストをリフト
オフすることによって素子を完成した。
常の真空蒸着及びフオトリソグラフイ技術を用いて下部
くし形電極１を形成した。次に、くし形電極１をフオト
レジストで保護した上に、SiO2絶縁膜13をCVD法を用い
て1000Å形成した後、第７図に示す様にくし形電極上に
CVD法により、Si3N4層14をほぼ200Å形成し、化学エツ
チングによって幅0.5μｍのストライプ形状とした。さ
らに、SiO2絶縁膜13′と同様にSiO2層1000Åを形成した
後、上部くし形電極２を形成し、前記レジストをリフト
オフすることによって素子を完成した。
こうして得られた素子は、SiO2とSi3N4及び上下電極
からなる層状構造となっており、第７図−ｃに示すよう
に、各層の端面が露出している。従って、この端面部分
に実施例１と同様の方法を用いて、Siの選択核成長を行
い、Si3N4部分にのみ、Si多結晶微粒子を成長させた。
からなる層状構造となっており、第７図−ｃに示すよう
に、各層の端面が露出している。従って、この端面部分
に実施例１と同様の方法を用いて、Siの選択核成長を行
い、Si3N4部分にのみ、Si多結晶微粒子を成長させた。
こうして得られた電子放出素子の電子放出特性を測定
した結果、 実施例１及び実施例２と同様な良好な結果が得られ
た。
した結果、 実施例１及び実施例２と同様な良好な結果が得られ
た。
以上説明したように、電極間の絶縁体表面に複数の多
結晶微粒子が、互いに隣接する多結晶微粒子と離間して
分散配置されている素子構造とすることで、従来フオー
ミング処理を必要とした表面伝導型電子放出素子と比べ
次のような効果がある。
結晶微粒子が、互いに隣接する多結晶微粒子と離間して
分散配置されている素子構造とすることで、従来フオー
ミング処理を必要とした表面伝導型電子放出素子と比べ
次のような効果がある。
1.多結晶微粒子を基板上に固定できるため、安定した電
子放出が得られる。
子放出が得られる。
2.素子構造の最適化が容易である。
3.素子特性の再現性が良好である。
【図面の簡単な説明】 第１図は一実施形態を示す模式図、 第２図は第１図Ａ−Ｂ方向の模式的断面図、 第３図は本発明による一実施例を示す断面図、 第４図は第３図の上面図、 第５図は微粒子の大きさを制御した一実施形態を示す上
面図、 第６図は第５図に示す素子の上面図、 第７図−a,第７図−b,第７図−ｃは本発明を応用して実
施した素子の模式図、 第８図は従来の電子放出素子の平面図である。 1,2……Ni電極 3,10,12……多結晶微粒子 ４……電子放出部 5,7……素子構成基板 ６……Si3N4微小薄膜 8,13……絶縁薄膜 9,11……Siイオン注入層 21,22……電極 23……薄膜 24……基板 25……電子放出部
面図、 第６図は第５図に示す素子の上面図、 第７図−a,第７図−b,第７図−ｃは本発明を応用して実
施した素子の模式図、 第８図は従来の電子放出素子の平面図である。 1,2……Ni電極 3,10,12……多結晶微粒子 ４……電子放出部 5,7……素子構成基板 ６……Si3N4微小薄膜 8,13……絶縁薄膜 9,11……Siイオン注入層 21,22……電極 23……薄膜 24……基板 25……電子放出部
フロントページの続き (72)発明者 坂野 嘉和 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 鱸 英俊 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 横野 幸次郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭63−207028（ＪＰ，Ａ) 特開 昭59−69495（ＪＰ，Ａ) 特開 昭64−107440（ＪＰ，Ａ) 特公 昭53−25632（ＪＰ，Ｂ２)
Claims (5)
- 【請求項１】電極間の絶縁体表面に複数の多結晶微粒子
が、互いに隣接する多結晶微粒子と離間して分散配置さ
れていることを特徴とする電子放出素子。 - 【請求項２】前記多結晶微粒子が結晶成長により得られ
る特許請求の範囲第１項記載の電子放出素子。 - 【請求項３】前記多結晶微粒子成長部位が非成長部位に
対して核形成密度が十分に大きい領域である特許請求の
範囲第２項記載の電子放出素子。 - 【請求項４】前記電極は、前記絶縁体表面に沿って並設
されている特許請求の範囲第１項〜第３項のいずれかに
記載の電子放出素子。 - 【請求項５】前記電極は、前記絶縁体を介して積層され
ている特許請求の範囲第１項〜第３項のいずれかに記載
の電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30729087A JP2632883B2 (ja) | 1987-12-03 | 1987-12-03 | 電子放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30729087A JP2632883B2 (ja) | 1987-12-03 | 1987-12-03 | 電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01149335A JPH01149335A (ja) | 1989-06-12 |
| JP2632883B2 true JP2632883B2 (ja) | 1997-07-23 |
Family
ID=17967352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30729087A Expired - Fee Related JP2632883B2 (ja) | 1987-12-03 | 1987-12-03 | 電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632883B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4303308B2 (ja) | 2007-11-20 | 2009-07-29 | シャープ株式会社 | 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、および電子放出素子の製造方法 |
| JP4458380B2 (ja) * | 2008-09-03 | 2010-04-28 | キヤノン株式会社 | 電子放出素子およびそれを用いた画像表示パネル、画像表示装置並びに情報表示装置 |
| US8299700B2 (en) | 2009-02-05 | 2012-10-30 | Sharp Kabushiki Kaisha | Electron emitting element having an electron acceleration layer, electron emitting device, light emitting device, image display device, cooling device, and charging device |
| CN101814405B (zh) | 2009-02-24 | 2012-04-25 | 夏普株式会社 | 电子发射元件及其制造方法、使用电子发射元件的各装置 |
| JP4932873B2 (ja) | 2009-05-19 | 2012-05-16 | シャープ株式会社 | 自発光素子、自発光装置、画像表示装置、自発光素子駆動方法、および自発光素子の製造方法 |
| JP4777448B2 (ja) | 2009-05-19 | 2011-09-21 | シャープ株式会社 | 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、及び電子線硬化装置 |
| JP4732534B2 (ja) | 2009-05-19 | 2011-07-27 | シャープ株式会社 | 電子放出素子、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置 |
| JP4732533B2 (ja) | 2009-05-19 | 2011-07-27 | シャープ株式会社 | 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置 |
| CN101930884B (zh) | 2009-06-25 | 2012-04-18 | 夏普株式会社 | 电子发射元件及其制造方法、电子发射装置、自发光设备、图像显示装置 |
| JP4880740B2 (ja) | 2009-12-01 | 2012-02-22 | シャープ株式会社 | 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325632A (en) * | 1976-08-21 | 1978-03-09 | Sumitomo Metal Ind | Pulverization method of melted blast furnace slag |
| JPS5969495A (ja) * | 1982-10-13 | 1984-04-19 | Nippon Telegr & Teleph Corp <Ntt> | シリコン単結晶膜の形成方法 |
| JPS6238076A (ja) * | 1985-08-13 | 1987-02-19 | Asahi Shinbunsha:Kk | 総合写真処理装置 |
| JP2612567B2 (ja) * | 1987-02-23 | 1997-05-21 | キヤノン株式会社 | 電子放出素子 |
-
1987
- 1987-12-03 JP JP30729087A patent/JP2632883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01149335A (ja) | 1989-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285129A (en) | Segmented electron emission device | |
| US5532544A (en) | Electron-emitting device with electron-emitting region insulated from electrodes | |
| JP2630988B2 (ja) | 電子線発生装置 | |
| US5023110A (en) | Process for producing electron emission device | |
| JP2715304B2 (ja) | Ｍｉｍ形電子放出素子 | |
| JPH0687392B2 (ja) | 電子放出素子の製造方法 | |
| JP2632883B2 (ja) | 電子放出素子 | |
| JP2608295B2 (ja) | 電子放出素子 | |
| JP2632359B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2809078B2 (ja) | 電界放出冷陰極およびその製造方法 | |
| JPH01200532A (ja) | 電子放出素子及びその製造方法 | |
| JP2630983B2 (ja) | 電子放出素子 | |
| JP2897671B2 (ja) | 電界放出型冷陰極 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JPS63184230A (ja) | 電子放出素子 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JP2646235B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2646236B2 (ja) | 電子放出素子及びその製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP2630984B2 (ja) | 電子放出素子の製造方法 | |
| JP3595821B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JPH0197354A (ja) | 電子放出素子およびその製造方法 | |
| JP2854224B2 (ja) | 電子放出素子の製造方法 | |
| JP2622838B2 (ja) | 電子放出素子の製造方法 | |
| JP3945049B2 (ja) | 冷電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |