JP2630079B2 - Electric double layer capacitor and method of manufacturing the same - Google Patents
Electric double layer capacitor and method of manufacturing the sameInfo
- Publication number
- JP2630079B2 JP2630079B2 JP3009465A JP946591A JP2630079B2 JP 2630079 B2 JP2630079 B2 JP 2630079B2 JP 3009465 A JP3009465 A JP 3009465A JP 946591 A JP946591 A JP 946591A JP 2630079 B2 JP2630079 B2 JP 2630079B2
- Authority
- JP
- Japan
- Prior art keywords
- electric double
- layer capacitor
- double layer
- electrode plate
- element laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電気二重層コンデンサ
及びその製造方法に関し、特に、チップ型の電気二重層
コンデンサに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electric double layer capacitor and a method of manufacturing the same, and more particularly to a chip type electric double layer capacitor.
【０００２】[0002]
【従来の技術】電気二重層を利用して大容量のコンデン
サを得る手段の一つとして、米国特許第３５３６９６３
号に開示されているように、カーボン粉末と電解液とを
接触させて電気二重層を発生させることを利用したもの
がある。2. Description of the Related Art U.S. Pat. No. 3,536,963 discloses one means for obtaining a large-capacity capacitor using an electric double layer.
As disclosed in Japanese Patent Application Laid-Open No. H10-260, there is a method utilizing contact between carbon powder and an electrolyte to generate an electric double layer.
【０００３】図５は、このような電気二重層コンデンサ
の基本的な素子（以下基本セルと記す）の構造を示す断
面図である。なお、実際の電気二重層コンデンサでは、
基本セルの耐電圧が、以下に述べるように比較的低いの
で、図６に示すように、使用電圧に合せて基本セルを積
層した構造となっている。FIG. 5 is a sectional view showing a structure of a basic element (hereinafter, referred to as a basic cell) of such an electric double layer capacitor. In actual electric double layer capacitors,
Since the withstand voltage of the basic cells is relatively low as described below, as shown in FIG. 6, the basic cells have a structure in which the basic cells are stacked in accordance with the working voltage.
【０００４】先ず、基本セルについて説明する。基本セ
ル１は、円筒形の非導電性ゴムからなるガスケット２
を、多孔性セパレータ３で上下に仕切り、この円筒形内
部の上下の空間に、粉末活性炭と稀硫酸を混練して作っ
た活性炭ペースト電極４を充填し、更にその上下を導電
性セパレータ５で封止して得る。なお、多孔性セパーレ
タ３は、イオン透過性で且つ非電子伝導性のものであ
る。又、導電性セパレータ５は、電子伝導性で且つ非イ
オン透過性である。First, a basic cell will be described. The basic cell 1 is a gasket 2 made of a cylindrical non-conductive rubber.
Is divided vertically by a porous separator 3 and an upper and lower space inside the cylindrical shape is filled with an activated carbon paste electrode 4 formed by kneading powdered activated carbon and dilute sulfuric acid. Stop and get. The porous separator 3 is ion-permeable and non-electroconductive. Further, the conductive separator 5 is electronically conductive and non-ion permeable.
【０００５】このようにして得た基本セル１では、耐電
圧が稀硫酸の電気分解電圧によって決まり、約１．２Ｖ
と低いので、使用電圧に合せて必要数を積層し、図６に
示すような素子積層体６とする。そして、この素子積層
体６を金属ケース７に収納して実際の電気二重層コンデ
ンサとする。なお、当然のことであるが、使用電圧によ
っては、基本セル１が１つで素子積層体６となる場合
も、勿論ある。[0005] In the basic cell 1 thus obtained, the withstand voltage is determined by the electrolysis voltage of dilute sulfuric acid, and is about 1.2 V
Therefore, the required number is laminated according to the working voltage to obtain an element laminate 6 as shown in FIG. Then, the element laminate 6 is housed in the metal case 7 to form an actual electric double layer capacitor. Needless to say, depending on the working voltage, there may be a case where one elementary cell 1 becomes the element laminate 6.
【０００６】次に、上記の素子積層体６と完成品として
の電気二重層コンデンサについて、図６を参照して説明
する。Next, the above-mentioned element laminate 6 and an electric double layer capacitor as a finished product will be described with reference to FIG.
【０００７】図６に示す電気二重層コンデンサにおいて
は、素子積層体６が電荷保持機能を持ち、この素子積層
体６は金属製のケース７に収納されている。In the electric double layer capacitor shown in FIG. 6, the element laminate 6 has a charge holding function, and the element laminate 6 is housed in a metal case 7.
【０００８】素子積層体６は、この場合、図６に示すよ
うに、基本セル１を６個積層した構造のものである。In this case, the element laminate 6 has a structure in which six basic cells 1 are laminated as shown in FIG.
【０００９】金属ケース７は、素子積層体６を収納する
とともに、開口端をかしめて設けたかしめ部８、第１電
極板９、絶縁ケース１０及び第２電極板１１を介して、
以下に述べるような圧力を、素子積層体６の上面と下面
の間に加えている。The metal case 7 accommodates the element laminated body 6, and has a caulking portion 8, a first electrode plate 9, an insulating case 10, and a second electrode plate 11, which are provided by caulking open ends.
The pressure as described below is applied between the upper surface and the lower surface of the element stack 6.
【００１０】今、上述のようにして得られた素子積層体
６においては、基本セル１内部の、活性炭ペースト電極
４中の活性炭粒子間の接触抵抗や、積層構造を採るため
に生ずる基本セル１相互間の接触抵抗などからなる内部
抵抗が存在する。[0010] In the element laminate 6 obtained as described above, the contact resistance between the activated carbon particles in the activated carbon paste electrode 4 inside the basic cell 1 and the basic cell 1 generated to adopt the laminated structure are formed. There is an internal resistance such as contact resistance between them.
【００１１】この、内部抵抗の大きさは、素子積層体６
の上下から加えられる圧力が大きいと小さくなるという
特性を持つ。従って、電気二重層コンデンサ全体として
の内部抵抗を小さく抑えるためには、素子積層体６に、
上下から圧力を加える必要がある。The magnitude of the internal resistance depends on the element laminate 6.
It has the characteristic that it decreases when the pressure applied from above and below is large. Therefore, in order to keep the internal resistance of the entire electric double layer capacitor small,
It is necessary to apply pressure from above and below.
【００１２】上記の圧力の大きさは、内部抵抗の大きさ
や素子積層体６の耐圧力性などを考慮して決めるが、通
常、１〜１００ｋｇ／ｃｍ2 程度である。The magnitude of the above pressure is determined in consideration of the magnitude of the internal resistance and the pressure resistance of the element laminate 6, and is usually about 1 to 100 kg / cm 2 .
【００１３】以上述べたような構造の電気二重層コンデ
ンサを動作させるには、外部より第１電極板９と第２電
極板１１との間に電圧を印加する。この場合、第２電極
板１１は素子積層体６の上面に直接電気的に接続されて
おり、又、第１電極板９は、金属ケース７のかしめ部
８，側壁および底面を介して、素子積層体６の下面に電
気的に接続されているので、前記の外部からの電圧は、
素子積層体６の上面と下面に印加されることになる。そ
してこの結果、この電気二重層コンデンサがコンデンサ
としての機能を果たす。In order to operate the electric double layer capacitor having the structure described above, a voltage is externally applied between the first electrode plate 9 and the second electrode plate 11. In this case, the second electrode plate 11 is directly electrically connected to the upper surface of the device stack 6, and the first electrode plate 9 is connected to the device case via the caulked portion 8, the side wall and the bottom surface of the metal case 7. Since it is electrically connected to the lower surface of the laminate 6, the voltage from the outside is:
The voltage is applied to the upper surface and the lower surface of the element stack 6. As a result, the electric double layer capacitor functions as a capacitor.
【００１４】尚、素子積層体６の外側面と金属ケース７
の内側壁との間、及び第１電極板９と第２電極板１１と
の間は絶縁ケース１０で絶縁されている。The outer surface of the element laminate 6 and the metal case 7
And the first electrode plate 9 and the second electrode plate 11 are insulated by an insulating case 10.
【００１５】[0015]
【発明が解決しようとする課題】従来の電気二重層コン
デンサは、上述したように、素子積層体を圧縮して圧力
を加え保持する必要から、金属ケースに収納する構造を
採っているので、リード端子を引き出す方向が限られ、
自立型にならざるを得ない。As described above, the conventional electric double-layer capacitor employs a structure in which the element laminate is housed in a metal case because it is necessary to compress and hold the element laminate and apply pressure. The direction to pull out the terminal is limited,
It has to be self-supporting.
【００１６】このため、この電気二重層コンデンサを実
際の電子装置に使用する場合、プリント配線基板などへ
の実装にあたって、部品配置の自由度が少なく、実装密
度を上げることが困難であった。また、表面実装が困難
であるので、実装の自動化に対応することが難しく、実
装コスト低減の妨げの一因となっていた。For this reason, when this electric double layer capacitor is used in an actual electronic device, it is difficult to mount components on a printed circuit board or the like with a small degree of freedom in arranging components, and it is difficult to increase the mounting density. In addition, since surface mounting is difficult, it is difficult to cope with automation of mounting, which has been one of the factors that hinders reduction in mounting cost.
【００１７】本発明は、上述のような従来の電気二重層
コンデンサにおける欠点を解決し、表面実装可能なチッ
プ型電気二重層コンデンサを提供することを目的とす
る。An object of the present invention is to solve the above-mentioned drawbacks of the conventional electric double layer capacitor and to provide a chip type electric double layer capacitor which can be surface-mounted.
【００１８】[0018]
【課題を解決するための手段】本発明の電気二重層コン
デンサは、電気二重層コンデンサ素子積層体と、この電
気二重層コンデンサ素子積層体の相異なる二つの極性の
面に配置された端子部付き電極板と、電気二重層コンデ
ンサ素子積層体と、電極板の端子部の所定部分以外の部
分とを覆って、電気二重層コンデンサ素子積層体に積層
方向の所定の圧力を加え保持する外装樹脂とを含み、前
記電極板は、方形の金属板からなり、相対する二つの辺
のそれぞれに、この辺から電極板の水平方向に突出し垂
直方向に折り曲げられた端子部を有し、前記折り曲げの
方向とは反対方向の面が前記電気二重層コンデンサ素子
積層体の極性面に接するように配置され、前記端子部
は、前記積層方向に垂直な二つの面と前記積層方向に平
行な一対の二つの面とが作る稜部において、前記外装樹
脂から露出していることを特徴とする。An electric double layer capacitor according to the present invention comprises an electric double layer capacitor element laminate and terminals arranged on two different polar faces of the electric double layer capacitor element laminate. An electrode plate, an electric double layer capacitor element laminate, and an exterior resin that covers a portion other than the predetermined portion of the terminal portion of the electrode plate and applies and holds a predetermined pressure in the stacking direction to the electric double layer capacitor element laminate. The electrode plate is made of a square metal plate, and has, on each of two opposing sides, a terminal portion that protrudes in the horizontal direction of the electrode plate from this side and is bent in the vertical direction. Are arranged so that the surfaces in opposite directions are in contact with the polar surfaces of the electric double layer capacitor element laminate, and the terminal portion has two surfaces perpendicular to the lamination direction and a pair of two surfaces parallel to the lamination direction. In ridge making, characterized in that it is exposed from the exterior resin.
【００１９】[0019]
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１（ａ）及び（ｂ）は、本発明
の一実施例の構造を示す断面図および斜視図である。図
２（ａ）及び（ｂ）は、本発明の実施例における電極板
の構造を示す斜視図および上面図である。又、図３
（ａ）及び（ｂ）は、本実施例の製造工程において、モ
ールド金型内に電極板と素子積層体をセットする前と後
の状態を示す断面図である。Next, an embodiment of the present invention will be described with reference to the drawings. 1A and 1B are a cross-sectional view and a perspective view showing a structure of one embodiment of the present invention. 2A and 2B are a perspective view and a top view showing the structure of the electrode plate according to the embodiment of the present invention. FIG.
(A) and (b) are sectional views showing states before and after setting an electrode plate and an element laminate in a mold in a manufacturing process of the present example.
【００２０】本実施例では、図６に示した従来の電気二
重層コンデンサに用いられている素子積層体６と同一の
素子積層体を用いるが、外装の仕方、形状およびリード
端子の出し方が従来のものとは全く異なっている。In this embodiment, the same element stack as the element stack 6 used in the conventional electric double layer capacitor shown in FIG. 6 is used. It is completely different from the conventional one.
【００２１】本実施例は、図１（ａ）及び（ｂ）に示す
ように、チップ型をした樹脂外装品で、リード端子は、
表面実装に適したように、外装樹脂１２の一部に露出し
ているだけである。In this embodiment, as shown in FIGS. 1 (a) and 1 (b), a chip-shaped resin exterior product is used.
It is only exposed on a part of the exterior resin 12 so as to be suitable for surface mounting.
【００２２】本実施例の電気二重層コンデンサは、以下
のようにして作製する。先ず、図２（ａ）及び（ｂ）に
示すような電極板１３を２枚と素子積層体６とを準備す
る。The electric double layer capacitor of this embodiment is manufactured as follows. First, two electrode plates 13 and an element laminate 6 as shown in FIGS. 2A and 2B are prepared.
【００２３】電極板１３は、一辺９ｍｍ、厚さ０．２ｍ
ｍの金属板である。そして、相対する２つの辺のそれぞ
れに、水平方向に張り出し更に垂直方向にＬ字型に折り
曲げ加工された端子部１３ａが設けられている。この端
子部１３ａの張り出し部分は幅２ｍｍ、長さ４ｍｍであ
り、折り曲げの高さは２ｍｍである。The electrode plate 13 has a side of 9 mm and a thickness of 0.2 m.
m metal plate. Each of the two opposing sides is provided with a terminal portion 13a that extends horizontally and is bent in an L-shape in the vertical direction. The protruding portion of the terminal portion 13a has a width of 2 mm and a length of 4 mm, and the bending height is 2 mm.
【００２４】又、この電極板１３の他の２辺には、この
辺をＬ字型に折り曲げて作った補強リブ１３ｂが設けら
れている。補強リブ１３ｂは、後に述べるモールド工程
で、金型から端子部１３ａを介して素子積層体６に圧力
を加える時に、電極板１３の中央部分が凸型に反ること
によって、素子積層体６に不均一な圧力が加わり、前述
の各部の接触抵抗や素子積層体６の耐圧力性が不安定に
なることを防ぐためのものである。この補強リブ１３ｂ
の折り曲げ方向は、前述の端子部１３ａの折り曲げ方向
と同じであり、折り曲げの高さは１ｍｍである。また、
折り曲げの長さは、辺の端から端にわたっている（すな
わち９ｍｍである）。The other two sides of the electrode plate 13 are provided with reinforcing ribs 13b formed by bending this side into an L-shape. When a pressure is applied to the element laminated body 6 from the mold via the terminal portion 13a in a molding step described later, the reinforcing rib 13b is formed on the element laminated body 6 by warping the central portion of the electrode plate 13 into a convex shape. This is to prevent the application of uneven pressure and the instability of the contact resistance of each part and the pressure resistance of the element laminate 6 described above. This reinforcing rib 13b
Is the same as the bending direction of the terminal portion 13a described above, and the height of the bending is 1 mm. Also,
The length of the fold extends from side to side (ie, 9 mm).
【００２５】素子積層体６については、従来の電気二重
層コンデンサについて説明したものと同様の構造であ
り、本実施例では基本セルを６個積層して素子積層体６
としている。基本セルは、円板状で、外形が８ｍｍ、厚
さが０．５ｍｍである。The element laminate 6 has the same structure as that described for the conventional electric double layer capacitor. In this embodiment, six elementary cells are laminated to form the element laminate 6.
And The basic cell has a disk shape, an outer shape of 8 mm, and a thickness of 0.5 mm.
【００２６】次に、上記の電極板１３及び素子積層体６
を組み合わせてモールド金型にセットする。Next, the above-mentioned electrode plate 13 and element laminate 6
And set it in the mold.
【００２７】この時、図３（ａ）に示すように、電極板
１３を、素子積層体６の上下面に、端子部１３ａ及び補
強リブ１３ｂが外側を向くように配置する。At this time, as shown in FIG. 3A, the electrode plate 13 is arranged on the upper and lower surfaces of the element laminate 6 such that the terminal portions 13a and the reinforcing ribs 13b face outward.
【００２８】そして、この状態を保ったまま、下型１４
の中ヘセットする。下型１４には樹脂射出口１５が設け
られている。While maintaining this state, the lower mold 14
Set inside. The lower mold 14 is provided with a resin injection port 15.
【００２９】次いで、図３（ｂ）に示すように、上方よ
り上型１６をかぶせる。この時、電極板１３では、端子
部の高さ（２ｍｍ）の方が補強リブの高さ（１ｍｍ）よ
りも高いので、素子積層体６には、上下の端子部を介し
て、上型１６と下型１４の間の圧力が加わる。Next, as shown in FIG. 3 (b), the upper mold 16 is placed from above. At this time, in the electrode plate 13, since the height of the terminal portion (2 mm) is higher than the height of the reinforcing rib (1 mm), the upper die 16 is placed on the element laminate 6 via the upper and lower terminal portions. The pressure between the lower mold 14 is applied.
【００３０】その後、加熱して溶融されたポリフェニレ
ンサルファイド（ＰＰＳ）樹脂を、樹脂射出口１５か
ら、静圧６００ｋｇ／ｃｍ2 で圧入し、冷却、硬化、成
形して本実施例のチップ型電気二重層コンデンサを完成
する。Thereafter, a polyphenylene sulfide (PPS) resin melted by heating is injected at a static pressure of 600 kg / cm 2 from the resin injection port 15, cooled, cured and molded to form a chip-type electric Complete the multilayer capacitor.
【００３１】このようにして、形状が、縦１０ｍｍ、横
１０ｍｍ、厚さ５ｍｍであり、上下面と側面が作る４つ
の稜部に端子部１３ａの一部が露出したチップ型の電気
二重層コンデンサを得ることができる。In this manner, a chip-type electric double-layer capacitor having a shape of 10 mm in length, 10 mm in width and 5 mm in thickness, with a part of the terminal portion 13 a exposed at four ridges formed by the upper and lower surfaces and side surfaces. Can be obtained.
【００３２】図４（ａ）及び（ｂ）に、上述のようにし
て得られた本実施例の電気二重層コンデンサをプリント
配線基板に実装した時の状態を示す。FIGS. 4A and 4B show a state where the electric double layer capacitor of the present embodiment obtained as described above is mounted on a printed circuit board.
【００３３】図４（ａ）は、実装後の状態を示す斜視図
であり、プリント配線基板１７上に設けられた配線１８
ａと１８ｂに端子部１３ａをはんだ１９で接続すること
により、電気二重層コンデンサ２０を表面実装すること
ができることが分る。FIG. 4A is a perspective view showing a state after mounting, and shows wiring 18 provided on printed wiring board 17.
It can be seen that the electric double layer capacitor 20 can be surface-mounted by connecting the terminal portion 13a to the terminals a and 18b with the solder 19.
【００３４】又、本実施例においては、外装樹脂１２の
表面に露出した端子部１３ａは、図４（ｂ）に示すよう
に、上下対称になっているため、製品を上下逆にしても
実装することができ、実装の際の自由度が従来のものよ
りも大きくなる。Further, in this embodiment, the terminal portions 13a exposed on the surface of the exterior resin 12 are vertically symmetrical as shown in FIG. And the degree of freedom in mounting is larger than that of the conventional one.
【００３５】なお、本実施例では外装樹脂１２として熱
可塑性のポリフェニレンサルファイドを用いて説明した
が、熱硬化性のエポキシレジンを用い、トランスファー
モールド工法によって樹脂外装しても本実施例と同等の
効果を得ることができる。Although the present embodiment has been described using a thermoplastic polyphenylene sulfide as the exterior resin 12, the same effect as that of the present embodiment can be obtained by using a thermosetting epoxy resin and applying a resin exterior by a transfer molding method. Can be obtained.
【００３６】[0036]
【発明の効果】以上説明したように、本発明の電気二重
層コンデンサでは、素子積層体の上下の面に端子部付き
の電極板が配置され、この電極板と素子積層体とが、製
造時にモールド工程で加えられた圧力を保持したまま、
チップ型に樹脂外装され、端子部の一部が外装樹脂の面
に露出する構造となっている。As described above, in the electric double layer capacitor of the present invention, the electrode plates with terminals are arranged on the upper and lower surfaces of the element laminate, and this electrode plate and the element laminate are While maintaining the pressure applied in the molding process,
It has a chip-type resin exterior, and has a structure in which a part of the terminal portion is exposed on the exterior resin surface.
【００３７】このことにより、本発明によれば、実装時
の自由度を増すことができるので、実装密度を上げるこ
とができる。また、従来不可能であった電気二重層コン
デンサの表面実装が可能となるので、実装コストを大幅
に低減することができる。As a result, according to the present invention, the degree of freedom during mounting can be increased, and the mounting density can be increased. Further, since the electric double layer capacitor, which has been impossible in the past, can be mounted on the surface, the mounting cost can be significantly reduced.
【図１】本発明の一実施例の断面図および斜視図であ
る。FIG. 1 is a sectional view and a perspective view of one embodiment of the present invention.
【図２】本発明の一実施例における電極板の斜視図およ
び上面図である。FIG. 2 is a perspective view and a top view of an electrode plate according to an embodiment of the present invention.
【図３】本発明の一実施例のモールド工程を説明するた
めの断面図である。FIG. 3 is a cross-sectional view for explaining a molding step according to one embodiment of the present invention.
【図４】本発明の一実施例を、プリント配線基板に実装
した状態を示す斜視図および断面図である。FIG. 4 is a perspective view and a cross-sectional view showing a state in which one embodiment of the present invention is mounted on a printed wiring board.
【図５】電気二重層コンデンサの基本セルの構造を示す
断面図である。FIG. 5 is a sectional view showing a structure of a basic cell of the electric double layer capacitor.
【図６】従来の電気二重層コンデンサの構造を示す断面
図である。FIG. 6 is a cross-sectional view showing a structure of a conventional electric double layer capacitor.
１ 基本セル ２ ガスケット ３ 多孔性セパレータ ４ 活性炭ペースト電極 ５ 導電性セパレータ ６ 素子積層体 ７ 金属ケース ８ かしめ部 ９ 第１電極板 １０ 絶縁ケース １１ 第２電極板 １２ 外装樹脂 １３ 電極板 １３ａ 端子部 １３ｂ 補強リブ １４ 下型 １５ 樹脂射出口 １６ 上型 １７ プリント配線基板 １８ａ，１８ｂ 配線 １９ はんだ ２０ 電気二重層コンデンサ DESCRIPTION OF SYMBOLS 1 Basic cell 2 Gasket 3 Porous separator 4 Activated carbon paste electrode 5 Conductive separator 6 Element laminated body 7 Metal case 8 Caulked part 9 First electrode plate 10 Insulation case 11 Second electrode plate 12 Exterior resin 13 Electrode plate 13a Terminal part 13b Reinforcing rib 14 Lower die 15 Resin injection port 16 Upper die 17 Printed wiring board 18a, 18b Wiring 19 Solder 20 Electric double layer capacitor
Claims (3)
の電気二重層コンデンサ素子積層体の相異なる二つの極
性の面に配置された端子部付き電極板と、電気二重層コ
ンデンサ素子積層体と、電極板の端子部の所定部分以外
の部分とを覆って、電気二重層コンデンサ素子積層体に
積層方向の所定の圧力を加え保持する外装樹脂とを含
み、前記電極板は、方形の金属板からなり、相対する二
つの辺のそれぞれに、この辺から電極板の水平方向に突
出し垂直方向に折り曲げられた端子部を有し、前記折り
曲げの方向とは反対方向の面が前記電気二重層コンデン
サ素子積層体の極性面に接するように配置され、前記端
子部は、前記積層方向に垂直な二つの面と前記積層方向
に平行な一対の二つの面とが作る稜部において、前記外
装樹脂から露出していることを特徴とする電気二重層コ
ンデンサ。1. An electric double layer capacitor element laminate, an electrode plate with terminals arranged on two different polar faces of the electric double layer capacitor element laminate, and an electric double layer capacitor element laminate. An exterior resin that covers a portion other than the predetermined portion of the terminal portion of the electrode plate and applies and holds a predetermined pressure in the stacking direction to the electric double layer capacitor element laminate, and the electrode plate is formed of a rectangular metal plate. And each of the two opposing sides has a terminal portion protruding in the horizontal direction of the electrode plate from this side and bent in the vertical direction, and a surface in a direction opposite to the bending direction is laminated with the electric double layer capacitor element laminate. The terminal portion is disposed so as to be in contact with the polar surface of the body, and the terminal portion is exposed from the exterior resin at a ridge formed by two surfaces perpendicular to the lamination direction and a pair of two surfaces parallel to the lamination direction. And An electric double layer capacitor characterized by the following:
あって、前記電極板は、前記端子部が設けられた辺とは
異なる二つの相対する辺のそれぞれに、この電極板が前
記端子部の折り曲げ方向と同一の方向に折り曲げられて
形成された補強用リブを有することを特徴とする電気二
重層コンデンサ。2. The electric double layer capacitor according to claim 1, wherein said electrode plate is provided on each of two opposite sides different from the side on which said terminal portion is provided. An electric double-layer capacitor comprising a reinforcing rib formed by bending in the same direction as the bending direction of the electric double-layer capacitor.
ぞれに、この辺から金属板の水平方向に突出し垂直方向
に折り曲げられた端子部を有する電極板を、前記折り曲
げの方向とは反対方向の面が前記電気二重層コンデンサ
素子積層体の極性面に接するように配置してモールド成
形金型にセットする工程と、前記モールド成形金型から
前記電極板の端子部を介して、前記電気二重層コンデン
サ素子積層体に積層方向の所定の圧力を加え保持した状
態で、前記金型内に樹脂を注入して成形し一体化する工
程とを含むことを特徴とする電気二重層コンデンサの製
造方法。3. An electrode plate having, on each of two opposing sides of a rectangular metal plate, a terminal portion protruding in the horizontal direction of the metal plate from this side and bent in a vertical direction, in a direction opposite to the bending direction. Setting the surface of the electric double-layer capacitor element laminate so as to be in contact with the polar surface of the electric double-layer capacitor element laminate, and setting the electric double-layer capacitor element stack through the terminal portion of the electrode plate from the molding die. A method of injecting a resin into the mold, molding and integrating the resin in a state in which a predetermined pressure in the laminating direction is applied to the multilayer capacitor element laminate and holding the same. .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009465A JP2630079B2 (en) | 1991-01-30 | 1991-01-30 | Electric double layer capacitor and method of manufacturing the same |
| US07/670,339 US5093762A (en) | 1990-03-16 | 1991-03-15 | Electric double-layer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009465A JP2630079B2 (en) | 1991-01-30 | 1991-01-30 | Electric double layer capacitor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04253313A JPH04253313A (en) | 1992-09-09 |
| JP2630079B2 true JP2630079B2 (en) | 1997-07-16 |
Family
ID=11721026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009465A Expired - Lifetime JP2630079B2 (en) | 1990-03-16 | 1991-01-30 | Electric double layer capacitor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630079B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587006B1 (en) | 2004-12-23 | 2006-06-08 | 삼성전기주식회사 | Multi-layer chip capacitor and method for manufacturing the same |
| JP5341019B2 (en) * | 2010-05-17 | 2013-11-13 | 大学共同利用機関法人 高エネルギー加速器研究機構 | Capacitor and pulse shaping circuit |
| JP6683089B2 (en) * | 2016-09-23 | 2020-04-15 | 株式会社豊田自動織機 | Power storage device |
| JP6682417B2 (en) * | 2016-10-14 | 2020-04-15 | 株式会社トーキン | Electric double layer capacitor |
-
1991
- 1991-01-30 JP JP3009465A patent/JP2630079B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04253313A (en) | 1992-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343004B1 (en) | Solid electrolytic capacitor | |
| JP2973499B2 (en) | Chip type solid electrolytic capacitor | |
| US7179309B2 (en) | Surface mount chip capacitor | |
| CA1148624A (en) | Flat electrolytic capacitor | |
| US5253148A (en) | Electric double layer capacitor | |
| CA1077582A (en) | Termination means for an electrical device | |
| GB2412242A (en) | A surface mountable capacitor | |
| US5093762A (en) | Electric double-layer capacitor | |
| GB2412241A (en) | A surface mountable capacitor | |
| JPH0677089A (en) | Electric double-layer capacitor | |
| US4594641A (en) | Decoupling capacitor and method of formation thereof | |
| JP2630079B2 (en) | Electric double layer capacitor and method of manufacturing the same | |
| CN100377268C (en) | Solid electrolytic capacitor and method of mfg. capacitor | |
| JP2629465B2 (en) | Chip type electric double layer capacitor | |
| CN218826668U (en) | Laminated solid capacitor | |
| JPH03268315A (en) | Electric double layer capacitor and manufacture thereof | |
| JP3120495B2 (en) | Resin case for solid electrolytic capacitor | |
| JPH0526733Y2 (en) | ||
| JPH05315190A (en) | Chip type electric double layer capacitor | |
| JP3098261B2 (en) | Manufacturing method of electric double layer capacitor | |
| JPH05251272A (en) | Electric double-layer capacitor | |
| JPS59154014A (en) | Electric double layer condenser and method of producing same | |
| JPH03188614A (en) | Chip type solid electrolytic capacitor | |
| JPH065469A (en) | Chip type electric double layer capacitor | |
| CN115938806A (en) | Laminated solid capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |