JP2625366B2 - 電界放出冷陰極およびその製造方法 - Google Patents
電界放出冷陰極およびその製造方法Info
- Publication number
- JP2625366B2 JP2625366B2 JP30823993A JP30823993A JP2625366B2 JP 2625366 B2 JP2625366 B2 JP 2625366B2 JP 30823993 A JP30823993 A JP 30823993A JP 30823993 A JP30823993 A JP 30823993A JP 2625366 B2 JP2625366 B2 JP 2625366B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- cold cathode
- gate electrode
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子放出源となる冷陰
極、特に鋭利な先端から電子を放出する電界放出冷陰極
およびにその製造法に関する。
極、特に鋭利な先端から電子を放出する電界放出冷陰極
およびにその製造法に関する。
【０００２】
【従来の技術】微小な円錐上のエミッタと、エミッタの
すぐ近くに形成され、エミッタからの電流を引き出す機
能ならびに電流制御機能を持つゲート電極で構成された
微小冷陰極をアレイ上に並べた冷陰極が提案されている
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ，Ｖｏｌ３９，Ｎｏ７，ｐｐ３５０４，１９６
８）。このスピント型冷陰極は、熱陰極と比較して高い
電流密度が得られ、放出電子の速度分散が小さい等の利
点を持つ。また、単一の電界放出エミッタと比較して電
流雑音が小さく、数１０〜２００Ｖの低い電圧で動作
し、比較的悪い真空度の環境中でも動作するとされてい
る。
すぐ近くに形成され、エミッタからの電流を引き出す機
能ならびに電流制御機能を持つゲート電極で構成された
微小冷陰極をアレイ上に並べた冷陰極が提案されている
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ，Ｖｏｌ３９，Ｎｏ７，ｐｐ３５０４，１９６
８）。このスピント型冷陰極は、熱陰極と比較して高い
電流密度が得られ、放出電子の速度分散が小さい等の利
点を持つ。また、単一の電界放出エミッタと比較して電
流雑音が小さく、数１０〜２００Ｖの低い電圧で動作
し、比較的悪い真空度の環境中でも動作するとされてい
る。
【０００３】図５（ａ）には従来技術であるスピント
（Ｓｐｉｎｄｔ）型冷陰極主要部の構作の断面図を示し
ている。導電性の基板１０１の上に高さ約１μｍの微小
な円錐上のエミッタ１０２が膜堆積法によって形成され
ている。基板１０１とエミッタ１０２とは電気的に接続
されており、基板１０１（およびエミッタ１０２）とゲ
ート電極１０３の間には約１００Ｖの電圧が印加されて
いる。基板１０１とゲート電極１０３の間は約１μｍ、
ゲート電極の開口径も約１μｍと狭く、エミッタ１０２
の先端は極めて尖鋭に作られているので、エミッタ１０
２の先端には強い電解が加わる。この電解が２〜５×１
０7 Ｖ／ｃｍ以上になるとエミッタ１０２の先端から電
子が放出される。このような構作の微小冷陰極を基板１
０１の上にアレイ上に並べることにより大きな電流を放
出する平面上の陰極が構成される。
（Ｓｐｉｎｄｔ）型冷陰極主要部の構作の断面図を示し
ている。導電性の基板１０１の上に高さ約１μｍの微小
な円錐上のエミッタ１０２が膜堆積法によって形成され
ている。基板１０１とエミッタ１０２とは電気的に接続
されており、基板１０１（およびエミッタ１０２）とゲ
ート電極１０３の間には約１００Ｖの電圧が印加されて
いる。基板１０１とゲート電極１０３の間は約１μｍ、
ゲート電極の開口径も約１μｍと狭く、エミッタ１０２
の先端は極めて尖鋭に作られているので、エミッタ１０
２の先端には強い電解が加わる。この電解が２〜５×１
０7 Ｖ／ｃｍ以上になるとエミッタ１０２の先端から電
子が放出される。このような構作の微小冷陰極を基板１
０１の上にアレイ上に並べることにより大きな電流を放
出する平面上の陰極が構成される。
【０００４】図５（ｂ）は図５（ａ）に示す陰極の主要
部を部分的に拡大した断面図を示す。エミッタ１０２は
基板１０１の中央部に多数形成され、電子ビームの電子
源となる。ゲート電極１０３はエミッタ１０２の形成さ
れている部分に作られ、配線１０６を通してボンディン
グパッド１０７に接続されている。絶縁層１０４は、ゲ
ート電極１０３、配線１０６、ボンディングパッド１０
７と基板１０１の間に作られ、ゲート電極１０３、配線
１０６、ボンディングパッド１０７と基板１０１の絶縁
を保つ。
部を部分的に拡大した断面図を示す。エミッタ１０２は
基板１０１の中央部に多数形成され、電子ビームの電子
源となる。ゲート電極１０３はエミッタ１０２の形成さ
れている部分に作られ、配線１０６を通してボンディン
グパッド１０７に接続されている。絶縁層１０４は、ゲ
ート電極１０３、配線１０６、ボンディングパッド１０
７と基板１０１の間に作られ、ゲート電極１０３、配線
１０６、ボンディングパッド１０７と基板１０１の絶縁
を保つ。
【０００５】一方特開平３−１２９６３１号公報には従
来技術の冷陰極であるショットキー接合型電子放出素子
が開示されているが、この電子放出素子は本発明の電解
放出例陰極とほ異なり、ショットキー接合のアバランシ
ェ増幅で発生した電子の一部を真空中に取り出すもので
ある。そこに開示されているショットキー接合周辺部の
厚い酸化膜のＬＯＣＯＳ（Ｌｏｃａｌ ｏｘｉｄａｔｉ
ｏｎ ｏｆ ｓｉｌｉｃｏｎ）構造は、従来ガードリン
グで行なっていた素子分離機能をはたすもので、これに
よって冷陰極素子の構成を単純にし、微細化を可能にし
ている。
来技術の冷陰極であるショットキー接合型電子放出素子
が開示されているが、この電子放出素子は本発明の電解
放出例陰極とほ異なり、ショットキー接合のアバランシ
ェ増幅で発生した電子の一部を真空中に取り出すもので
ある。そこに開示されているショットキー接合周辺部の
厚い酸化膜のＬＯＣＯＳ（Ｌｏｃａｌ ｏｘｉｄａｔｉ
ｏｎ ｏｆ ｓｉｌｉｃｏｎ）構造は、従来ガードリン
グで行なっていた素子分離機能をはたすもので、これに
よって冷陰極素子の構成を単純にし、微細化を可能にし
ている。
【０００６】また、トランジスタ、集積回路等では能動
回路部分に企画してフィールド部分の絶縁層を厚くして
規制容量を抑える（特許からみた技術動向、昭和５０年
特許庁）技術が採用されている。
回路部分に企画してフィールド部分の絶縁層を厚くして
規制容量を抑える（特許からみた技術動向、昭和５０年
特許庁）技術が採用されている。
【０００７】
【発明が解決しようとする課題】図５において電解放出
冷陰極の放出電流を制御するためには、エミッタ１０２
とゲート電極１０３の間の電圧を変調する方法が一般に
考えられている。基板１０１とゲート電極１０３の間は
約１μｍと狭いため、変調周波数あるいは変調パルスの
立ち上がり時間はエミッタ１０２とゲート電極１０３の
間の静電容量で制限される。図５に示す陰極のエミッタ
１０２とゲート電極１０３の間の静電容量は、ゲート電
極１０３、配線１０６、ボンディングパッド１０７の面
積に比例し、絶縁層１０４の厚さに逆比例するので、主
に配線１０６、ボンディングパッド１０７の面積ならび
にゲート電極１０３の周辺部の面積は電子放出部の面積
に比較して２〜１０倍以上になる可能性がある。一方、
絶縁層１０４の厚さはゲート電極１０３のゲート開口系
ならびにエミッション特性、エミッタの製造条件等で決
まり、必要以上に厚くすることはできないので、エミッ
タ１０２とゲート電極１０３の間の静電容量を大幅に削
減できない。また、電解放出冷陰極では１μｍ以下の厚
さの絶縁層に１００Ｖ前後の高い電圧を印加するため、
絶縁層の欠陥による絶縁破壊か生じる恐れがある。さら
に、ゲート電極、配線、ボンディングパッドの周辺部で
は絶縁層の側面に沿って放電が発生する恐れがある。
冷陰極の放出電流を制御するためには、エミッタ１０２
とゲート電極１０３の間の電圧を変調する方法が一般に
考えられている。基板１０１とゲート電極１０３の間は
約１μｍと狭いため、変調周波数あるいは変調パルスの
立ち上がり時間はエミッタ１０２とゲート電極１０３の
間の静電容量で制限される。図５に示す陰極のエミッタ
１０２とゲート電極１０３の間の静電容量は、ゲート電
極１０３、配線１０６、ボンディングパッド１０７の面
積に比例し、絶縁層１０４の厚さに逆比例するので、主
に配線１０６、ボンディングパッド１０７の面積ならび
にゲート電極１０３の周辺部の面積は電子放出部の面積
に比較して２〜１０倍以上になる可能性がある。一方、
絶縁層１０４の厚さはゲート電極１０３のゲート開口系
ならびにエミッション特性、エミッタの製造条件等で決
まり、必要以上に厚くすることはできないので、エミッ
タ１０２とゲート電極１０３の間の静電容量を大幅に削
減できない。また、電解放出冷陰極では１μｍ以下の厚
さの絶縁層に１００Ｖ前後の高い電圧を印加するため、
絶縁層の欠陥による絶縁破壊か生じる恐れがある。さら
に、ゲート電極、配線、ボンディングパッドの周辺部で
は絶縁層の側面に沿って放電が発生する恐れがある。
【０００８】また、ボンディングパッド、配線部分の絶
縁層を厚くして静電容量を削減する場合、厚さの差を大
きくしてこの効果を上げようとすると、絶縁層の上の電
極に段差が生じ、電極に段切れが生じる恐れがある。
縁層を厚くして静電容量を削減する場合、厚さの差を大
きくしてこの効果を上げようとすると、絶縁層の上の電
極に段差が生じ、電極に段切れが生じる恐れがある。
【０００９】
【課題を解決するための手段】本発明においては、ゲー
ト電極の周辺部、ゲート電極に電圧を供給するためのボ
ンディングパッド、ボンディングパッドとゲート電極の
間の配線のうちの少なくとも一つについて、この下の絶
縁層の厚さを、電子放出領域の絶縁層の厚さよりも厚く
する。
ト電極の周辺部、ゲート電極に電圧を供給するためのボ
ンディングパッド、ボンディングパッドとゲート電極の
間の配線のうちの少なくとも一つについて、この下の絶
縁層の厚さを、電子放出領域の絶縁層の厚さよりも厚く
する。
【００１０】また、ゲート電極、配線、ボンディングバ
ッドの外枠よりも絶縁層の外枠の寸法を大きくする。
ッドの外枠よりも絶縁層の外枠の寸法を大きくする。
【００１１】また、この厚い絶縁層をリンシリケートガ
ラス（ＰＳＧ）、ボロンシリケートガラス、ボロンリン
シリケートガラスの様な低融点ガラスで形成するかある
いはＬＯＣＯＳ技術を用いて製造する。
ラス（ＰＳＧ）、ボロンシリケートガラス、ボロンリン
シリケートガラスの様な低融点ガラスで形成するかある
いはＬＯＣＯＳ技術を用いて製造する。
【００１２】
【作用】この結果、エミッタゲート間絶縁を十分良好に
保つとともに、エミッターゲート電極の間の静電容量を
十分小さくすることができる。このため、電子ビームの
変調周波数を十分高くすることができ、エミッターゲー
ト間に高周波信号あるいはパルス信号を印加するドライ
バー増幅器の付加を低減させることができる。さらに、
絶縁層の欠陥によってゲートとエミッタの間の絶縁破壊
が生じる確率が低下し、ゲート電極、配線、ボンディン
グパッドの周辺部で絶縁層の側面に沿って放電が発生す
る恐れが減少し、高信頼の動作が期待できる。
保つとともに、エミッターゲート電極の間の静電容量を
十分小さくすることができる。このため、電子ビームの
変調周波数を十分高くすることができ、エミッターゲー
ト間に高周波信号あるいはパルス信号を印加するドライ
バー増幅器の付加を低減させることができる。さらに、
絶縁層の欠陥によってゲートとエミッタの間の絶縁破壊
が生じる確率が低下し、ゲート電極、配線、ボンディン
グパッドの周辺部で絶縁層の側面に沿って放電が発生す
る恐れが減少し、高信頼の動作が期待できる。
【００１３】
【実施例】本発明の実施例を図面を参照して詳細に説明
する。
する。
【００１４】図１は本発明の第１の実施例を示す電解放
出冷陰極の構造図で、（ａ）は陰極の主要部を部分的に
拡大した断面図で、（ｂ）は平面図である。図１におい
て、シリコンの基板１の上には電子を放出する円錐状の
エミッタ２が形成され、基板１とエミッタ２とは電気的
に接続されている。第１絶縁層４のすぐ上に形成されて
おり、ゲート電極３と同じ金属層のパターニングによっ
て、配線６、ボンディングパッド７が作られる。ゲート
電極３と配線６、ボンディングパッド７は互いに電気的
に接続されており、図１には示していないが、ボンディ
ングパッド７に接続したワイヤを通して外部より電圧が
印加される。
出冷陰極の構造図で、（ａ）は陰極の主要部を部分的に
拡大した断面図で、（ｂ）は平面図である。図１におい
て、シリコンの基板１の上には電子を放出する円錐状の
エミッタ２が形成され、基板１とエミッタ２とは電気的
に接続されている。第１絶縁層４のすぐ上に形成されて
おり、ゲート電極３と同じ金属層のパターニングによっ
て、配線６、ボンディングパッド７が作られる。ゲート
電極３と配線６、ボンディングパッド７は互いに電気的
に接続されており、図１には示していないが、ボンディ
ングパッド７に接続したワイヤを通して外部より電圧が
印加される。
【００１５】破線の内側が電子放出領域１３で、複数の
エミッタ２が形成されている。ゲート電極３の周辺部す
なわちエミッタ２の形成されていない、破線の外側の部
分と配線６、ボンディングパッド７の下には、第１絶縁
層４の上にさら第２絶縁層５が堆積されている。なお、
エミッタ２はタングステンあるいはモリブデンのような
耐熱金属で作られ、ゲート電極３はタングステン等の金
属で作られ、第１絶縁層４には例えばシリコンの熱酸化
膜が使用される。第２絶縁層５にはシリコンの窒化膜あ
るいはリンシリケートガラス、ボロンシリケートガラ
ス、ボロンシリケートガラスの様な低融点ガラスなどが
使用される。第２絶縁層５に低融点ガラス膜を使用する
と、低融点ガラス膜を形成した後温度処理を行なうこと
によって、低融点ガラス膜の周辺部がだれて、絶縁層の
厚さが低融点ガラス膜の周辺部で連続的に変化するよう
にでき、第２絶縁層５を比較的厚くしてもゲート電極３
が段差の部分で段切れしないようにできる。
エミッタ２が形成されている。ゲート電極３の周辺部す
なわちエミッタ２の形成されていない、破線の外側の部
分と配線６、ボンディングパッド７の下には、第１絶縁
層４の上にさら第２絶縁層５が堆積されている。なお、
エミッタ２はタングステンあるいはモリブデンのような
耐熱金属で作られ、ゲート電極３はタングステン等の金
属で作られ、第１絶縁層４には例えばシリコンの熱酸化
膜が使用される。第２絶縁層５にはシリコンの窒化膜あ
るいはリンシリケートガラス、ボロンシリケートガラ
ス、ボロンシリケートガラスの様な低融点ガラスなどが
使用される。第２絶縁層５に低融点ガラス膜を使用する
と、低融点ガラス膜を形成した後温度処理を行なうこと
によって、低融点ガラス膜の周辺部がだれて、絶縁層の
厚さが低融点ガラス膜の周辺部で連続的に変化するよう
にでき、第２絶縁層５を比較的厚くしてもゲート電極３
が段差の部分で段切れしないようにできる。
【００１６】ゲート電極３の開口の直径は約１μｍ、エ
ミッタ２の高さは約１μｍ、第１絶縁層４の厚さは約
０．８μｍ、第２絶縁層の厚さは約１〜２μｍ、ゲート
電極の厚さは約０．２μｍである。また、ゲート電極
３、配線６、ボンディングパッド７の外枠は第２絶縁層
５の外枠よりも約１０μｍだけ内側になっている。これ
は、ゲート電極３、配線６、ボンディングパッド７と基
板１との間の絶縁長を長くとって、この間の絶縁抵抗を
高く保ち、高い絶縁電圧を保つためである。
ミッタ２の高さは約１μｍ、第１絶縁層４の厚さは約
０．８μｍ、第２絶縁層の厚さは約１〜２μｍ、ゲート
電極の厚さは約０．２μｍである。また、ゲート電極
３、配線６、ボンディングパッド７の外枠は第２絶縁層
５の外枠よりも約１０μｍだけ内側になっている。これ
は、ゲート電極３、配線６、ボンディングパッド７と基
板１との間の絶縁長を長くとって、この間の絶縁抵抗を
高く保ち、高い絶縁電圧を保つためである。
【００１７】この陰極を動作させるには、基板１すなわ
ちエミッタ２の電位を基準にして、ゲート電極３に数１
０〜約１００Ｖの電圧を印加する。
ちエミッタ２の電位を基準にして、ゲート電極３に数１
０〜約１００Ｖの電圧を印加する。
【００１８】本実施例においては、電子放出領域１３を
除いて絶縁層が厚いので、ゲート電極３とエミッタ２の
間の静電容量を大幅に削減でき、さらに、１００Ｖ程度
の高い電圧を印加する電解放出冷陰極で特に重要となる
絶縁層バルクおよび絶縁層沿面の絶縁破壊の可能性を低
下させることができるので高い信頼性を確保できる。
除いて絶縁層が厚いので、ゲート電極３とエミッタ２の
間の静電容量を大幅に削減でき、さらに、１００Ｖ程度
の高い電圧を印加する電解放出冷陰極で特に重要となる
絶縁層バルクおよび絶縁層沿面の絶縁破壊の可能性を低
下させることができるので高い信頼性を確保できる。
【００１９】さらに、電子放出領域１３周辺のゲート電
極３が第２絶縁層５厚さの影響のためわずかに持ちあけ
られており、ゲート電極３の近くで電子ビームを集束さ
せる電解が形成される。外部の電極で同様の電界を作る
ことができるが、図１の冷陰極では陰極の極近くでしか
も高い精度で電界を形成できるので、品質の良いリップ
ルの小さい電子ビームを形成できる。
極３が第２絶縁層５厚さの影響のためわずかに持ちあけ
られており、ゲート電極３の近くで電子ビームを集束さ
せる電解が形成される。外部の電極で同様の電界を作る
ことができるが、図１の冷陰極では陰極の極近くでしか
も高い精度で電界を形成できるので、品質の良いリップ
ルの小さい電子ビームを形成できる。
【００２０】図２は本発明の第２の実施例を示す電界放
出冷陰極の構造図で、（ａ）は陰極の主要部を部分的に
拡大した断面図、（ｂ）は陰極全体の平面図を示す。図
２において、図１と同じ番号の部分は図１の構成要素と
全く同じ構成要素を示す。エミッタ２が形成されている
電子放出部すなわち図２（ａ）の破線の内側の絶縁層は
第３絶縁層９、第４絶縁層１０の上にはゲート電極３が
形成され、第５絶縁層１１の上には部分的にゲート電極
３の周辺部、配線６、ボンディングパッド７が形成され
ている。
出冷陰極の構造図で、（ａ）は陰極の主要部を部分的に
拡大した断面図、（ｂ）は陰極全体の平面図を示す。図
２において、図１と同じ番号の部分は図１の構成要素と
全く同じ構成要素を示す。エミッタ２が形成されている
電子放出部すなわち図２（ａ）の破線の内側の絶縁層は
第３絶縁層９、第４絶縁層１０の上にはゲート電極３が
形成され、第５絶縁層１１の上には部分的にゲート電極
３の周辺部、配線６、ボンディングパッド７が形成され
ている。
【００２１】第３絶縁層９の厚さは０．１μｍ以下、第
５絶縁層の厚さはおよそ２〜５μｍで、他の部分の寸法
および印加する電圧は図１に示す第１の実施例と同じで
ある。
５絶縁層の厚さはおよそ２〜５μｍで、他の部分の寸法
および印加する電圧は図１に示す第１の実施例と同じで
ある。
【００２２】図３には図２に示す第２の実施例の陰極の
製作プロセスを示す。シリコン基板１の上に第３絶縁層
９である熱酸化膜を形成し、次にその上に第４絶縁層１
０である窒化シリコン膜を堆積する。次に、リソグラフ
ィーによって電子放出領域以外の絶縁層を除去し、図３
（ａ）を得る。次に、図３（ａ）の絶縁層をマスクとし
て基板１の全面を熱酸化して、マスクとした絶縁層の部
分を除いて厚い熱酸化層すなわち第５絶縁層１１を形成
して、図３（ｂ）を得る。この厚い熱酸化層１１を形成
する方法は半導体集積回路の素子分離に用いるＬＯＣＯ
Ｓプロセスと呼ばれるもので、第３絶縁層９とシリコン
基板１との界面に対し、上下にまたがる厚い絶縁層が形
成できる。次に、ゲート電極３、配線６、ボンディング
パッド７となる金属層を堆積し、リソグラフィーとエッ
チングによって、ゲート電極３のパターンを形成し、さ
らに、ゲート電極３、第４絶縁層９、第３絶縁層１０に
ゲート開口１２を形成する（図３（ｃ））。このあと
は、公知の方法でエミッタ２を蒸着によって形成し、図
３（ｄ）を得る。
製作プロセスを示す。シリコン基板１の上に第３絶縁層
９である熱酸化膜を形成し、次にその上に第４絶縁層１
０である窒化シリコン膜を堆積する。次に、リソグラフ
ィーによって電子放出領域以外の絶縁層を除去し、図３
（ａ）を得る。次に、図３（ａ）の絶縁層をマスクとし
て基板１の全面を熱酸化して、マスクとした絶縁層の部
分を除いて厚い熱酸化層すなわち第５絶縁層１１を形成
して、図３（ｂ）を得る。この厚い熱酸化層１１を形成
する方法は半導体集積回路の素子分離に用いるＬＯＣＯ
Ｓプロセスと呼ばれるもので、第３絶縁層９とシリコン
基板１との界面に対し、上下にまたがる厚い絶縁層が形
成できる。次に、ゲート電極３、配線６、ボンディング
パッド７となる金属層を堆積し、リソグラフィーとエッ
チングによって、ゲート電極３のパターンを形成し、さ
らに、ゲート電極３、第４絶縁層９、第３絶縁層１０に
ゲート開口１２を形成する（図３（ｃ））。このあと
は、公知の方法でエミッタ２を蒸着によって形成し、図
３（ｄ）を得る。
【００２３】図４は本発明の第３の実施例を示す電界放
出冷陰極の構造図で、（ａ）は陰極の主要部を部分的に
拡大した断面図、（ｂ）は陰極全体の平面図を示す。図
４において、図１および図２と同じ番号の部分は図１、
図２の構成要素と全く同じ構成要素を示す。図４と図２
との違いは、窒化シリコン膜である第４絶縁層１０とそ
の下の酸化シリコン膜である第３絶縁層９がＬＯＣＯＳ
構造である第５絶縁層１１を含めて、基板１の全面を覆
っていることと、第５絶縁層１１が破線で囲まれた配線
６、ボンディングパッド７、電子放出部の周辺部に限ら
れていることである。酸化シリコン膜はガスの吸着・透
過が生じにくいため、酸化シリコン層を窒化シリコン膜
で被覆することによって、真空中でガスの放出が抑えら
れる。
出冷陰極の構造図で、（ａ）は陰極の主要部を部分的に
拡大した断面図、（ｂ）は陰極全体の平面図を示す。図
４において、図１および図２と同じ番号の部分は図１、
図２の構成要素と全く同じ構成要素を示す。図４と図２
との違いは、窒化シリコン膜である第４絶縁層１０とそ
の下の酸化シリコン膜である第３絶縁層９がＬＯＣＯＳ
構造である第５絶縁層１１を含めて、基板１の全面を覆
っていることと、第５絶縁層１１が破線で囲まれた配線
６、ボンディングパッド７、電子放出部の周辺部に限ら
れていることである。酸化シリコン膜はガスの吸着・透
過が生じにくいため、酸化シリコン層を窒化シリコン膜
で被覆することによって、真空中でガスの放出が抑えら
れる。
【００２４】図４の構造を製造するには、図３（ｂ）の
ように第５絶縁層１１を形成した後、マスクとした第３
絶縁層９および第４絶縁層１０を除去して、新たに全面
に第３絶縁層９および第４絶縁層１０を積層する。この
２層の厚さは所定の電子放出特性を実現するため、約１
μｍになる。
ように第５絶縁層１１を形成した後、マスクとした第３
絶縁層９および第４絶縁層１０を除去して、新たに全面
に第３絶縁層９および第４絶縁層１０を積層する。この
２層の厚さは所定の電子放出特性を実現するため、約１
μｍになる。
【００２５】同様に、図１の第２絶縁層を覆うように窒
化シリコンと酸化シリコンの膜を形成しても同じ効果を
得ることができる。
化シリコンと酸化シリコンの膜を形成しても同じ効果を
得ることができる。
【００２６】図２、図３に示す第２の実施例および図４
に示す第３の実施例においては、第５絶縁層１１は第３
絶縁層９とシリコン基板１との界面に対し、上下にまた
がる厚い絶縁層となる。したがって、エミッタ２とゲー
ト電極３の間の静電容量を大幅に低くできるとともに、
第５絶縁層の厚さに比較して第５絶縁層１１と第４絶縁
層１０の表面の段差は小さいので、ゲート電極に段切れ
が生じる可能性を小さくできる。このように、ＬＯＣＯ
Ｓ技術を本冷陰極の製造工程に導入することによって、
集積回路に採用され、特開平３−１２９６３１号公報で
開示されたＬＯＣＯＳ技術本来の素子分離という効果で
はなく、エミッタ２とゲート電極３の間の静電容量を大
幅に削減でき、同時に高い信頼性が期待できるという全
く新らしい重要な効果を実現することが可能になる。
に示す第３の実施例においては、第５絶縁層１１は第３
絶縁層９とシリコン基板１との界面に対し、上下にまた
がる厚い絶縁層となる。したがって、エミッタ２とゲー
ト電極３の間の静電容量を大幅に低くできるとともに、
第５絶縁層の厚さに比較して第５絶縁層１１と第４絶縁
層１０の表面の段差は小さいので、ゲート電極に段切れ
が生じる可能性を小さくできる。このように、ＬＯＣＯ
Ｓ技術を本冷陰極の製造工程に導入することによって、
集積回路に採用され、特開平３−１２９６３１号公報で
開示されたＬＯＣＯＳ技術本来の素子分離という効果で
はなく、エミッタ２とゲート電極３の間の静電容量を大
幅に削減でき、同時に高い信頼性が期待できるという全
く新らしい重要な効果を実現することが可能になる。
【００２７】第１から第３の実施例において、ゲート電
極３の周辺部、配線６、ボンディングパッド７の少なく
とも一つの全体あるいは一部の絶縁層を厚くすることに
よっても静電容量削減の効果を得ることができる。
極３の周辺部、配線６、ボンディングパッド７の少なく
とも一つの全体あるいは一部の絶縁層を厚くすることに
よっても静電容量削減の効果を得ることができる。
【００２８】さらに本発明は金属材料の堆積あるいは基
板１のエッチング等で形成されたエミッタ２を持つ冷陰
極にも適用できる。
板１のエッチング等で形成されたエミッタ２を持つ冷陰
極にも適用できる。
【００２９】第１の実施例において、基板１には導電性
のシリコンを使用するとしているが、これに限らず他の
導電性材料、ならびにガラスやセラミックのような絶縁
材料の上に金属薄膜を堆積したものを使用して全く同様
に構成することができる。
のシリコンを使用するとしているが、これに限らず他の
導電性材料、ならびにガラスやセラミックのような絶縁
材料の上に金属薄膜を堆積したものを使用して全く同様
に構成することができる。
【００３０】
【発明の効果】以上説明したように、本発明の冷陰極に
おいては、ゲート−エミッタ間の静電容量を十分に小さ
くできるという効果がある。さらに、電界放出令陰極に
特に重要である効果として、１００Ｖ程度の電圧を印加
するゲート−エミッタ間の絶縁状態を良好に保ち、同時
に冷陰極からの電子ビームを高い精度で形成することが
できる。更に、本発明に示す絶縁層の構造を装用するこ
とにより、比較的厚い絶縁層を積層してもその上に形成
するゲート電極の段切れの発生を防止できる。
おいては、ゲート−エミッタ間の静電容量を十分に小さ
くできるという効果がある。さらに、電界放出令陰極に
特に重要である効果として、１００Ｖ程度の電圧を印加
するゲート−エミッタ間の絶縁状態を良好に保ち、同時
に冷陰極からの電子ビームを高い精度で形成することが
できる。更に、本発明に示す絶縁層の構造を装用するこ
とにより、比較的厚い絶縁層を積層してもその上に形成
するゲート電極の段切れの発生を防止できる。
【００３１】この結果、放出電流を高速でスイッチする
ことができ、あるいは放出電流を他高い周波数で変調す
ることができる。また、陰極の高い信頼性を長期間維持
でき、リップルの少ない高品質の電子ビームを形成でき
る。さらに、ガス放出の少ない冷陰極を実現できる。
ことができ、あるいは放出電流を他高い周波数で変調す
ることができる。また、陰極の高い信頼性を長期間維持
でき、リップルの少ない高品質の電子ビームを形成でき
る。さらに、ガス放出の少ない冷陰極を実現できる。
【図１】本発明の第１の実施例を示す電界放出冷陰極の
構造図で（ａ）は部分的に拡大した断面図、（ｂ）は平
面図である。
構造図で（ａ）は部分的に拡大した断面図、（ｂ）は平
面図である。
【図２】本発明の第２の実施例を示す電界放出冷陰極の
構造図で（ａ）は部分的に拡大した断面図、（ｂ）は平
面図である。
構造図で（ａ）は部分的に拡大した断面図、（ｂ）は平
面図である。
【図３】本発明の第２の実施例の電界放出冷陰極の製作
プロセスの概要図である。
プロセスの概要図である。
【図４】本発明の第２の実施例を示す電界放出冷陰極の
構造図で、（ａ）は部分的に拡大した断面図、（ｂ）は
平面図である。
構造図で、（ａ）は部分的に拡大した断面図、（ｂ）は
平面図である。
【図５】従来技術の冷陰極の構造図で（ａ）は断面図、
（ｂ）は平面図である。
（ｂ）は平面図である。
１，１０１ 基板 ２，１０２ エミッタ ３，１０３ ゲート電極 ４ 第１絶縁層 ５ 第２絶縁層 ６，１０６ 配線 ７，１０７ ボンディングパッド ８，１０８ 陰極 １０ 第３絶縁層 １１ 第５絶縁層 １２ ゲート開口 １３ 電子放出領域 １０４ 絶縁層 １０９ ＬＯＣＯＳ構造
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−208241（ＪＰ，Ａ) 特開 平２−223927（ＪＰ，Ａ) 特開 平３−129631（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 導電性を持つ基板あるいは絶縁性材料上
に導電性層を積層した基板と、前記基板の上に形成し、
先端を先鋭化した電子放出電極と、前記電子放出電極と
その付近を除いて前記基板上に形成した絶縁層と、前記
絶縁層の上に積層し、前記電子放出電極を取り囲む開口
を持ち外部から電圧を印加するための接続部を備えた制
御電極から構成され、前記電子放出電極に近傍で薄く、
それ以外で厚い絶縁層を備え、かつ前記絶縁層の一部あ
るいは全部に低融点ガラスを用いたことを特徴とする電
界放出冷陰極。 - 【請求項２】 前記制御電極の外枠が前記低融点ガラス
の外枠よりも内側に形成されていることを特徴とする請
求項１記載の電界放出冷陰極。 - 【請求項３】 前記低融点ガラスの周辺部がだれて連続
的に変化していることを特徴とする請求項１記載の電界
放出冷陰極。 - 【請求項４】 前記基板がシリコンであり、前記基板上
に形成した絶縁層が前記シリコンの熱酸化膜であり、前
記熱酸化膜上に前記低融点ガラスが形成されていること
を特徴とする請求項１記載の電界放出冷陰極。 - 【請求項５】 前記基板がシリコン基板であり、前記基
板上に形成した絶縁膜として前記基板を熱酸化してシリ
コンの熱酸化膜を形成し、前記厚い絶縁層として前記低
融点ガラスを前記熱酸化膜上に形成した後、温度処理を
行って前記低融点ガラス膜の周辺部がだれてその周辺部
で連続的に変化させることを特徴とする請求項１記載の
電界放出冷陰極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30823993A JP2625366B2 (ja) | 1993-12-08 | 1993-12-08 | 電界放出冷陰極およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30823993A JP2625366B2 (ja) | 1993-12-08 | 1993-12-08 | 電界放出冷陰極およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161286A JPH07161286A (ja) | 1995-06-23 |
| JP2625366B2 true JP2625366B2 (ja) | 1997-07-02 |
Family
ID=17978615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30823993A Expired - Fee Related JP2625366B2 (ja) | 1993-12-08 | 1993-12-08 | 電界放出冷陰極およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625366B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3079987B2 (ja) * | 1996-02-28 | 2000-08-21 | 日本電気株式会社 | 電界放出電子源およびその製造方法 |
| JP3156755B2 (ja) * | 1996-12-16 | 2001-04-16 | 日本電気株式会社 | 電界放出型冷陰極装置 |
| JP3019041B2 (ja) * | 1997-09-26 | 2000-03-13 | 日本電気株式会社 | 電界放出型陰極及びその製造方法 |
| WO2002061789A1 (fr) | 2001-02-01 | 2002-08-08 | Sharp Kabushiki Kaisha | Dispositif d'emission electronique et affichage d'emission de champ |
| KR20050112756A (ko) * | 2004-05-28 | 2005-12-01 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 그 제조방법 |
| JP4844041B2 (ja) * | 2005-08-15 | 2011-12-21 | ソニー株式会社 | 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02223927A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 液晶表示パネル |
| JP2733112B2 (ja) * | 1989-10-13 | 1998-03-30 | キヤノン株式会社 | 電子放出素子 |
| JP2789754B2 (ja) * | 1990-01-10 | 1998-08-20 | 三菱電機株式会社 | 大画面ディスプレイ装置 |
-
1993
- 1993-12-08 JP JP30823993A patent/JP2625366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07161286A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576760B2 (ja) | 微小電界放出冷陰極とその製造方法 | |
| US5534743A (en) | Field emission display devices, and field emission electron beam source and isolation structure components therefor | |
| JP2653008B2 (ja) | 冷陰極素子およびその製造方法 | |
| US6144144A (en) | Patterned resistor suitable for electron-emitting device | |
| KR100235212B1 (ko) | 전계방출 캐소드 및 그 제조방법 | |
| US5585689A (en) | Field-emission cathode having integrated electrical interconnects and electron tube using the same | |
| JP2625366B2 (ja) | 電界放出冷陰極およびその製造方法 | |
| US7005783B2 (en) | Solid state vacuum devices and method for making the same | |
| US5650688A (en) | Field emission cold cathode element having exposed substrate | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| JP2812356B2 (ja) | 電界放出型電子銃 | |
| JPH06162919A (ja) | 電界放出冷陰極素子 | |
| US5909033A (en) | Vacuum-sealed field-emission electron source and method of manufacturing the same | |
| US5635789A (en) | Cold cathode | |
| JP3266503B2 (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JP2646963B2 (ja) | 電界放出冷陰極とこれを用いた電子銃 | |
| US5911614A (en) | Field emission device and method for manufacturing same | |
| JP2737618B2 (ja) | 電界放出形電子源 | |
| JP2763219B2 (ja) | 電界放出型電子素子 | |
| JP2002260524A (ja) | 冷陰極電子源とそれを用いて構成した撮像装置、表示装置 | |
| JP2000243240A (ja) | 集束電極を具備する電界放出型陰極の製造方法 | |
| JP3144475B2 (ja) | 電界放出型冷陰極の製造方法 | |
| JP2848334B2 (ja) | 電界放出形電子源 | |
| JP2000164114A (ja) | 電界放射冷陰極及びその製造方法 | |
| JP2900855B2 (ja) | 冷陰極およびこれを用いた電子銃ならびに電子ビーム装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970212 |
|
| LAPS | Cancellation because of no payment of annual fees |