JP2618149B2 - キャッシュ内のデータ記憶スペースを管理する方法及びキャッシュ内でページ置換を行う装置 - Google Patents
キャッシュ内のデータ記憶スペースを管理する方法及びキャッシュ内でページ置換を行う装置Info
- Publication number
- JP2618149B2 JP2618149B2 JP4017624A JP1762492A JP2618149B2 JP 2618149 B2 JP2618149 B2 JP 2618149B2 JP 4017624 A JP4017624 A JP 4017624A JP 1762492 A JP1762492 A JP 1762492A JP 2618149 B2 JP2618149 B2 JP 2618149B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- cache
- pages
- addressing
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
- G06F12/127—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning using additional replacement algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/31—Providing disk cache in a specific location of a storage system
- G06F2212/312—In storage controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ記憶システムに係
り、更に詳細に説明すれば、データを媒体へマッピング
するのに連結チェーンを用いるようにした追記型（以下
「ＷＯＲＭ」という）光学媒体を利用するデータ記憶シ
ステムに係る。
り、更に詳細に説明すれば、データを媒体へマッピング
するのに連結チェーンを用いるようにした追記型（以下
「ＷＯＲＭ」という）光学媒体を利用するデータ記憶シ
ステムに係る。
【０００２】
【従来の技術】ＷＯＲＭ光学媒体は、データをアドレス
可能な連結チェーン（continuation chain）内に記憶す
る。連結チェーンとは、ＷＯＲＭ光学媒体上のアドレス
可能なセクタ・グループの連係リストである。一般に、
所定の連結チェーン内に記憶されたデータの一部のみが
望まれているとしても、当該連結チェーンの終わりまで
走査されるようになっている。かかる走査を行う理由
は、最後に記録されたデータ、従って正しいデータが、
その連結チェーン内のどの位置に現に記憶されているか
分かっていないからである。
可能な連結チェーン（continuation chain）内に記憶す
る。連結チェーンとは、ＷＯＲＭ光学媒体上のアドレス
可能なセクタ・グループの連係リストである。一般に、
所定の連結チェーン内に記憶されたデータの一部のみが
望まれているとしても、当該連結チェーンの終わりまで
走査されるようになっている。かかる走査を行う理由
は、最後に記録されたデータ、従って正しいデータが、
その連結チェーン内のどの位置に現に記憶されているか
分かっていないからである。
【０００３】データ記憶システムの性能を向上させるた
めには、ＷＯＲＭ光学媒体と授受するデータをキャッシ
ュすることが望ましい。本発明者は、通常のキャッシュ
について用いられるページ置換アルゴリズムを、ＷＯＲ
Ｍ光学媒体を利用するキャッシュ付きのデータ記憶シス
テムにそのまま適用すると、データの実効アクセス時間
が予想したように減少するのではなく、かえってシステ
ム性能が低下することを発見した。このようにシステム
性能が低下する理由は、このデータ記憶システムが連結
チェーンを用いてＷＯＲＭ光学媒体をアクセスする際
に、殆どのページ置換方式の基礎をなす「参照の局所
性」の原理に違反するからである。参照の局所性とは、
所定のアドレスに対して１回の読み取りアクセスがあれ
ば、次の読み取りアクセスは、この所定のアドレスの近
傍にあるアドレスをアクセス対象とする可能性が大であ
るということを意味するにすぎない。更に、連結チェー
ンを用いると、各ＷＯＲＭ光学媒体上にある長い連続し
た領域内にデータが置かれるようになる。これらの要因
の全ては、ＦＩＦＯ（First In First Out）及びＬＲＵ
（Least Recently Used ）型のページ置換方式をしてシ
ステム性能を低下させるように作用するものと考えられ
る。このため、ＦＩＦＯ又はＬＲＵ型ではない、改善さ
れたページ置換方式及び装置を提供することが望まし
い。一般に、前述のページ置換方式を用いると、放出中
のデータ・ページ（以下「ページ」と略記）が、ホスト
・プロセッサにより要求される次のページとなることが
ある。そのような可能性は、データ記録用のフォーマッ
トとしてチェーニングを用いるようなＷＯＲＭ光学媒体
に接続される処の、キャッシュの効率を著しく低下させ
ることは明らかである。従って、ＷＯＲＭ光学媒体上の
データをフォーマット化する連結チェーンのフォーマッ
トに適合するようにしたページ置換方式及び装置を提供
することが望ましい。
めには、ＷＯＲＭ光学媒体と授受するデータをキャッシ
ュすることが望ましい。本発明者は、通常のキャッシュ
について用いられるページ置換アルゴリズムを、ＷＯＲ
Ｍ光学媒体を利用するキャッシュ付きのデータ記憶シス
テムにそのまま適用すると、データの実効アクセス時間
が予想したように減少するのではなく、かえってシステ
ム性能が低下することを発見した。このようにシステム
性能が低下する理由は、このデータ記憶システムが連結
チェーンを用いてＷＯＲＭ光学媒体をアクセスする際
に、殆どのページ置換方式の基礎をなす「参照の局所
性」の原理に違反するからである。参照の局所性とは、
所定のアドレスに対して１回の読み取りアクセスがあれ
ば、次の読み取りアクセスは、この所定のアドレスの近
傍にあるアドレスをアクセス対象とする可能性が大であ
るということを意味するにすぎない。更に、連結チェー
ンを用いると、各ＷＯＲＭ光学媒体上にある長い連続し
た領域内にデータが置かれるようになる。これらの要因
の全ては、ＦＩＦＯ（First In First Out）及びＬＲＵ
（Least Recently Used ）型のページ置換方式をしてシ
ステム性能を低下させるように作用するものと考えられ
る。このため、ＦＩＦＯ又はＬＲＵ型ではない、改善さ
れたページ置換方式及び装置を提供することが望まし
い。一般に、前述のページ置換方式を用いると、放出中
のデータ・ページ（以下「ページ」と略記）が、ホスト
・プロセッサにより要求される次のページとなることが
ある。そのような可能性は、データ記録用のフォーマッ
トとしてチェーニングを用いるようなＷＯＲＭ光学媒体
に接続される処の、キャッシュの効率を著しく低下させ
ることは明らかである。従って、ＷＯＲＭ光学媒体上の
データをフォーマット化する連結チェーンのフォーマッ
トに適合するようにしたページ置換方式及び装置を提供
することが望ましい。
【０００４】データのアドレッシングは、２つの手順で
行うことができる。第１のアドレッシング手順は周知の
ハッシュ・テーブルを用いるものであり、第２のアドレ
ッシング手順は通常のディレクトリ・トリー（階層アド
レス・トリー）を用いるものである。本発明によれば、
これらの２つのアドレッシング手順について、最適のペ
ージ置換方式を互いに異なるようにすることが決定され
た。これらのアドレッシング手順に基づいて、ページ置
換方式を最適化することが望ましい。
行うことができる。第１のアドレッシング手順は周知の
ハッシュ・テーブルを用いるものであり、第２のアドレ
ッシング手順は通常のディレクトリ・トリー（階層アド
レス・トリー）を用いるものである。本発明によれば、
これらの２つのアドレッシング手順について、最適のペ
ージ置換方式を互いに異なるようにすることが決定され
た。これらのアドレッシング手順に基づいて、ページ置
換方式を最適化することが望ましい。
【０００５】米国特許第４８８２６４２号は、必ずしも
データが完全に充填されていない周辺キャッシュ用のペ
ージ置換アルゴリズムを開示している。このページ置換
アルゴリズムは、ＬＲＵ型のページ置換方式に見られる
ように、参照の局所性の原理を利用するものである。従
って、この米国特許は、ＬＲＵ型のページ置換方式をペ
ージ置換の主制御として除外することを示唆していな
い。
データが完全に充填されていない周辺キャッシュ用のペ
ージ置換アルゴリズムを開示している。このページ置換
アルゴリズムは、ＬＲＵ型のページ置換方式に見られる
ように、参照の局所性の原理を利用するものである。従
って、この米国特許は、ＬＲＵ型のページ置換方式をペ
ージ置換の主制御として除外することを示唆していな
い。
【０００６】IBM Technical Disclosure Bulletin, Vo
l.15, No.1, June 1972, pp. 271-274 は、ページ置換
アルゴリズムの効率を向上させるためにキャッシュを区
分化することを開示している。このアルゴリズムは、参
照の局所性が有効であることを必須としている。キャッ
シュ内にあるデータのグループ化は、最後に使用された
グループが常に最新に使用された（ＭＲＵ）グループと
なるように、複数のグループをページ置換のために周期
的に使用しなければならない。
l.15, No.1, June 1972, pp. 271-274 は、ページ置換
アルゴリズムの効率を向上させるためにキャッシュを区
分化することを開示している。このアルゴリズムは、参
照の局所性が有効であることを必須としている。キャッ
シュ内にあるデータのグループ化は、最後に使用された
グループが常に最新に使用された（ＭＲＵ）グループと
なるように、複数のグループをページ置換のために周期
的に使用しなければならない。
【０００７】米国特許第４８０２０８６号は、前掲の文
献と同様の構成を示している。この米国特許は、キャッ
シュの内部マッピングに関係する連係リストを用いてい
る。そのような連係リストの利用は、補助記憶装置内で
連係リストを使用したり、補助記憶装置内にそのような
データ・フォーマットを収納するようにキャッシュを管
理することに関連付けられていない。
献と同様の構成を示している。この米国特許は、キャッ
シュの内部マッピングに関係する連係リストを用いてい
る。そのような連係リストの利用は、補助記憶装置内で
連係リストを使用したり、補助記憶装置内にそのような
データ・フォーマットを収納するようにキャッシュを管
理することに関連付けられていない。
【０００８】英国特許第２２１４６６９号は、主メモリ
用のキャッシュを複数のセットに分割することを開示し
ている。この英国特許のページ置換方式は、最新に使用
された（ＭＲＵ）ページを保持しない一のセットから、
放出すべき一のページを選択する。各セット内のデータ
は、連係リスト内の複数のセットの形式で補助記憶装置
内に記憶されたデータが本発明において関連付けられる
ようには、アクセスにより関連付けられていない。
用のキャッシュを複数のセットに分割することを開示し
ている。この英国特許のページ置換方式は、最新に使用
された（ＭＲＵ）ページを保持しない一のセットから、
放出すべき一のページを選択する。各セット内のデータ
は、連係リスト内の複数のセットの形式で補助記憶装置
内に記憶されたデータが本発明において関連付けられる
ようには、アクセスにより関連付けられていない。
【０００９】
【発明が解決しようとする課題】本発明の目的は、補助
記憶装置内に連結チェーンの形式で記憶されたデータに
ついて使用するための、効率のよいページ置換方法及び
装置を提供することである。
記憶装置内に連結チェーンの形式で記憶されたデータに
ついて使用するための、効率のよいページ置換方法及び
装置を提供することである。
【００１０】本発明の他の目的は、データ・アクセス法
に基づいてページ置換手順を選択することである。
に基づいてページ置換手順を選択することである。
【００１１】
【課題を解決するための手段】本発明の第１の側面によ
れば、補助記憶装置に接続されたキャッシュのページ置
換は、優先順位付けられた複数のページ・セット（以下
「セット」と略記）を設定することに基づいている。こ
こで、各セットは、データを記憶する補助記憶装置内の
一の連結チェーンから取り出されるものである。複数の
セットを、補助記憶装置の共通の連結チェーンから取り
出すことができる。一のセットは、ＬＲＵやＦＩＦＯの
ような幾つかのページ置換方式のうち任意のものに基づ
いて置換すべきページを保持するように選択される。選
択されたセット内の置換すべきページは、当該セットに
おけるＬＩＦＯ（Last In First Out ）型のページ選択
により識別される。
れば、補助記憶装置に接続されたキャッシュのページ置
換は、優先順位付けられた複数のページ・セット（以下
「セット」と略記）を設定することに基づいている。こ
こで、各セットは、データを記憶する補助記憶装置内の
一の連結チェーンから取り出されるものである。複数の
セットを、補助記憶装置の共通の連結チェーンから取り
出すことができる。一のセットは、ＬＲＵやＦＩＦＯの
ような幾つかのページ置換方式のうち任意のものに基づ
いて置換すべきページを保持するように選択される。選
択されたセット内の置換すべきページは、当該セットに
おけるＬＩＦＯ（Last In First Out ）型のページ選択
により識別される。
【００１２】本発明の第２の側面では、ハッシュ・テー
ブルがデータのアドレッシングに用いられるときに、前
述のページ置換が用いられる。他方、ディレクトリ・ト
リーがデータのアドレッシングに用いられるときは、選
択されたセット内にある複数のページのうち最も古くに
使用された（ＬＲＵ）ページが放出すべきページとして
識別され且つ置換されることになる。
ブルがデータのアドレッシングに用いられるときに、前
述のページ置換が用いられる。他方、ディレクトリ・ト
リーがデータのアドレッシングに用いられるときは、選
択されたセット内にある複数のページのうち最も古くに
使用された（ＬＲＵ）ページが放出すべきページとして
識別され且つ置換されることになる。
【００１３】
【実施例】添付の図面では、同一の参照数字が同一の構
成要素を示していることに留意されたい。図１を参照す
るに、１台以上のホスト・プロセッサ１０が、マイクロ
プロセッサ制御式の周辺コントローラ１２に接続されて
いる。周辺コントローラ１２は、キャッシュ１３を有す
る。キャッシュ１３は、ホスト・プロセッサ１０と１台
以上のディスク記憶装置１４及び１５を有するデータ記
憶システムとの間で転送中のデータをキャッシュする。
図示の実施例では、ディスク記憶装置１４及び１５は、
ＷＯＲＭ光学媒体を利用する。図１の実施例は、幾つか
の形態を取り得る。例えば、通常のパーソナル・コンピ
ュータでは、周辺コントローラ１２は、パーソナル・コ
ンピュータのカード・スロットに挿入される回路ボード
を構成することができる。他の形態のコンピュータで
は、ホスト・プロセッサ１０及び周辺コントローラ１２
が、一の印刷回路ボードを共用するか、又は単一の半導
体チップ内でこれを実現することができる。最上位のコ
ンピュータでは、ホスト・プロセッサ１０及び周辺コン
トローラ１２について、別個のエンティティをそれぞれ
用いることができる。
成要素を示していることに留意されたい。図１を参照す
るに、１台以上のホスト・プロセッサ１０が、マイクロ
プロセッサ制御式の周辺コントローラ１２に接続されて
いる。周辺コントローラ１２は、キャッシュ１３を有す
る。キャッシュ１３は、ホスト・プロセッサ１０と１台
以上のディスク記憶装置１４及び１５を有するデータ記
憶システムとの間で転送中のデータをキャッシュする。
図示の実施例では、ディスク記憶装置１４及び１５は、
ＷＯＲＭ光学媒体を利用する。図１の実施例は、幾つか
の形態を取り得る。例えば、通常のパーソナル・コンピ
ュータでは、周辺コントローラ１２は、パーソナル・コ
ンピュータのカード・スロットに挿入される回路ボード
を構成することができる。他の形態のコンピュータで
は、ホスト・プロセッサ１０及び周辺コントローラ１２
が、一の印刷回路ボードを共用するか、又は単一の半導
体チップ内でこれを実現することができる。最上位のコ
ンピュータでは、ホスト・プロセッサ１０及び周辺コン
トローラ１２について、別個のエンティティをそれぞれ
用いることができる。
【００１４】図２には、ＷＯＲＭ光学媒体上のデータを
アドレス可能に記憶するために用いられる、通常の連結
チェーンが示されている。ＷＯＲＭ光学媒体の２つのト
ラック２０及び２１が示されている。トラック２０及び
２１の各々は、セクタ・マーク２３により複数のセクタ
へそれぞれセグメント化され、隣接するセクタ・マーク
２３間のトラック領域が、一のトラックのアドレス可能
な一のセクタを構成するようになっている。この点に関
連して、ＷＯＲＭ光学媒体はしばしば単一の螺旋状トラ
ックを含むことがあるが、この場合には、一の螺旋状ト
ラックの１周転をトラックと呼ぶことにする。各セクタ
は、同様のデータ記憶用のフォーマットを有する。セク
タ２２内の最初のフィールドである逆方向ポインタ（Ｒ
Ｐ）フィールド２４は、一の連結チェーン内の直前のセ
クタをアドレス可能に指定する。かかる直前のセクタと
は、次に連続するセクタである場合もあり、異なるトラ
ック内にある場合もある。次のデータ・フィールド２５
は、１ページを記憶する。１ページの記憶には、複数の
セクタ２２のクラスタが必要になることがある。セクタ
２２内の最後のフィールドである順方向ポインタ（Ｆ
Ｐ）フィールド２６は、当該連結チェーン内の直後のセ
クタ（例えば、省略記号２７によって表されるトラック
２０内のセクタ）をアドレス可能に指定する。これらの
連続的なセクタの最後のものは、セクタ２８である。こ
のセクタ２８は、省略記号２７によって表される一の隣
接セクタを指定するＲＰフィールド２９と、例えばトラ
ック２１のセクタ３６をアドレス可能に指定するＦＰフ
ィールド３０とを有する。空きセクタ３５は、他の連結
チェーン（図示せず）のために割り当てられており、記
憶すべきデータを待機している。セクタ３６は、セクタ
２８をアドレス可能に指定するＲＰフィールド３８と、
割り当てられているが空白であるセクタ３７をアドレス
可能に指定するＦＰフィールド４０とを含んでいる。空
きセクタ３７は、前記の連結チェーンが新しいデータを
受け取り且つこれを記憶するのを待機している。その
間、空きセクタ３７は、その連結チェーンの終わりを表
示する。セクタ３６は、１ページとして記憶される３つ
のデータ・エレメント３９を有する。ＷＯＲＭ光学媒体
内の連結チェーンは、当該光学媒体上の他のチェーン及
びデータに跨って分散され、それらとインタリーブされ
る。
アドレス可能に記憶するために用いられる、通常の連結
チェーンが示されている。ＷＯＲＭ光学媒体の２つのト
ラック２０及び２１が示されている。トラック２０及び
２１の各々は、セクタ・マーク２３により複数のセクタ
へそれぞれセグメント化され、隣接するセクタ・マーク
２３間のトラック領域が、一のトラックのアドレス可能
な一のセクタを構成するようになっている。この点に関
連して、ＷＯＲＭ光学媒体はしばしば単一の螺旋状トラ
ックを含むことがあるが、この場合には、一の螺旋状ト
ラックの１周転をトラックと呼ぶことにする。各セクタ
は、同様のデータ記憶用のフォーマットを有する。セク
タ２２内の最初のフィールドである逆方向ポインタ（Ｒ
Ｐ）フィールド２４は、一の連結チェーン内の直前のセ
クタをアドレス可能に指定する。かかる直前のセクタと
は、次に連続するセクタである場合もあり、異なるトラ
ック内にある場合もある。次のデータ・フィールド２５
は、１ページを記憶する。１ページの記憶には、複数の
セクタ２２のクラスタが必要になることがある。セクタ
２２内の最後のフィールドである順方向ポインタ（Ｆ
Ｐ）フィールド２６は、当該連結チェーン内の直後のセ
クタ（例えば、省略記号２７によって表されるトラック
２０内のセクタ）をアドレス可能に指定する。これらの
連続的なセクタの最後のものは、セクタ２８である。こ
のセクタ２８は、省略記号２７によって表される一の隣
接セクタを指定するＲＰフィールド２９と、例えばトラ
ック２１のセクタ３６をアドレス可能に指定するＦＰフ
ィールド３０とを有する。空きセクタ３５は、他の連結
チェーン（図示せず）のために割り当てられており、記
憶すべきデータを待機している。セクタ３６は、セクタ
２８をアドレス可能に指定するＲＰフィールド３８と、
割り当てられているが空白であるセクタ３７をアドレス
可能に指定するＦＰフィールド４０とを含んでいる。空
きセクタ３７は、前記の連結チェーンが新しいデータを
受け取り且つこれを記憶するのを待機している。その
間、空きセクタ３７は、その連結チェーンの終わりを表
示する。セクタ３６は、１ページとして記憶される３つ
のデータ・エレメント３９を有する。ＷＯＲＭ光学媒体
内の連結チェーンは、当該光学媒体上の他のチェーン及
びデータに跨って分散され、それらとインタリーブされ
る。
【００１５】図３には、ＷＯＲＭ光学媒体内の連結チェ
ーンをアドレス可能にアクセスする態様が示されてい
る。キャッシュ１３内に記憶されたデータをアクセスす
るためには、周知のように、補助記憶装置を構成するデ
ィスク記憶装置１４及び１５のアドレスを用いる。即
ち、キャッシュ１３のアクセス４３は、キャッシュ１３
内のページを見い出すか又はキャッシュ１３にページを
記憶するために、補助記憶装置のアドレスを用いるので
ある。通常のディレクトリ（図示せず）が、この補助記
憶装置のアドレスをキャッシュ１３内のアドレスに変換
する。キャッシュ１３のアドレッシングは、２つのパス
のうち一方を介して行うことができる。第１のパスは、
通常の構成を有するハッシュ・テーブル４５を用いて、
主としてキャッシュ１３内の順次に処理されるデータ
（順次処理データ）をアドレス可能にアクセスする、と
いうものである。そのようなデータは、図３ではデータ
４４の一部として表されている。非順次に処理されるデ
ータ（非順次処理データ）については、アクセス４３
は、データ４４をアクセスするためにディレクトリ・ト
リー４６を用いる。キャッシュ１３内のデータ４４の状
態は、ホスト・プロセッサ１０の動作に応じて時間とと
もに変化し、又は或るデータについて順次又は非順次の
アクセス・モードを選択するためにホスト・プロセッサ
１０から周辺コントローラ１２に送られる信号により予
め定めることができる。
ーンをアドレス可能にアクセスする態様が示されてい
る。キャッシュ１３内に記憶されたデータをアクセスす
るためには、周知のように、補助記憶装置を構成するデ
ィスク記憶装置１４及び１５のアドレスを用いる。即
ち、キャッシュ１３のアクセス４３は、キャッシュ１３
内のページを見い出すか又はキャッシュ１３にページを
記憶するために、補助記憶装置のアドレスを用いるので
ある。通常のディレクトリ（図示せず）が、この補助記
憶装置のアドレスをキャッシュ１３内のアドレスに変換
する。キャッシュ１３のアドレッシングは、２つのパス
のうち一方を介して行うことができる。第１のパスは、
通常の構成を有するハッシュ・テーブル４５を用いて、
主としてキャッシュ１３内の順次に処理されるデータ
（順次処理データ）をアドレス可能にアクセスする、と
いうものである。そのようなデータは、図３ではデータ
４４の一部として表されている。非順次に処理されるデ
ータ（非順次処理データ）については、アクセス４３
は、データ４４をアクセスするためにディレクトリ・ト
リー４６を用いる。キャッシュ１３内のデータ４４の状
態は、ホスト・プロセッサ１０の動作に応じて時間とと
もに変化し、又は或るデータについて順次又は非順次の
アクセス・モードを選択するためにホスト・プロセッサ
１０から周辺コントローラ１２に送られる信号により予
め定めることができる。
【００１６】図４には、図示のデータ記憶システムにお
けるページ置換制御を実現するための制御構造が示され
ている。データは、図５に関連して後述する態様で、キ
ャッシュ１３内に記憶されている。ここでは、キャッシ
ュ１３内のデータが、それぞれ複数のページから成る複
数のセットの形式で記憶され、各セットが図２に関連し
て既に説明したように一の連結チェーンから取り出され
ることだけを述べておけば十分であろう。説明の便宜
上、どのセットが放出すべきページを保持するかという
選択は、ＬＲＵリスト４７に基づいて行われるものとす
る。キャッシュ１３内にある各セットは、ＬＲＵリスト
４７内で表されている。ＬＲＵリスト４７の一端にある
ＭＲＵ位置は、最新に使用された（ＭＲＵ）セットを表
し、他方、ＬＲＵリスト４７の他端にあるＬＲＵ位置
は、最も古くに使用された（ＬＲＵ）セットを表す。Ｌ
ＲＵセットとして識別されるセットは、キャッシュ１３
から一のページを放出すべきセットである。各アクセス
ごとに、そのアクセスの対象となったページを保持する
セットがＬＲＵリスト４７のＭＲＵ位置に来るように、
ＬＲＵリスト４７が周知の態様で更新される。
けるページ置換制御を実現するための制御構造が示され
ている。データは、図５に関連して後述する態様で、キ
ャッシュ１３内に記憶されている。ここでは、キャッシ
ュ１３内のデータが、それぞれ複数のページから成る複
数のセットの形式で記憶され、各セットが図２に関連し
て既に説明したように一の連結チェーンから取り出され
ることだけを述べておけば十分であろう。説明の便宜
上、どのセットが放出すべきページを保持するかという
選択は、ＬＲＵリスト４７に基づいて行われるものとす
る。キャッシュ１３内にある各セットは、ＬＲＵリスト
４７内で表されている。ＬＲＵリスト４７の一端にある
ＭＲＵ位置は、最新に使用された（ＭＲＵ）セットを表
し、他方、ＬＲＵリスト４７の他端にあるＬＲＵ位置
は、最も古くに使用された（ＬＲＵ）セットを表す。Ｌ
ＲＵセットとして識別されるセットは、キャッシュ１３
から一のページを放出すべきセットである。各アクセス
ごとに、そのアクセスの対象となったページを保持する
セットがＬＲＵリスト４７のＭＲＵ位置に来るように、
ＬＲＵリスト４７が周知の態様で更新される。
【００１７】アクセスのためにハッシュ・テーブル４５
が用いられる場合には、アクセスされたセット内のデー
タは順次処理データとして指定される。この順次処理デ
ータの指定は、任意の手順によって決定することができ
る。一のセット内の順次処理データについては、当該セ
ット内の放出すべきページは最後に記憶されたページで
ある。そのようなページの識別は、複数のＬＩＦＯスタ
ック４８によって行われる。ここで、順次処理データを
有するセットの各々ごとに、１つのＬＩＦＯスタック４
８が設けられる。本実施例では、一のセット内のページ
の識別は、ＬＩＦＯスタック４８を用いて行われる。即
ち、これらのＬＩＦＯスタック４８の各々における最上
位エントリは、そのセット内の複数のページのうちキャ
ッシュ１３内に最後に記憶されたページを識別する。選
択された一のセットに対応するＬＩＦＯスタック４８が
ポップされると、そのＬＩＦＯスタック４８の最上位エ
ントリに対応するページが、当該セット内の複数のペー
ジのうち最後に記憶されたページとして選択され且つ放
出される。かかる最後に記憶されたページの放出は、従
来技術の教示に反するように見えるかもしれないが、そ
の利点は、かかる最後に記憶されたページが当該セット
においてアクセスされた最後のページである確率が大き
くなり、従ってキャッシュ１３を通して諸ページを処理
する場合のシステム全体の遅延が最小になる確率が大き
くなる、ということである。ここで留意すべきは、この
放出されるページは、キャッシュ１３内に最後に記憶さ
れたページである必要はなく、むしろ最も古くにアクセ
スされたセット内の最後に記憶されたページである、と
いう点である。
が用いられる場合には、アクセスされたセット内のデー
タは順次処理データとして指定される。この順次処理デ
ータの指定は、任意の手順によって決定することができ
る。一のセット内の順次処理データについては、当該セ
ット内の放出すべきページは最後に記憶されたページで
ある。そのようなページの識別は、複数のＬＩＦＯスタ
ック４８によって行われる。ここで、順次処理データを
有するセットの各々ごとに、１つのＬＩＦＯスタック４
８が設けられる。本実施例では、一のセット内のページ
の識別は、ＬＩＦＯスタック４８を用いて行われる。即
ち、これらのＬＩＦＯスタック４８の各々における最上
位エントリは、そのセット内の複数のページのうちキャ
ッシュ１３内に最後に記憶されたページを識別する。選
択された一のセットに対応するＬＩＦＯスタック４８が
ポップされると、そのＬＩＦＯスタック４８の最上位エ
ントリに対応するページが、当該セット内の複数のペー
ジのうち最後に記憶されたページとして選択され且つ放
出される。かかる最後に記憶されたページの放出は、従
来技術の教示に反するように見えるかもしれないが、そ
の利点は、かかる最後に記憶されたページが当該セット
においてアクセスされた最後のページである確率が大き
くなり、従ってキャッシュ１３を通して諸ページを処理
する場合のシステム全体の遅延が最小になる確率が大き
くなる、ということである。ここで留意すべきは、この
放出されるページは、キャッシュ１３内に最後に記憶さ
れたページである必要はなく、むしろ最も古くにアクセ
スされたセット内の最後に記憶されたページである、と
いう点である。
【００１８】参照符号４９は、非順次処理データを有す
るセット内のページについての複数のＬＲＵリストを総
括的に示すものである。非順次処理データを有する複数
のセットから所定のページを選択するために、ＬＲＵと
は異なる手順を用いることができる。
るセット内のページについての複数のＬＲＵリストを総
括的に示すものである。非順次処理データを有する複数
のセットから所定のページを選択するために、ＬＲＵと
は異なる手順を用いることができる。
【００１９】図５には、所定の時点におけるキャッシュ
１３のデータ記憶マッピングが示されている。キャッシ
ュ１３は、２０ページを記憶する容量を有する。４つの
セットＡ〜Ｄは、ページＡ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１
〜Ｃ８、Ｄ１〜Ｄ４をそれぞれ有する。これらのセット
Ａ〜Ｄの各々は、図２に関連して既に説明したように、
一の連結チェーンから取り出される。例えば、セットＡ
及びＢは同一の連結チェーンから取り出され、セットＡ
内の複数のページは第１の連結チェーン内に４個の位置
を有するＷＯＲＭ光学媒体上に連続的に記憶され、セッ
トＢ内の複数のページは第１の連結チェーン内に他の４
個の位置を有するＷＯＲＭ光学媒体上に記憶されてい
る。ここで、「連続的」という用語は、一の連結チェー
ン内の連続する複数の位置を意味する。互いに隣接する
複数のチェーン位置は、ＷＯＲＭ光学媒体上で物理的に
離れていることもある。セットＣ及びＤは、２つの互い
に異なる連結チェーンからのものである。連続的な複数
のチェーン位置からの各セット内の全てのページは、ア
ドレッシングの類似性（affinity）を有するといわれ
る。キャッシュ１３内の諸ページの位置は、一のセット
のメンバであることとは関係ない。
１３のデータ記憶マッピングが示されている。キャッシ
ュ１３は、２０ページを記憶する容量を有する。４つの
セットＡ〜Ｄは、ページＡ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１
〜Ｃ８、Ｄ１〜Ｄ４をそれぞれ有する。これらのセット
Ａ〜Ｄの各々は、図２に関連して既に説明したように、
一の連結チェーンから取り出される。例えば、セットＡ
及びＢは同一の連結チェーンから取り出され、セットＡ
内の複数のページは第１の連結チェーン内に４個の位置
を有するＷＯＲＭ光学媒体上に連続的に記憶され、セッ
トＢ内の複数のページは第１の連結チェーン内に他の４
個の位置を有するＷＯＲＭ光学媒体上に記憶されてい
る。ここで、「連続的」という用語は、一の連結チェー
ン内の連続する複数の位置を意味する。互いに隣接する
複数のチェーン位置は、ＷＯＲＭ光学媒体上で物理的に
離れていることもある。セットＣ及びＤは、２つの互い
に異なる連結チェーンからのものである。連続的な複数
のチェーン位置からの各セット内の全てのページは、ア
ドレッシングの類似性（affinity）を有するといわれ
る。キャッシュ１３内の諸ページの位置は、一のセット
のメンバであることとは関係ない。
【００２０】図６には、４つのセットＡ〜Ｄの各々ごと
に１つの位置を有するレジスタ５６が示されている。記
号Ｈ及びＴは、ハッシュ・テーブル４５及びディレクト
リ・トリー４６を用いるアドレッシング・パスをそれぞ
れ示している。レジスタ５６のセットＡ〜Ｄの位置は、
複数の手順の何れか１つに設定することができる。ホス
ト・プロセッサ１０は、アクセス手順のタイプを順次又
は非順次として指定することができる。この場合、キャ
ッシュ１３の動作をモニタしてそのアクセスのタイプを
検出することができ、ディスク記憶装置１４及び１５の
動作もこれと同様にモニタすることができる。
に１つの位置を有するレジスタ５６が示されている。記
号Ｈ及びＴは、ハッシュ・テーブル４５及びディレクト
リ・トリー４６を用いるアドレッシング・パスをそれぞ
れ示している。レジスタ５６のセットＡ〜Ｄの位置は、
複数の手順の何れか１つに設定することができる。ホス
ト・プロセッサ１０は、アクセス手順のタイプを順次又
は非順次として指定することができる。この場合、キャ
ッシュ１３の動作をモニタしてそのアクセスのタイプを
検出することができ、ディスク記憶装置１４及び１５の
動作もこれと同様にモニタすることができる。
【００２１】図７には、図１のシステムにおいてページ
置換を行うための動作が示されている。このページ置換
を、周辺コントローラ１２又はホスト・プロセッサ１０
においてプログラムで実現するか、或いはそのプログラ
ム形式の実現形態を周辺コントローラ１２とホスト・プ
ロセッサ１０とに分散させるようにすることが好まし
い。ここで、「コンピュータ手段」が、ホスト・プロセ
ッサ１０及び周辺コントローラ１２から成り、かかる
「コンピュータ手段」が、データ処理動作を行っている
ものと仮定する。また、キャッシュ１３にページが完全
に充填されており、新しいページの記憶要求が生じる前
に如何なるページも放出されていないものと仮定する。
最初のステップ６０では、ページ・フォルトを検出し
て、周辺コントローラ１２がキャッシュ１３内に一のペ
ージを記憶せんとしていることを表示する。ステップ６
１（ＬＲＵセット検出）では、ＬＲＵリスト４７を検査
して、最も古くにアクセスされたセットを識別する。こ
のＬＲＵセットがＬＲＵリスト４７のＬＲＵ位置におい
て識別されると、周辺コントローラ１２は、レジスタ５
６を検査して、このＬＲＵセットのアクセス・モードを
決定する。図６の内容は、セットＢ及びＣがディレクト
リ・トリー４６を介してアクセスされ、セットＡ及びＤ
がハッシュ・テーブル４５を介してアクセスされたこと
を示している。ここで、このＬＲＵセットをアクセスす
るためにハッシュ・テーブル４５が最後に用いられたも
のと仮定すると、ステップ６４において、周辺コントロ
ーラ１２はこのＬＲＵセットに対応するＬＩＦＯスタッ
ク４８を検出し、当該ＬＩＦＯスタック４８をポップさ
せることにより、このＬＲＵセット内の複数のページの
うち最後に記憶されたページを識別する。ステップ６５
では、周辺コントローラ１２はキャッシュ１３からその
識別されたページを放出（そのページを消去又はページ
のアドレス指定能力を消去）する。同様に、キャッシュ
１３をアクセスするためにディレクトリ・トリー４６が
最後に用いられた場合には、このＬＲＵセットに対応す
るＬＩＦＯスタック４８が検出された後、ステップ６５
において、このＬＲＵセット内の複数のページのうち最
後に記憶されたページをキャッシュ１３から放出すべき
ページとして識別する。
置換を行うための動作が示されている。このページ置換
を、周辺コントローラ１２又はホスト・プロセッサ１０
においてプログラムで実現するか、或いはそのプログラ
ム形式の実現形態を周辺コントローラ１２とホスト・プ
ロセッサ１０とに分散させるようにすることが好まし
い。ここで、「コンピュータ手段」が、ホスト・プロセ
ッサ１０及び周辺コントローラ１２から成り、かかる
「コンピュータ手段」が、データ処理動作を行っている
ものと仮定する。また、キャッシュ１３にページが完全
に充填されており、新しいページの記憶要求が生じる前
に如何なるページも放出されていないものと仮定する。
最初のステップ６０では、ページ・フォルトを検出し
て、周辺コントローラ１２がキャッシュ１３内に一のペ
ージを記憶せんとしていることを表示する。ステップ６
１（ＬＲＵセット検出）では、ＬＲＵリスト４７を検査
して、最も古くにアクセスされたセットを識別する。こ
のＬＲＵセットがＬＲＵリスト４７のＬＲＵ位置におい
て識別されると、周辺コントローラ１２は、レジスタ５
６を検査して、このＬＲＵセットのアクセス・モードを
決定する。図６の内容は、セットＢ及びＣがディレクト
リ・トリー４６を介してアクセスされ、セットＡ及びＤ
がハッシュ・テーブル４５を介してアクセスされたこと
を示している。ここで、このＬＲＵセットをアクセスす
るためにハッシュ・テーブル４５が最後に用いられたも
のと仮定すると、ステップ６４において、周辺コントロ
ーラ１２はこのＬＲＵセットに対応するＬＩＦＯスタッ
ク４８を検出し、当該ＬＩＦＯスタック４８をポップさ
せることにより、このＬＲＵセット内の複数のページの
うち最後に記憶されたページを識別する。ステップ６５
では、周辺コントローラ１２はキャッシュ１３からその
識別されたページを放出（そのページを消去又はページ
のアドレス指定能力を消去）する。同様に、キャッシュ
１３をアクセスするためにディレクトリ・トリー４６が
最後に用いられた場合には、このＬＲＵセットに対応す
るＬＩＦＯスタック４８が検出された後、ステップ６５
において、このＬＲＵセット内の複数のページのうち最
後に記憶されたページをキャッシュ１３から放出すべき
ページとして識別する。
【００２２】次に、周辺コントローラ１２は、ステップ
６５からステップ７０に移り、そこで放出すべきページ
がこのＬＲＵセット内の最後のページであったか否かを
判定する。もしそうであれば、ステップ７１では、この
ＬＲＵセットに対応するＬＩＦＯスタック４８が消去さ
れる。さもなければ、ステップ７２において、ホスト・
プロセッサ１０又はディスク記憶装置１４及び１５から
新しいページを取り出してキャッシュ１３内に記憶させ
る。次のステップ７３では、新しいセットを生成すべき
か否かをテストする。もし、新しいセットが必要とされ
ない、即ちキャッシュ１３内に記憶すべきデータが既存
のセット内のデータについてアドレッシングの類似性を
有するのであれば、コンピュータ手段はパス７５を介し
て他の動作に進む。かかる他の動作は、キャッシュ１３
内にこのデータを記憶させることを含んでいる。かかる
記憶動作は、このセットのエントリについてＬＲＵリス
ト４７、当該セットに対応するＬＩＦＯスタック４８及
び（又は）当該セットに対応するＬＲＵリスト４９を更
新することを含んでいる。これらの手順は、従来技術の
更新技法に従って行うことができる。他方、ステップ７
３のテスト結果が肯定的であれば、ステップ７３からス
テップ７４に移り、そこで新しいセットのエントリがＬ
ＲＵリスト４７のＭＲＵ位置に追加され、そしてアクセ
ス・モードの変化に適合するように新しいＬＩＦＯスタ
ック４８及びＬＲＵリスト４９が作られる。本実施例で
は、ＬＩＦＯスタック４８のみが用いられた。ステップ
７４からは、他の動作が行われる。
６５からステップ７０に移り、そこで放出すべきページ
がこのＬＲＵセット内の最後のページであったか否かを
判定する。もしそうであれば、ステップ７１では、この
ＬＲＵセットに対応するＬＩＦＯスタック４８が消去さ
れる。さもなければ、ステップ７２において、ホスト・
プロセッサ１０又はディスク記憶装置１４及び１５から
新しいページを取り出してキャッシュ１３内に記憶させ
る。次のステップ７３では、新しいセットを生成すべき
か否かをテストする。もし、新しいセットが必要とされ
ない、即ちキャッシュ１３内に記憶すべきデータが既存
のセット内のデータについてアドレッシングの類似性を
有するのであれば、コンピュータ手段はパス７５を介し
て他の動作に進む。かかる他の動作は、キャッシュ１３
内にこのデータを記憶させることを含んでいる。かかる
記憶動作は、このセットのエントリについてＬＲＵリス
ト４７、当該セットに対応するＬＩＦＯスタック４８及
び（又は）当該セットに対応するＬＲＵリスト４９を更
新することを含んでいる。これらの手順は、従来技術の
更新技法に従って行うことができる。他方、ステップ７
３のテスト結果が肯定的であれば、ステップ７３からス
テップ７４に移り、そこで新しいセットのエントリがＬ
ＲＵリスト４７のＭＲＵ位置に追加され、そしてアクセ
ス・モードの変化に適合するように新しいＬＩＦＯスタ
ック４８及びＬＲＵリスト４９が作られる。本実施例で
は、ＬＩＦＯスタック４８のみが用いられた。ステップ
７４からは、他の動作が行われる。
【００２３】キャッシュ１３内に空のページがある場合
には、キャッシュ１３内に記憶すべき新しいデータが他
の動作から得られることがある。ステップ８０では、そ
のような新しいデータが受け取られるが、ページ・フォ
ルトは生じない。次に、ステップ７３が行われ、それに
続いてキャッシュ１３内にそのデータを実際に記憶する
ことを含む他の動作が生じる。
には、キャッシュ１３内に記憶すべき新しいデータが他
の動作から得られることがある。ステップ８０では、そ
のような新しいデータが受け取られるが、ページ・フォ
ルトは生じない。次に、ステップ７３が行われ、それに
続いてキャッシュ１３内にそのデータを実際に記憶する
ことを含む他の動作が生じる。
【００２４】
【発明の効果】以上のように、本発明によれば、補助記
憶装置内に連結チェーンの形式で記憶されたデータにつ
いて用いられる効率のよいページ置換方法及び装置を提
供することができる。
憶装置内に連結チェーンの形式で記憶されたデータにつ
いて用いられる効率のよいページ置換方法及び装置を提
供することができる。
【図１】本発明を実施することができるデータ記憶シス
テムのブロック図である。
テムのブロック図である。
【図２】図１のデータ記憶システムを構成する補助記憶
装置内にデータを記憶するためのフォーマットとして用
いられる連結チェーンを示す図である。
装置内にデータを記憶するためのフォーマットとして用
いられる連結チェーンを示す図である。
【図３】図１のデータ記憶システム内で用いられるデー
タのアクセス・パスを示す図である。
タのアクセス・パスを示す図である。
【図４】図１のデータ記憶システム内に設けられたキャ
ッシュのページ置換を制御するために用いられるＬＲＵ
リスト及びＬＩＦＯスタックを示す図である。
ッシュのページ置換を制御するために用いられるＬＲＵ
リスト及びＬＩＦＯスタックを示す図である。
【図５】所定の時点におけるキャッシュのデータ記憶マ
ッピングを示す図である。
ッピングを示す図である。
【図６】補助記憶装置内のデータのアドレッシングに基
づいてページ置換手順を選択するためのレジスタを示す
図である。
づいてページ置換手順を選択するためのレジスタを示す
図である。
【図７】図１のデータ記憶システム内で実施される本発
明の実施例に従った動作を示す流れ図である。
明の実施例に従った動作を示す流れ図である。
１０ ホスト・プロセッサ １２ 周辺コントローラ １３ キャッシュ １４、１５ ディスク記憶装置 ２０、２１ トラック ２２ セクタ ２３ セクタ・マーカ ２４ 逆方向ポインタ・フィールド ２５ データ・フィールド ２６ 順方向ポインタ・フィールド ３５ 空きセクタ ４５ ハッシュ・テーブル ４７ ＬＲＵリスト ４８ ＬＩＦＯスタック ４９ ＬＲＵリスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダグラス、ウイリアム、デューイ アメリカ合衆国アリゾナ州、ツーソン、 イースト、オールド、スパニッシュ、ト レイル、ナンバー、14、8602 (56)参考文献 特開 昭60−43758（ＪＰ，Ａ) 特開 平２−62644（ＪＰ，Ａ) 特開 平３−282649（ＪＰ，Ａ) 特開 平４−5739（ＪＰ，Ａ)
Claims (8)
- 【請求項１】新しいページによって置換すべき記憶済み
のページを放出するためにアドレス可能なページとして
データを記憶するように構成されたキャッシュと、前記
キャッシュに接続され且つ複数のページを複数のアドレ
ス可能な連結チェーン内に記憶する補助記憶装置とを備
え、前記連結チェーンの各々が複数のページを前記補助
記憶装置のそれぞれのアドレス可能なデータ記憶領域内
に記憶するようにしたデータ処理装置において、 前記キャッシュ内のデータ記憶スペースを管理する方法
であって、 （ａ）各セットが前記補助記憶装置内の前記連結チェー
ンのそれぞれからのページを記憶するように、複数のペ
ージを複数のセットの形式で前記キャッシュ内に記憶す
るステップと、 （ｂ）前記キャッシュ内の前記セットの各々ごとに、当
該各セット内の複数のページのうち最後に記憶されたペ
ージを表示するために、当該各セット内の複数のページ
が前記キャッシュ内に記憶された順序を表示するステッ
プと、 （ｃ）一のページを前記キャッシュから放出すべきこと
を表示するステップと、 （ｄ）前記複数のセットのうち最も古くにアクセスされ
た第１のセットを識別するために、前記複数のセットに
ついて一のＬＲＵリストを生成し且つ維持するステップ
と、 （ｅ）前記ステップ（ｃ）に応答して、一のページを放
出すべき所定の１つのセットとして前記第１のセットを
識別するステップと、 （ｆ）前記記憶された順序の表示を調べて、前記第１の
セット内の複数のページのうち前記最後に記憶されたペ
ージを放出すべきページとして識別するステップと、 （ｇ）前記第１のセットから前記放出すべきページを放
出するステップと、 （ｈ）前記キャッシュ内の第２のセットに新しいページ
を記憶することを試みるために、前記補助記憶装置内の
前記連結チェーンのうち前記新しいページを記憶してい
る所定の１つの連結チェーンのアドレスを生成し且つ当
該所定の１つの連結チェーンをアドレス指定するステッ
プと、 （ｉ）前記キャッシュがデータで一杯か否かを検出し、
一杯であればページ・フォルトを表示するステップと、 （ｊ）前記表示されたページ・フォルトに応答して、前
記ステップ（ｃ）、前記ステップ（ｆ）及び前記ステッ
プ（ｇ）を実行するステップと、 （ｋ）前記キャッシュ内の所定のセットを調べて、当該
所定のセットのうち前記新しいページを受け取り且つ記
憶すべき所定の１つのセットを識別し、前記新しいペー
ジが前記所定の１つの連結チェーン内に記憶されている
か否かを判定し、前記新しいページが前記所定の１つの
セット内でアドレス可能であれば、当該所定の１つのセ
ットを前記第２のセットとして選択するとともに、前記
新しいページを前記第２のセットに記憶するステップ
と、 （ｌ）他方、前記新しいページが前記キャッシュ内の前
記所定の１つのセット内でアドレス不能であれば、前記
キャッシュ内に新しいセットを設定するとともに、前記
新しいページを前記設定された新しいセットに記憶する
ステップと、 を含むキャッシュ内のデータ記憶スペースを管理する方
法。 - 【請求項２】前記補助記憶装置がＷＯＲＭ光学媒体であ
り、更に、 前記各セット内の全てのページが前記連結チェーンの１
つにそれぞれ連続的に記憶されるように、前記キャッシ
ュ内に前記各セットを設定するステップと、 前記連結チェーンの１つに連続的に記憶されていないペ
ージについては、前記キャッシュ内に別個のセットを設
定するステップと、 を含む請求項１記載のキャッシュ内のデータ記憶スペー
スを管理する方法。 - 【請求項３】前記複数のセットをアクセスするための第
１及び第２のアドレッシング手順を設定するステップ
と、 順次的なページ・アクセッシングについては前記第１の
アドレッシング手順を選択し、非順次的なページ・アク
セッシングについては前記第２のアドレッシング手順を
選択するステップと、 前記第１及び第２のアドレッシング手順のうち、前記キ
ャッシュ内の任意のセットにおけるページ・アクセッシ
ングのために最後に使用されたアドレッシング手順の表
示を維持するステップと、 前記第１及び第２のアドレッシング手順の何れが前記キ
ャッシュ内のページ・アクセッシングのために最後に使
用されたかを、前記維持されたアドレッシング手順の表
示から決定するステップと、 前記第１のアドレッシング手順が最後に使用された場合
には、前記最後に記憶されたページを放出すべきページ
として識別し、他方、前記第２のアドレッシング手順が
最後に使用された場合には、最も古くに使用されたペー
ジを放出すべきページとして識別するステップと、 を含む請求項１記載のキャッシュ内のデータ記憶スペー
スを管理する方法。 - 【請求項４】新しいページによって置換すべき記憶済み
のページを放出するためにアドレス可能なページとして
データを記憶するように構成されたキャッシュと、前記
キャッシュに接続され且つ複数のページを複数のアドレ
ス可能な連結チェーン内に記憶する補助記憶装置とを備
え、前記連結チェーンの各々が複数のページを前記補助
記憶装置のそれぞれのアドレス可能なデータ記憶領域内
に記憶するようにしたデータ処理装置において、 前記キャッシュ内のデータ記憶スペースを管理する方法
であって、 （ａ）各セットが前記補助記憶装置内の前記連結チェー
ンのそれぞれからのページを記憶するように、複数のペ
ージを複数のセットの形式で前記キャッシュ内に記憶す
るステップと、 （ｂ）前記キャッシュ内の前記セットの各々ごとに、当
該各セット内の複数のページのうち最後に記憶されたペ
ージを表示するために、当該各セット内の複数のページ
が前記キャッシュ内に記憶された順序を表示するステッ
プと、 （ｃ）一のページを前記キャッシュから放出すべきこと
を表示するステップと、 （ｄ）前記ステップ（ｃ）に応答して、前記キャッシュ
内の前記複数のセットのうち一のページを放出すべき所
定の１つのセットとして第１のセットを識別するステッ
プと、 （ｅ）前記第１のセットに対応する前記記憶された順序
の表示を調べて、当該第１のセット内の複数のページの
うち前記最後に記憶されたページを放出すべきページと
して識別するステップと、 （ｆ）前記第１のセットから前記放出すべきページを放
出するステップと、 （ｇ）前記複数のセットをアクセスするために、ハッシ
ュ・テーブルを用いる第１のアドレッシング手順及びデ
ィレクトリ・テーブルを用いる第２のアドレッシング手
順を設定するステップと、 （ｈ）順次的なページ・アクセッシングについては前記
第１のアドレッシング手順を選択し、非順次的なページ
・アクセッシングについては前記第２のアドレッシング
手順を選択するステップと、 （ｉ）前記第１及び第２のアドレッシング手順のうち、
前記キャッシュ内のページ・アクセッシングのために最
後に使用されたアドレッシング手順の表示を維持するス
テップと、 （ｊ）前記第１及び第２のアドレッシング手順の何れが
前記キャッシュ内のページ・アクセッシングのために最
後に使用されたかを、前記維持されたアドレッシング手
順の表示から決定するステップと、 （ｋ）前記第２のアドレッシング手順が最後に使用され
た場合には、前記キャッシュ内の複数のセットのうち放
出の候補となるページを保持している第２のセットを識
別するステップと、 （ｌ）前記第２のセット内の複数のページのうち最も古
くに使用されたページを決定し、当該最も古くに使用さ
れたページを前記放出すべきページとして識別するステ
ップと、 （ｍ）他方、前記第１のアドレッシング手順が最後に使
用された場合には、前記ステップ（ｅ）を実行するステ
ップと、 （ｎ）前記キャッシュ内に新しいページを記憶すること
を試みるために、前記補助記憶装置内の前記連結チェー
ンのうち前記新しいページを記憶している所定の１つの
連結チェーンのアドレスを生成し且つ当該所定の１つの
連結チェーンをアドレス指定するステップと、 （ｏ）前記キャッシュがデータで一杯か否かを検出し、
一杯であればページ・フォルトを表示するステップと、 （ｐ）前記表示されたページ・フォルトに応答して、前
記ステップ（ｌ）又は前記ステップ（ｍ）で識別された
前記放出すべきページを放出するステップと、 （ｑ）前記キャッシュ内の所定のセットを調べて、当該
所定のセットのうち前記新しいページを受け取り且つ記
憶すべき所定の１つのセットを識別し、前記新しいペー
ジが前記所定の１つの連結チェーン内に記憶されている
か否かを判定し、前記新しいページが前記所定の１つの
連結チェーン内でアドレス可能であれば、当該所定の１
つのセットを前記第１のセットとして選択するととも
に、前記新しいページを前記第１のセット内に記憶する
ステップと、 （ｒ）他方、前記新しいページが前記所定の１つの連結
チェーン内でアドレス可能であれば、最も古くにアクセ
スされたセットを前記第２のセットとして選択し、前記
キャッシュ内に新しいセットを設定するとともに、前記
新しいページを前記設定された新しいセットに記憶する
ステップと、 を含むキャッシュ内のデータ記憶スペースを管理する方
法。 - 【請求項５】前記補助記憶装置がＷＯＲＭ光学媒体であ
り、更に、 前記各セット内の全てのページが前記連結チェーンの１
つにそれぞれ連続的に記憶されるように、前記キャッシ
ュ内に前記各セットを設定するステップと、 前記連結チェーンの１つに連続的に記憶されていないペ
ージについては、前記キャッシュ内に別個のセットを設
定するステップと、 を含む請求項４記載のキャッシュ内のデータ記憶スペー
スを管理する方法。 - 【請求項６】複数のページをそれぞれ記憶するアドレス
可能な複数のセットを有するキャッシュ内でページ置換
を行う装置であって、 前記キャッシュに接続され、前記複数のページをアドレ
ス可能な連結チェーンの形式で記憶する補助記憶装置
と、 前記キャッシュに接続され、前記連結チェーンの各々か
らのページを前記セット内に挿入するキャッシュ制御手
段と、 前記キャッシュから放出すべき一のページを有する第１
のセットを識別するための第１の手段を有する第１のペ
ージ制御手段と、 前記第１のページ制御手段内に設けられ、各セット内の
複数のページのうち最後に記憶されたページを識別する
ための最後の記憶ページ表示手段と、 前記第１のページ制御手段及び前記最後の記憶ページ表
示手段に接続され、前記最後の記憶ページ表示手段に応
答して、前記第１のセット内の前記最後に記憶されたペ
ージを前記キャッシュから放出すべきページとして識別
する放出制御手段と、 前記放出制御手段に接続され、前記放出すべきページを
放出する放出手段と、 前記複数のセットに対するデータ・アクセスを表示する
設定手段と、 前記設定手段及び前記第１のページ制御手段に接続さ
れ、前記複数のセットのうち最も古くに使用されたセッ
トをＬＲＵセットとして識別するために、前記複数のセ
ットに対して一のＬＲＵリストを生成し且つ維持するＬ
ＲＵ手段と、 前記キャッシュ内に記憶すべきデータを受け取る際に、
かかるデータを記憶するに十分な空きページが前記キャ
ッシュ内に存在しないことを検出してページ・フォルト
を表示するページ・フォルト手段と、 前記第１のページ制御手段、前記補助記憶装置及び前記
キャッシュ制御手段に接続され、前記補助記憶装置から
ページを読み取り、当該読み取ったページを前記キャッ
シュ内の前記セットのそれぞれに記憶するとともに、前
記連結チェーンをアクセスして前記補助記憶装置との間
でデータの読み取り及び書き込みを行うデータ記憶手段
と、 前記複数のセットのうち所定の１つのセットが前記連結
チェーンのうち所定の１つの連結チェーンからのページ
を記憶していることを検出し且つ表示する一致手段とを
備え、 前記第１のページ制御手段は、前記ページ・フォルトの
表示に応答して、前記ＬＲＵセットを前記第１のセット
として選択し、 前記キャッシュ制御手段は、前記データ記憶手段に応答
して、前記所定の１つの連結チェーンからページを読み
取り、当該読み取ったページを前記所定の１つのセット
に記憶し、 前記キャッシュ制御手段は、前記所定の１つのセットが
前記所定の１つの連結チェーンからのページを記憶して
いることを表示する前記一致手段に応答して、前記読み
取ったページを前記所定の１つのセットに記憶し、 前記キャッシュ制御手段は、前記所定の１つのセットが
前記所定の１つの連結チェーンからのページを何ら記憶
していないことを表示する前記一致手段に応答して、前
記読み取ったページを記憶するために新しいセットを生
成することを特徴とする、キャッシュ内でページ置換を
行う装置。 - 【請求項７】前記第１のページ制御手段内に設けられ、
放出可能なページを記憶している第２のセットを識別す
る手段を備え、 前記放出制御手段は、前記第１のセット及び前記第２の
セットの一方を放出すべきページを保持するセットとし
て識別し、 前記放出制御手段は、前記第２のセット内の複数のペー
ジのうち最も古くに使用されたページを前記キャッシュ
から放出すべきページとして識別する第２のページ制御
手段を有することを特徴とする、請求項６記載のキャッ
シュ内でページ置換を行う装置。 - 【請求項８】前記キャッシュ内のページの順次的アドレ
ッシングを行う第１のアドレッシング手段及び前記キャ
ッシュ内のページの非順次的アドレッシングを行う第２
のアドレッシング手段によるページ・アドレッシングを
可能にするキャッシュ・アドレッシング手段と、 前記キャッシュ・アドレッシング手段に接続され、前記
キャッシュ内のページをアドレス指定するのに前記第１
及び第２のアドレッシング手段の何れが最後に使用され
たかを記憶し且つこれを表示するアクセス状態手段とを
備え、 前記放出制御手段は、前記アクセス状態手段に接続さ
れ、最後に使用された前記第１又は第２のアドレッシン
グ手段の前記表示に応答して、前記第１のセット内の前
記最後に記憶されたページ又は前記第２のセット内の前
記最も古くに使用されたページを選択することを特徴と
する、請求項７記載のキャッシュ内でページ置換を行う
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US68938791A | 1991-04-22 | 1991-04-22 | |
| US689387 | 1991-04-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07168762A JPH07168762A (ja) | 1995-07-04 |
| JP2618149B2 true JP2618149B2 (ja) | 1997-06-11 |
Family
ID=24768233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4017624A Expired - Lifetime JP2618149B2 (ja) | 1991-04-22 | 1992-02-03 | キャッシュ内のデータ記憶スペースを管理する方法及びキャッシュ内でページ置換を行う装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5481691A (ja) |
| EP (1) | EP0510832A1 (ja) |
| JP (1) | JP2618149B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9401522D0 (en) * | 1994-01-27 | 1994-03-23 | Int Computers Ltd | Hierarchic data storage system |
| EP0713181A1 (en) * | 1994-11-16 | 1996-05-22 | International Business Machines Corporation | Data processing system including mechanism for storing address tags |
| JPH09265429A (ja) * | 1996-01-23 | 1997-10-07 | Fujitsu Ltd | データ配信装置、記憶装置とその制御方法およびデータ転送システム |
| US5745913A (en) * | 1996-08-05 | 1998-04-28 | Exponential Technology, Inc. | Multi-processor DRAM controller that prioritizes row-miss requests to stale banks |
| US6223256B1 (en) * | 1997-07-22 | 2001-04-24 | Hewlett-Packard Company | Computer cache memory with classes and dynamic selection of replacement algorithms |
| US6327644B1 (en) | 1998-08-18 | 2001-12-04 | International Business Machines Corporation | Method and system for managing data in cache |
| US6141731A (en) * | 1998-08-19 | 2000-10-31 | International Business Machines Corporation | Method and system for managing data in cache using multiple data structures |
| US6381677B1 (en) | 1998-08-19 | 2002-04-30 | International Business Machines Corporation | Method and system for staging data into cache |
| US6430666B1 (en) * | 1998-08-24 | 2002-08-06 | Motorola, Inc. | Linked list memory and method therefor |
| US6510493B1 (en) | 1999-07-15 | 2003-01-21 | International Business Machines Corporation | Method and apparatus for managing cache line replacement within a computer system |
| US6446171B1 (en) | 2000-03-02 | 2002-09-03 | Mips Technologies, Inc. | Method and apparatus for tracking and update of LRU algorithm using vectors |
| US6738865B1 (en) | 2000-06-09 | 2004-05-18 | International Business Machines Corporation | Method, system, and program for demoting data from cache based on least recently accessed and least frequently accessed data |
| US6654855B1 (en) * | 2000-10-26 | 2003-11-25 | Emc Corporation | Method and apparatus for improving the efficiency of cache memories using chained metrics |
| US6763424B2 (en) * | 2001-01-19 | 2004-07-13 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
| US6996676B2 (en) * | 2002-11-14 | 2006-02-07 | International Business Machines Corporation | System and method for implementing an adaptive replacement cache policy |
| US8504798B2 (en) | 2003-12-30 | 2013-08-06 | Sandisk Technologies Inc. | Management of non-volatile memory systems having large erase blocks |
| US7631138B2 (en) * | 2003-12-30 | 2009-12-08 | Sandisk Corporation | Adaptive mode switching of flash memory address mapping based on host usage characteristics |
| JP2005284816A (ja) * | 2004-03-30 | 2005-10-13 | Hitachi Ltd | ディスクアレイシステム |
| US7673105B2 (en) * | 2005-06-27 | 2010-03-02 | Ab Inition Technology LLC | Managing memory pages |
| US10127295B2 (en) * | 2009-06-05 | 2018-11-13 | Microsoft Technolofy Licensing, Llc | Geographic co-location service for cloud computing |
| US8577892B2 (en) * | 2009-06-05 | 2013-11-05 | Microsoft Corporation | Utilizing affinity groups to allocate data items and computing resources |
| US8392658B2 (en) | 2009-07-10 | 2013-03-05 | Apple Inc. | Cache implementing multiple replacement policies |
| JP5627521B2 (ja) * | 2011-03-24 | 2014-11-19 | 株式会社東芝 | キャッシュシステムおよび処理装置 |
| US8839275B1 (en) | 2011-06-06 | 2014-09-16 | Proximal Data, Inc. | Method for intercepting input/output requests and responses |
| US9442859B1 (en) | 2012-06-17 | 2016-09-13 | Samsung Electronics Co., Ltd. | Method for asynchronous population of data caches used with mass storage devices |
| US9104552B1 (en) | 2012-06-23 | 2015-08-11 | Samsung Electronics Co., Ltd. | Method for the use of shadow ghost lists to prevent excessive wear on FLASH based cache devices |
| US9043554B2 (en) | 2012-12-21 | 2015-05-26 | Apple Inc. | Cache policies for uncacheable memory requests |
| CN104077242B (zh) * | 2013-03-25 | 2017-03-29 | 华为技术有限公司 | 一种缓存管理方法和装置 |
| CN107329911B (zh) * | 2017-07-04 | 2020-07-28 | 国网浙江省电力公司信息通信分公司 | 一种基于cp-abe属性访问机制的缓存替换方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3601809A (en) * | 1968-11-04 | 1971-08-24 | Univ Pennsylvania | Addressable list memory systems |
| US4636946A (en) * | 1982-02-24 | 1987-01-13 | International Business Machines Corporation | Method and apparatus for grouping asynchronous recording operations |
| US4811203A (en) * | 1982-03-03 | 1989-03-07 | Unisys Corporation | Hierarchial memory system with separate criteria for replacement and writeback without replacement |
| US4607331A (en) * | 1983-05-13 | 1986-08-19 | Motorola, Inc. | Method and apparatus for implementing an algorithm associated with stored information |
| JPS6043758A (ja) * | 1983-08-20 | 1985-03-08 | Hitachi Ltd | バツフア・ストレ−ジのリプレ−ス制御方式 |
| CA1279731C (en) * | 1986-06-27 | 1991-01-29 | Ruby Bei-Loh Lee | Cache memory with variable fetch and replacement schemes |
| EP0273665A3 (en) * | 1987-01-02 | 1990-06-06 | General Electric Company | System for write once read many optical storage devices to appear rewritable |
| US4802086A (en) * | 1987-01-09 | 1989-01-31 | Motorola, Inc. | FINUFO cache replacement method and apparatus |
| US5134563A (en) * | 1987-07-02 | 1992-07-28 | International Business Machines Corporation | Sequentially processing data in a cached data storage system |
| US4882642A (en) * | 1987-07-02 | 1989-11-21 | International Business Machines Corporation | Sequentially processing data in a cached data storage system |
| NL8800158A (nl) * | 1988-01-25 | 1989-08-16 | Philips Nv | Computersysteem voorzien van een hierarchisch georganiseerd geheugen. |
| GB8802102D0 (en) * | 1988-01-30 | 1988-02-24 | Int Computers Ltd | Cache memory |
| US5239650A (en) * | 1990-05-21 | 1993-08-24 | International Business Machines Corporation | Preemptive demount in an automated storage library |
-
1992
- 1992-02-03 JP JP4017624A patent/JP2618149B2/ja not_active Expired - Lifetime
- 1992-04-08 EP EP92303123A patent/EP0510832A1/en not_active Withdrawn
-
1993
- 1993-10-26 US US08/141,004 patent/US5481691A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0510832A1 (en) | 1992-10-28 |
| US5481691A (en) | 1996-01-02 |
| JPH07168762A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2618149B2 (ja) | キャッシュ内のデータ記憶スペースを管理する方法及びキャッシュ内でページ置換を行う装置 | |
| JP2571342B2 (ja) | データをキャッシュ・メモリに貯蔵するシステム及び方法 | |
| US6192450B1 (en) | Destage of data for write cache | |
| US5991775A (en) | Method and system for dynamic cache allocation between record and track entries | |
| JPS6367686B2 (ja) | ||
| US20070005904A1 (en) | Read ahead method for data retrieval and computer system | |
| US6493791B1 (en) | Prioritized content addressable memory | |
| JPS624745B2 (ja) | ||
| US20120117297A1 (en) | Storage tiering with minimal use of dram memory for header overhead | |
| US5671390A (en) | Log structured array storage subsystem using LSA directory and LSA sub-directory stored in different storage media | |
| US6304946B1 (en) | System and method for optimizing cache write backs to disks | |
| JP2003196032A (ja) | ストレージ装置のライトキャッシュ制御方法及びストレージ装置 | |
| US4608671A (en) | Buffer storage including a swapping circuit | |
| JP2001195197A (ja) | 記憶されたレコードについてのフォーマット情報を効率的に提供するためのディレクトリを含むデジタル・データ・サブシステム | |
| US6772289B1 (en) | Methods and apparatus for managing cached CRC values in a storage controller | |
| JPS6045855A (ja) | 磁気ディスク装置の順次アクセス検出方法 | |
| JP3335919B2 (ja) | ディスクキャッシュ制御装置 | |
| JP3130569B2 (ja) | キャッシュメモリのストア方式 | |
| JP2000207278A (ja) | 分散共有主記憶を有する情報処理装置 | |
| JPH06139147A (ja) | キャッシュメモリシステム | |
| JP2001175424A (ja) | 磁気ディスク装置 | |
| JPH05143459A (ja) | 大型磁気デイスク装置 | |
| JPH05314008A (ja) | 情報処理装置 | |
| JPH064225A (ja) | 予備セクタを先読みするディスク制御装置 | |
| JPH077355B2 (ja) | 情報処理装置 |