JP2618079B2 - Semiconductor simulation equipment - Google Patents
Semiconductor simulation equipmentInfo
- Publication number
- JP2618079B2 JP2618079B2 JP19529690A JP19529690A JP2618079B2 JP 2618079 B2 JP2618079 B2 JP 2618079B2 JP 19529690 A JP19529690 A JP 19529690A JP 19529690 A JP19529690 A JP 19529690A JP 2618079 B2 JP2618079 B2 JP 2618079B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- simulation
- storing
- state
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 128
- 238000004088 simulation Methods 0.000 title claims description 104
- 238000000034 method Methods 0.000 claims description 73
- 238000010586 diagram Methods 0.000 claims description 29
- 238000003745 diagnosis Methods 0.000 claims description 22
- 239000000126 substance Substances 0.000 claims description 22
- 238000013500 data storage Methods 0.000 description 24
- 238000004364 calculation method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000000284 extract Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体製造プロセスのシミュレーション装置
に関するものである。Description: TECHNICAL FIELD The present invention relates to a simulation device for a semiconductor manufacturing process.
従来の技術 以下、従来の半導体シミュレーション装置について説
明する。2. Description of the Related Art Hereinafter, a conventional semiconductor simulation device will be described.
第７図は従来の半導体シミュレーション装置の構成図
であり、１は半導体の工程順序を記述したフローデータ
を保持するフロー記憶部、２は工程ごとの処理条件を保
持する処理条件記憶部、３はシミュレーション中の半導
体ウエハの状態を保持する中間データ記憶部、４は半導
体ウエハの状態を更新する規則を工程ごとに記述したシ
ミュレーション規則群記憶部、５は中間データ記憶部３
内のデータを参照及び更新することによりシミュレーシ
ョンの動作を制御する制御部、６はシミュレーションの
結果を保持する結果記憶部である。FIG. 7 is a configuration diagram of a conventional semiconductor simulation apparatus, wherein 1 is a flow storage unit for storing flow data describing the order of semiconductor processes, 2 is a processing condition storage unit for storing processing conditions for each process, and 3 is a processing condition storage unit. An intermediate data storage unit that holds the state of the semiconductor wafer during the simulation, 4 is a simulation rule group storage unit that describes a rule for updating the state of the semiconductor wafer for each process, and 5 is an intermediate data storage unit 3
The control unit 6 controls the operation of the simulation by referring to and updating the data in the unit, and the result storage unit 6 stores the result of the simulation.
以上のように構成された半導体シミュレーション装置
について、以下その動作を説明する。The operation of the semiconductor simulation device configured as described above will be described below.
まず、制御部５がフロー記憶部１より一工程分のデー
タを読み出す。次に、制御部５はシミュレーション規則
群記憶部４より、先に取り出した工程に適合するシミュ
レーション規則を取り出す。次に、制御部５は処理条件
記憶部２より、先に取り出した工程の処理条件を取り出
す。次に、制御部５は取り出したシミュレーション規則
に従って、処理条件を基に、中間データ記憶部３内の半
導体ウエハの状態を更新する。以上のような処理をフロ
ー記憶部１内のデータを順番に読み出して繰り返す。フ
ロー記憶部１内の最終データを処理後、中間データ記憶
部３内の半導体ウエハの状態をそのまま結果記憶部６に
移しシミュレーションを終了する。First, the control unit 5 reads data for one process from the flow storage unit 1. Next, the control unit 5 extracts a simulation rule from the simulation rule group storage unit 4 that matches the previously extracted process. Next, the control unit 5 retrieves the processing conditions of the previously retrieved process from the processing condition storage unit 2. Next, the control unit 5 updates the state of the semiconductor wafer in the intermediate data storage unit 3 based on the processing conditions according to the extracted simulation rule. The above processing is repeated by reading the data in the flow storage unit 1 in order. After processing the final data in the flow storage unit 1, the state of the semiconductor wafer in the intermediate data storage unit 3 is directly transferred to the result storage unit 6, and the simulation is terminated.
発明が解決しようとする課題 しかしながら、前記の従来の構成では、マスク工程で
使用されるマスクパターンを保持しておらず、エッチン
グ時の半導体ウエハ上の物質の形状の変化や物質の位置
関係を正確にシミュレーションできなかった。さらに、
前記と同様の理由により、シミュレーションの過程での
半導体ウエハの物質の状態を図示することができなかっ
た。また、シミュレーション結果で異常が発見された場
合、どの工程が原因であるかは利用者が自らの手てチェ
ックし直すしかなく、シミュレーションの過程で逐次半
導体ウエハ上の物質の状態を診断する機能が望まれてい
たが、前記と同様の理由により、正確なシミュレーショ
ンが行なえず、十分に実現されていなかった。また、シ
ミュレーション装置自体にフローデータを編集する機能
がないので、シミュレーション結果で工程の順序や条件
等に誤りがあった場合、どんなに些細な修正，追加であ
っても、工程データを編集する装置へ戻り工程データを
修正後、再びシミュレーション装置でシミュレーション
を行なわねばならず、非常に手間がかかるという欠点を
有していた。However, the conventional configuration described above does not hold the mask pattern used in the masking process, and can accurately change the shape of the material on the semiconductor wafer and the positional relationship of the material during etching. Could not be simulated. further,
For the same reason as described above, it was not possible to show the state of the substance of the semiconductor wafer in the course of the simulation. Also, if an abnormality is found in the simulation results, the user has to check again which process is the cause by himself, and the function of diagnosing the state of the substance on the semiconductor wafer sequentially during the simulation process is required. Although desired, accurate simulations could not be performed for the same reasons as described above, and thus were not sufficiently realized. In addition, since the simulation device itself does not have a function to edit flow data, if there is an error in the order or conditions of the process in the simulation results, no matter how trivial correction or addition is made, the process data is edited to the device that edits the process data. After correcting the return process data, the simulation must be performed again by the simulation device, which has a disadvantage that it takes much time and effort.
本発明は前記従来の問題点を解決するもので、半導体
ウエハ上の物質の形状の変化や物質の位置関係を正確に
シミュレーションすることができ、シミュレーションの
過程での半導体ウエハ上の物質の状態を図示することが
でき、シミュレーションの過程で逐次半導体ウエハ上の
物質の状態を診断することができ、シミュレーション結
果で工程の順序や条件に誤りが発見された場合、即座に
工程データを修正し、再度シミュレーションすることの
できる半導体シミュレーション装置を提供することを目
的とする。The present invention solves the above-mentioned conventional problems. It is possible to accurately simulate a change in the shape of a substance on a semiconductor wafer and a positional relationship between the substances, and to change the state of the substance on the semiconductor wafer in the course of the simulation. It can be illustrated, and the state of the material on the semiconductor wafer can be sequentially diagnosed in the course of the simulation. If an error is found in the order or conditions of the process in the simulation result, the process data is immediately corrected, and the process is performed again. It is an object to provide a semiconductor simulation device capable of performing a simulation.
課題を解決するための手段 この目的を達成するために本発明の半導体シミュレー
ション装置は、半導体の工程とその順序を記述したフロ
ーデータを記憶する手段と、工程ごとの処理条件を記憶
する手段と、マスクごとのマスクパターンを記憶する手
段と、シミュレーション中の半導体ウエハの状態を記憶
する手段と、半導体ウエハの状態を更新する規則を工程
ごとに記述したシミュレーション規則群を記憶する手段
と、半導体ウエハの状態を参照し診断を行なう規則を工
程ごとに記述した診断規則群を記憶する手段と、シミュ
レーション及び診断の結果を記憶する手段と、マスクパ
ターン及び半導体ウエハ状態より半導体ウエハ上の物質
のパターンを算出する手段と、前記各記憶手段内のデー
タを参照及び更新することによりシミュレーション及び
診断の動作を制御する手段と、前記半導体ウエハ状態記
憶手段内のデータより半導体ウエハの形状図を作図する
手段と前記フローデータを記憶手段内のフローデータ及
び前記工程処理条件記憶手段内の工程処理条件データを
修正及び新たにデータを追加する手段を備えている。Means for Solving the Problems In order to achieve this object, a semiconductor simulation apparatus according to the present invention comprises: means for storing flow data describing a semiconductor process and its order; means for storing processing conditions for each process; Means for storing a mask pattern for each mask; means for storing a state of a semiconductor wafer being simulated; means for storing a simulation rule group in which rules for updating the state of the semiconductor wafer are described for each process; A means for storing a diagnostic rule group in which rules for performing a diagnosis with reference to a state are described for each process, a means for storing results of simulation and diagnosis, and a calculation of a pattern of a substance on a semiconductor wafer from a mask pattern and a semiconductor wafer state Means for performing simulation by referring to and updating data in each of the storage means. Means for controlling the operation of diagnosis and diagnosis, means for drawing a shape diagram of a semiconductor wafer from the data in the semiconductor wafer state storage means, and flow data in the storage means and flow data in the storage means. Means are provided for correcting process processing condition data and adding new data.
作用 この構成によって、半導体ウエハ上の物質の形状及び
位置関係を正確に認識することができるため、シミュレ
ーションの精度を高め、さらに、より正確な半導体ウエ
ハの形状図を作図することができる。また、シミュレー
ションの過程で、逐次、半導体ウエハの状態を診断する
ことができるため、問題のある工程とその時点での半導
体ウエハの状態を形状図で即座に知ることができる。ま
た、シミュレーション結果で工程の順序や条件等に誤り
があった場合、即座に工程データを修正することがで
き、再度シミュレーションし直すことができる。Operation With this configuration, the shape and the positional relationship of the substance on the semiconductor wafer can be accurately recognized, so that the accuracy of the simulation can be improved and a more accurate shape diagram of the semiconductor wafer can be drawn. In addition, since the state of the semiconductor wafer can be sequentially diagnosed in the course of the simulation, the problematic process and the state of the semiconductor wafer at that time can be immediately known from the shape diagram. In addition, if there is an error in the order or conditions of the processes in the simulation result, the process data can be immediately corrected, and the simulation can be performed again.
実施例 以下、本発明の第一の実施例について、図面を参照し
ながら説明する。Embodiment Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
第１図は第一の実施例における半導体シミュレーショ
ン装置の構成図を示すものである。第１図において、11
は半導体の工程順序を記述したフローデータを保持する
フロー記憶部、12は工程ごとの処理条件を保持する処理
条件記憶部、13はマスクごとのマスクパターンを保持す
るマスクパターン記憶部、14はシミュレーション中の半
導体ウエハの状態を保持する中間データ記憶部、15は半
導体ウエハの状態を更新する規則を工程ごとに記述した
シミュレーション規則群記憶部、17はシミュレーション
の結果を保持する結果記憶部、18はマスクパターン及び
半導体ウエハ状態より半導体ウエハ上の物質のパターン
を算出するパターン算出部、19は前記中間データ記憶部
14内のデータを参照及び更新することによりシミュレー
ションの動作を制御する制御部、20は前記中間データ記
憶部14内のデータより半導体ウエハの形状図を作図する
ウエハ形状図作図部である。FIG. 1 shows a configuration diagram of a semiconductor simulation apparatus according to the first embodiment. In FIG. 1, 11
Is a flow storage unit that holds flow data describing a semiconductor process sequence, 12 is a processing condition storage unit that holds processing conditions for each process, 13 is a mask pattern storage unit that holds a mask pattern for each mask, and 14 is a simulation An intermediate data storage unit that holds the state of the semiconductor wafer inside, a simulation rule group storage unit 15 that describes the rules for updating the state of the semiconductor wafer for each process, 17 is a result storage unit that holds the results of simulation, and 18 is A pattern calculation unit for calculating a pattern of a substance on a semiconductor wafer from a mask pattern and a state of the semiconductor wafer; 19 is the intermediate data storage unit
A control unit that controls the operation of the simulation by referring to and updating the data in 14, and a wafer shape diagram drawing unit 20 that draws a shape diagram of the semiconductor wafer from the data in the intermediate data storage unit 14.
以上のように構成された本実施例の半導体シミュレー
ション装置について第２図を参照しながら、その動作を
説明する。The operation of the semiconductor simulation apparatus of the present embodiment configured as described above will be described with reference to FIG.
まず、制御部19がフロー記憶部11より一工程分のデー
タを読み出す（第２図101）。First, the control unit 19 reads data for one process from the flow storage unit 11 (FIG. 101).
次に制御部19は処理条件記憶部12より、先に取り出し
た工程の処理条件を取り出す（第２図102）。Next, the control unit 19 retrieves the processing conditions of the previously retrieved process from the processing condition storage unit 12 (FIG. 2 102).
次に、シミュレーション規則群記憶部15より、先に取
り出した工程に適合するシミュレーション規則を取り出
す（第２図103）。Next, a simulation rule suitable for the previously extracted process is extracted from the simulation rule group storage unit 15 (FIG. 2, 103).
この時、もしマスク合わせ工程であれば、マスクパタ
ーン記憶部13より工程に適合するマスクパターンを取り
出しておく（第２図104,105）。At this time, if it is a mask alignment step, a mask pattern suitable for the step is extracted from the mask pattern storage unit 13 (FIGS. 104, 105).
次に、制御部19は中間データ記憶部14内の半導体ウエ
ハの状態を参照し、シミュレーション規則に従って、先
に取り出した処理条件を基に、パターン算出部18により
半導体ウエハ上の物質のパターンを算出し（もしマスク
合わせ工程であれば、先に取り出したマスクパターンを
使用する）、半導体ウエハの状態を更新する（第２図10
6,107,108）。Next, the control unit 19 refers to the state of the semiconductor wafer in the intermediate data storage unit 14, and calculates the pattern of the substance on the semiconductor wafer by the pattern calculation unit 18 based on the processing conditions extracted earlier according to the simulation rules. Then, if it is a mask alignment process, the previously extracted mask pattern is used, and the state of the semiconductor wafer is updated (FIG. 10).
6,107,108).
次に、ウエハ形状図作図部20が中間データ記憶部14内
の半導体ウエハの状態を参照し、物質のパターン，膜厚
等を考慮しつつ、半導体ウエハの形状図を作図し、結果
記憶部17に出力する（第２図109）。Next, the wafer shape diagram drawing unit 20 draws a shape diagram of the semiconductor wafer while referring to the state of the semiconductor wafer in the intermediate data storage unit 14 and taking into account the material pattern, film thickness, and the like. (FIG. 109).
以上のような処理をフロー記憶部１内のデータを順番
に読み出して繰り返す（第２図110）。The above process is repeated by sequentially reading the data in the flow storage unit 1 (FIG. 110).
フロー記憶部11内の最終データを処理後、結果記憶部
17を表示してシミュレーションを終了する（第２図11
1）。After processing the final data in the flow storage unit 11, the result storage unit
17 is displayed and the simulation is terminated (FIG. 2
1).
以上のように本実施例によれば、マスク及び半導体ウ
エハ上の物質のパターン情報を保持し、シミュレーショ
ン時に考慮することにより、半導体ウエハ上の物質の形
状及び位置関係を正確に認識することができるため、シ
ミュレーションの精度を高め、さらに、一工程ずつ半導
体ウエハの形状図を出力することができる。As described above, according to the present embodiment, it is possible to accurately recognize the shape and positional relationship of the substance on the semiconductor wafer by holding the pattern information of the substance on the mask and the semiconductor wafer and taking it into consideration during simulation. Therefore, the accuracy of the simulation can be improved, and further, the shape diagram of the semiconductor wafer can be output step by step.
以下、本発明の第二の実施例について、図面を参照し
ながら説明する。Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
第３図は第二の実施例における半導体シミュレーショ
ン装置の構成図を示すものである。第３図において、11
は半導体の工程順序を記述したフローデータを保持する
フロー記憶部、12は工程ごとの処理条件を保持する処理
条件記憶部、13はマスクごとのマスクパターンを保持す
るマスクパターン記憶部、14はシミュレーション中の半
導体ウエハの状態を保持する中間データ記憶部、15は半
導体ウエハの状態を更新する規則を工程ごとに記述した
シミュレーション規則群記憶部、16は半導体ウエハの状
態を参照し診断を行なう規則を工程ごとに記述した診断
規則記憶部、17はシミュレーション及び診断の結果を保
持する結果記憶部、18はマスクパターン及び半導体ウエ
ハ状態より半導体ウエハ上の物質パターンを算出するパ
ターン算出部、19は前記中間データ記憶部14内のデータ
を参照及び更新することによりシミュレーション及び診
断の動作を制御する制御部、20は前記中間データ記憶部
14内のデータより半導体ウエハの形状図を作図するウエ
ハ形状図作図部である。FIG. 3 shows a configuration diagram of a semiconductor simulation apparatus according to the second embodiment. In FIG. 3, 11
Is a flow storage unit that holds flow data describing a semiconductor process sequence, 12 is a processing condition storage unit that holds processing conditions for each process, 13 is a mask pattern storage unit that holds a mask pattern for each mask, and 14 is a simulation An intermediate data storage unit that holds the state of the semiconductor wafer inside, a simulation rule group storage unit 15 that describes a rule for updating the state of the semiconductor wafer for each process, and 16 a rule that makes a diagnosis by referring to the state of the semiconductor wafer. A diagnosis rule storage unit described for each process, 17 is a result storage unit that holds simulation and diagnosis results, 18 is a pattern calculation unit that calculates a material pattern on a semiconductor wafer from a mask pattern and a semiconductor wafer state, and 19 is the intermediate unit. Control for controlling simulation and diagnosis operations by referring to and updating data in the data storage unit 14 , 20 the intermediate data storage unit
14 is a wafer shape diagram drawing unit for drawing a shape diagram of a semiconductor wafer from data in 14;
以上のように構成された本実施例の半導体シミュレー
ション装置について第４図を参照しながら、その動作を
説明する。The operation of the semiconductor simulation apparatus of the present embodiment configured as described above will be described with reference to FIG.
まず、制御部19がフロー記憶部11より一工程分のデー
タを読み出す。（第４図201） 次に制御部19は処理条件記憶部12より、先に取り出し
た工程の処理条件を取り出す（第４図202）。First, the control unit 19 reads data for one process from the flow storage unit 11. (FIG. 4 201) Next, the control unit 19 retrieves the processing conditions of the previously retrieved process from the processing condition storage unit 12 (FIG. 4 202).
次に、制御部19は診断規則群記憶部16より、先に取り
出した工程に適合する診断規則を取り出す（第４図20
3）。Next, the control unit 19 extracts a diagnostic rule that matches the previously extracted process from the diagnostic rule group storage unit 16 (FIG. 4).
3).
次に制御部19は取り出した診断規則に従って、処理条
件を基に、中間データ記憶部14内の半導体ウエハの状態
を診断する（第４図204）。Next, the control unit 19 diagnoses the state of the semiconductor wafer in the intermediate data storage unit 14 based on the processing conditions in accordance with the extracted diagnosis rule (FIG. 4, 204).
もし、半導体ウエハの状態に問題があれば、制御部19
は、診断規則に従って結果記憶部17に診断メッセージを
出力する（第４図205,206）。If there is a problem with the state of the semiconductor wafer, the control unit 19
Outputs a diagnostic message to the result storage unit 17 in accordance with the diagnostic rules (FIGS. 205, 206).
次に、シミュレーション規則群記憶部15より、先に取
り出した工程に適合するシミュレーション規則を取り出
す（第４図207）。Next, a simulation rule that matches the previously extracted process is extracted from the simulation rule group storage unit 15 (FIG. 4, 207).
この時、もしマスク合わせ工程であれば、マスクパタ
ーン記憶部13より工程に適合するマスクパターンを取り
出しておく（第４図208,209）。At this time, if it is a mask alignment step, a mask pattern suitable for the step is extracted from the mask pattern storage unit 13 (FIGS. 208, 209).
次に、制御部19は中間データ記憶部14内の半導体ウエ
ハの状態を参照し、シミュレーション規則に従って、先
に取り出した処理条件を基に、パターン算出部18により
半導体ウエハ上の物質のパターンを算出し（もしマスク
合わせ工程であれば、先に取り出したマスクパターンを
使用する）、半導体ウエハの状態を更新する（第４図21
0,211,212）。Next, the control unit 19 refers to the state of the semiconductor wafer in the intermediate data storage unit 14, and calculates the pattern of the substance on the semiconductor wafer by the pattern calculation unit 18 based on the processing conditions extracted earlier according to the simulation rules. Then, if it is a mask alignment step, the previously extracted mask pattern is used, and the state of the semiconductor wafer is updated (FIG. 21).
0,211,212).
次に、ウエハ形状図作図部20が中間データ記憶部14内
の半導体ウエハの状態を参照し、物質のパターン，膜厚
等を考慮しつつ、半導体ウエハの形状図を作図し、結果
記憶部17に出力する（第４図213）。Next, the wafer shape diagram drawing unit 20 draws a shape diagram of the semiconductor wafer while referring to the state of the semiconductor wafer in the intermediate data storage unit 14 and taking into account the material pattern, film thickness, and the like. (FIG. 4, FIG. 213).
以上のような処理をフロー記憶部１内のデータを順番
に読み出して繰り返す（第４図214）。The above process is repeated by sequentially reading out the data in the flow storage unit 1 (FIG. 214).
フロー記憶部11内の最終データを処理後、結果記憶部
17を表示してシミュレーションを終了する（第４図21
5）。After processing the final data in the flow storage unit 11, the result storage unit
17 is displayed and the simulation is terminated (FIG. 21).
Five).
以上のように本実施例によれば、マスク及び半導体ウ
エハ上の物質のパターン情報を保持し、シミュレーショ
ン時に考慮することにより、半導体ウエハ上の物質の形
状及び位置関係を正確に認識することができるため、シ
ミュレーションの精度を高め、さらに、一工程ずつ半導
体ウエハの形状図を出力することができる。また、シミ
ュレーションの過程で、逐次、半導体ウエハの状態を診
断することができるため、問題のある工程とその時点で
の半導体ウエハの状態を形状図により即座に知ることが
できる。As described above, according to the present embodiment, it is possible to accurately recognize the shape and positional relationship of the substance on the semiconductor wafer by holding the pattern information of the substance on the mask and the semiconductor wafer and taking it into consideration during simulation. Therefore, the accuracy of the simulation can be improved, and further, the shape diagram of the semiconductor wafer can be output step by step. In addition, since the state of the semiconductor wafer can be sequentially diagnosed in the course of the simulation, the problematic process and the state of the semiconductor wafer at that time can be immediately known from the shape diagram.
以下、本発明の第三の実施例について、図面を参照し
ながら説明する。Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.
第５図は第三の実施例における半導体シミュレーショ
ン装置の構成図を示すものである。第５図において、11
は半導体の工程順序を記述したフローデータを保持する
フロー記憶部、12は工程ごとの処理条件を保持する処理
条件記憶部、13はマスクごとのマスクパターンを保持す
るマスクパターン記憶部、14はシミュレーション中の半
導体ウエハの状態を保持する中間データ記憶部、15は半
導体ウエハの状態を更新する規則を工程ごとに記述した
シミュレーション規則群記憶部、16は半導体ウエハの状
態を参照し診断を行なう規則を工程ごとに記述した診断
規則群記憶部、17はシミュレーション及び診断の結果を
保持する結果記憶部、18はマスクパターン及び半導体ウ
エハ状態より半導体ウエハ上の物質のパターンを算出す
るパターン算出部、19は前記中間データ記憶部14内のデ
ータを参照及び更新することによりシミュレーション及
び診断の動作を制御する制御部、20は前記中間データ記
憶部14内のデータより半導体ウエハの形状図を作図する
ウエハ形状図作図部、21は前記フロー記憶部11及び処理
条件記憶部12内のデータを修正及び追加する編集部であ
る。FIG. 5 shows a configuration diagram of a semiconductor simulation apparatus according to the third embodiment. In FIG. 5, 11
Is a flow storage unit that holds flow data describing a semiconductor process sequence, 12 is a processing condition storage unit that holds processing conditions for each process, 13 is a mask pattern storage unit that holds a mask pattern for each mask, and 14 is a simulation An intermediate data storage unit that holds the state of the semiconductor wafer inside, a simulation rule group storage unit 15 that describes a rule for updating the state of the semiconductor wafer for each process, and 16 a rule that makes a diagnosis by referring to the state of the semiconductor wafer. A diagnostic rule group storage unit described for each process, 17 is a result storage unit that holds simulation and diagnosis results, 18 is a pattern calculation unit that calculates a pattern of a substance on a semiconductor wafer from a mask pattern and a semiconductor wafer state, and 19 is Controls simulation and diagnosis operations by referring to and updating data in the intermediate data storage unit 14. Control unit 20, a wafer shape drawing drawing unit that draws a semiconductor wafer shape drawing from the data in the intermediate data storage unit 14, and 21 corrects and adds data in the flow storage unit 11 and the processing condition storage unit 12. Editing department.
以上のように構成された本実施例の半導体シミュレー
ション装置について第６図を参照しながら、その動作を
説明する。The operation of the semiconductor simulation apparatus of the present embodiment configured as described above will be described with reference to FIG.
まず、制御部19がフロー記憶部11より一工程分のデー
タを読み出す（第６図301）。First, the control unit 19 reads data for one step from the flow storage unit 11 (FIG. 6, 301).
次に、制御部19は処理条件記憶部12より、先に取り出
した工程の処理条件を取り出す（第６図302）。Next, the control unit 19 retrieves the processing conditions of the previously retrieved step from the processing condition storage unit 12 (FIG. 6, 302).
次に、制御部19は診断規則群記憶部16より、先に取り
出した工程に適合する診断規則を取り出す（第６図30
3）。Next, the control unit 19 extracts a diagnostic rule that matches the previously extracted process from the diagnostic rule group storage unit 16 (FIG. 30).
3).
次に、制御部19は取り出した診断規則に従って、処理
条件を基に、中間データ記憶部14内の半導体ウエハの状
態を診断する（第６図304）。Next, the control unit 19 diagnoses the state of the semiconductor wafer in the intermediate data storage unit 14 based on the processing conditions in accordance with the extracted diagnosis rule (FIG. 6, 304).
もし、半導体ウエハの状態に問題があれば、制御部19
は、診断規則に従って結果記憶部17に診断メッセージを
出力する（第６図305,306）。If there is a problem with the state of the semiconductor wafer, the control unit 19
Outputs a diagnostic message to the result storage unit 17 according to the diagnostic rule (FIGS. 305 and 306).
次に、シミュレーション規則群記憶部15より、先に取
り出した工程に適合するシミュレーション規則を取り出
す（第６図307）。Next, a simulation rule that matches the previously extracted process is extracted from the simulation rule group storage unit 15 (FIG. 6, 307).
この時、もしマスク合わせ工程であれば、マスクパタ
ーン記憶部13より工程に適合するマスクパターンを取り
出しておく。（第６図308,309）。At this time, if it is a mask alignment step, a mask pattern suitable for the step is extracted from the mask pattern storage unit 13. (FIG. 6, 308, 309).
次に、制御部19は中間データ記憶部14内の半導体ウエ
ハの状態を参照し、シミュレーション規則に従って、先
に取り出した処理条件を基に、パターン算出部18により
半導体ウエハ上の物質のパターンを算出し（もしマスク
合わせ工程であれば、先に取り出したマスクパターンを
使用する）、半導体ウエハの状態を更新する（第６図31
0,311,312）。Next, the control unit 19 refers to the state of the semiconductor wafer in the intermediate data storage unit 14, and calculates the pattern of the substance on the semiconductor wafer by the pattern calculation unit 18 based on the processing conditions extracted earlier according to the simulation rules. Then, if it is a mask alignment step, the previously extracted mask pattern is used, and the state of the semiconductor wafer is updated (FIG. 31).
0,311,312).
次に、ウエハ形状図作図部20が中間データ記憶部14内
の半導体ウエハの状態を参照し、物質のパターン，膜厚
等を考慮しつつ、半導体ウエハの形状図を作図し、結果
記憶部17に出力する（第６図313）。Next, the wafer shape diagram drawing unit 20 draws a shape diagram of the semiconductor wafer while referring to the state of the semiconductor wafer in the intermediate data storage unit 14 and taking into account the material pattern, film thickness, and the like. (FIG. 6 313).
以上のような処理をフロー記憶部１内のデータを順番
に読み出して繰り返す（第６図314）。The above processing is repeated by sequentially reading the data in the flow storage unit 1 (FIG. 6, 314).
フロー記憶部11内の最終データを処理後、結果記憶部
17を表示して、シミュレーションを終了する（第６図31
5）。After processing the final data in the flow storage unit 11, the result storage unit
17 is displayed and the simulation ends (FIG. 31).
Five).
この時、利用者がシミュレーション結果を見て工程順
序や処理条件に誤りを発見した場合は、編集部21を使用
し、フロー記憶部11及び処理条件記憶部12内のデータを
編集し、再びシミュレーションを開始することができる
（第６図316,317,318）。At this time, if the user finds an error in the process order or the processing conditions by looking at the simulation result, the editing unit 21 is used to edit the data in the flow storage unit 11 and the processing condition storage unit 12 and re-execute the simulation. Can be started (FIGS. 316, 317, 318).
以上のように本実施例によれば、マスク及び半導体ウ
エハ上の物質のパターン情報を保持し、シミュレーショ
ン時に考慮することにより、半導体ウエハ上の物質の形
状及び位置関係を正確に認識することができるため、シ
ミュレーションの精度を高め、さらに、一工程ずつ半導
体ウエハの形状図を出力することができる。また、シミ
ュレーションの過程で、逐次、半導体ウエハの状態を診
断することができるため、問題のある工程とその時点で
の半導体ウエハの状態を形状図により即座に知ることが
できる。また、シミュレーションの結果で工程順序や処
理条件に誤りを発見した場合、工程順序及び処理条件デ
ータを編集し、再びシミュレーションを開始することが
できる。As described above, according to the present embodiment, it is possible to accurately recognize the shape and positional relationship of the substance on the semiconductor wafer by holding the pattern information of the substance on the mask and the semiconductor wafer and taking it into consideration during simulation. Therefore, the accuracy of the simulation can be improved, and further, the shape diagram of the semiconductor wafer can be output step by step. In addition, since the state of the semiconductor wafer can be sequentially diagnosed in the course of the simulation, the problematic process and the state of the semiconductor wafer at that time can be immediately known from the shape diagram. In addition, when an error is found in the process order or the processing condition as a result of the simulation, the process order and the processing condition data can be edited and the simulation can be started again.
発明の効果 本発明は、半導体の工程順序を記述したフローデータ
を記憶する手段と、工程ごとの処理条件を記憶する手段
と、マスクごとのマスクパターンを記憶する手段と、シ
ミュレーション中の半導体ウエハの状態を記憶する手段
と、半導体ウエハの状態を更新する規則を工程ごとに記
述したシミュレーション規則群を記憶する手段と、半導
体ウエハの状態を参照し診断を行なう規則を工程ごとに
記述した診断規則群を記憶する手段と、シミュレーショ
ン及び診断の結果を記憶する手段と、マスクパターン及
び半導体ウエハ状態より半導体ウエハ上の物質のパター
ンを算出する手段と、前記各記憶手段内のデータを参照
及び更新することによりシミュレーション及び診断の動
作を制御する手段と、前記半導体ウエハ状態記憶手段内
のデータより半導体ウエハの形状図を作図する手段と、
前記フローデータ記憶手段内のフローデータ及び前記工
程処理条件記憶手段内の工程処理条件データを修正及び
新たにデータを追加する手段を用いることにより、シミ
ュレーションの精度を高め、半導体ウエハの形状図を出
力することができ、シミュレーションの過程で、逐次、
半導体ウエハの状態を診断することができ、シミュレー
ションの結果で工程順序や処理条件に誤りを発見した場
合、工程順序及び処理条件データを編集し、再びシミュ
レーションを開始することができる優れた半導体シミュ
レーション装置を実現できるものである。The present invention provides a means for storing flow data describing a semiconductor process order, a means for storing processing conditions for each process, a means for storing a mask pattern for each mask, and a method for storing a semiconductor wafer under simulation. Means for storing a state; means for storing a simulation rule group in which a rule for updating the state of the semiconductor wafer is described for each process; and a group of diagnostic rules for describing a rule for making a diagnosis with reference to the state of the semiconductor wafer for each process Means for storing simulation and diagnosis results; means for calculating a pattern of a substance on a semiconductor wafer from a mask pattern and a state of a semiconductor wafer; and referencing and updating data in each of the storage means. Means for controlling the operation of simulation and diagnosis by means of data stored in the semiconductor wafer state storage means. Means for drawing a diagram of the shape of the semiconductor wafer,
The accuracy of the simulation is increased and the shape diagram of the semiconductor wafer is output by using the means for correcting the flow data in the flow data storage means and the process processing condition data in the process processing condition storage means and adding new data. And in the course of the simulation,
An excellent semiconductor simulation device capable of diagnosing the condition of a semiconductor wafer and, if a mistake is found in the process order or processing conditions as a result of the simulation, editing the process order and processing condition data and starting the simulation again. Can be realized.
第１図は本発明の第一実施例における半導体シミュレー
ション装置の構成図、第２図は本発明の第一実施例にお
ける半導体シミュレーション装置の制御フローチャー
ト、第３図は本発明の第二実施例における半導体シミュ
レーション装置の構成図、第４図は本発明の第二実施例
における半導体シミュレーション装置の制御フローチャ
ート、第５図は本発明の第三実施例における半導体シミ
ュレーション装置の構成図、第６図は本発明の第三実施
例における半導体シミュレーション装置の制御フローチ
ャート、第７図は従来の半導体シミュレーション装置の
構成図である。 １……フロー記憶部、２……処理条件記憶部、３……中
間データ記憶部、４……シミュレーション規則群記憶
部、５……制御部、６……結果記憶部、11……フロー記
憶部、12……処理条件記憶部、13……マスクパターン記
憶部、14……中間データ記憶部、15……シミュレーショ
ン規則群記憶部、16……診断規則群記憶部、17……結果
記憶部、18……パターン算出部、19……制御部、20……
ウエハ形状図作図部、21……編集部。FIG. 1 is a block diagram of a semiconductor simulation apparatus according to a first embodiment of the present invention, FIG. 2 is a control flowchart of the semiconductor simulation apparatus according to the first embodiment of the present invention, and FIG. FIG. 4 is a control flowchart of the semiconductor simulation device according to the second embodiment of the present invention, FIG. 5 is a configuration diagram of the semiconductor simulation device according to the third embodiment of the present invention, and FIG. FIG. 7 is a control flowchart of a semiconductor simulation device according to a third embodiment of the present invention, and FIG. 7 is a block diagram of a conventional semiconductor simulation device. 1 ... flow storage unit, 2 ... processing condition storage unit, 3 ... intermediate data storage unit, 4 ... simulation rule group storage unit, 5 ... control unit, 6 ... result storage unit, 11 ... flow storage Section, 12 processing condition storage section, 13 mask pattern storage section, 14 intermediate data storage section, 15 simulation rule group storage section, 16 diagnostic rule group storage section, 17 result storage section , 18 ... Pattern calculation unit, 19 ... Control unit, 20 ...
Wafer shape drawing drawing section, 21 ... editing section.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｇ０６Ｆ 15/60 ６１２Ａ ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 21/66 G06F 15/60 612A
Claims (3)
データを記憶する手段と、前記工程ごとの処理条件を記
憶する手段と、前記工程ごとのマスクのマスクパターン
を記憶する手段と、シミュレーション中の半導体ウエハ
の状態を前記工程ごとに記憶する手段と、前記半導体ウ
エハの状態を更新する規則を前記工程ごとに記述したシ
ミュレーション規則群を記憶する手段と、シミュレーシ
ョンの結果を記憶する手段と、前記マスクパターン及び
前記半導体ウエハの状態より前記半導体ウエハ上の物質
のパターンを算出する手段と、前記各記憶手段内のデー
タを参照及び更新することによりシミュレーションの動
作を制御する手段と、前記半導体ウエハの状態を記憶す
る手段のデータより前記半導体ウエハの形状図を作図す
る手段を備えたことを特徴とする半導体シミュレーショ
ン装置。A means for storing flow data describing a semiconductor process and its order; a means for storing processing conditions for each of the processes; a means for storing a mask pattern of a mask for each of the processes; Means for storing the state of the semiconductor wafer for each step, means for storing a simulation rule group describing rules for updating the state of the semiconductor wafer for each step, means for storing a simulation result, Means for calculating the pattern of the substance on the semiconductor wafer from the mask pattern and the state of the semiconductor wafer; means for controlling the simulation operation by referring to and updating the data in each of the storage means; Means for drawing a shape diagram of the semiconductor wafer from data of the means for storing a state. Semiconductor simulation apparatus according to claim.
データを記憶する手段と、前記工程ごとの処理条件を記
憶する手段と、前記工程ごとのマスクのマスクパターン
を記憶する手段と、シミュレーション中の半導体ウエハ
の状態を前記工程ごとに記憶する手段と、前記半導体ウ
エハの状態を更新する規則を前記工程ごとに記述したシ
ミュレーション規則群を記憶する手段と、前記半導体ウ
エハの状態を参照し診断を行なう規則を工程ごとに記述
した診断規則群を記憶する手段と、シミュレーション及
び診断の結果を記憶する手段と、前記マスクパターン及
び前記半導体ウエハの状態より前記半導体ウエハ上の物
質のパターンを算出する手段と、前記各記憶手段内のデ
ータを参照及び更新することによりシミュレーション及
び診断の動作を制御する手段と、前記半導体ウエハの状
態を記憶する手段のデータより前記半導体ウエハの形状
図を作図する手段とを備えたことを特徴とする半導体シ
ミュレーション装置。A means for storing flow data describing a semiconductor process and its order; a means for storing processing conditions for each of the steps; a means for storing a mask pattern of a mask for each of the steps; Means for storing the state of the semiconductor wafer for each step, means for storing a simulation rule group describing rules for updating the state of the semiconductor wafer for each step, and diagnosis by referring to the state of the semiconductor wafer. Means for storing a diagnostic rule group describing rules to be performed for each process; means for storing simulation and diagnosis results; means for calculating a pattern of a substance on the semiconductor wafer from the mask pattern and the state of the semiconductor wafer And simulation and diagnosis operations by referring to and updating data in each of the storage means. Semiconductor simulation apparatus for a means for, characterized in that a means for drawing a shape view of the semiconductor wafer than the data in the means for storing the state of the semiconductor wafer.
データを記憶する手段と、前記工程ごとの処理条件を記
憶する手段と、前記工程ごとのマスクのマスクパターン
を記憶する手段と、シミュレーション中の半導体ウエハ
の状態を前記工程ごとに記憶する手段と、前記半導体ウ
エハの状態を更新する規則を前記工程ごとに記述したシ
ミュレーション規則群を記憶する手段と、前記半導体ウ
エハの状態を参照し診断を行なう規則を工程ごとに記述
した診断規則群を記憶する手段と、シミュレーション及
び診断の結果を記憶する手段と、前記マスクパターン及
び前記半導体ウエハの状態より前記半導体ウエハ上の物
質のパターンを算出する手段と、前記各記憶手段内のデ
ータを参照及び更新することによりシミュレーション及
び診断の動作を制御する手段と、前記半導体ウエハの状
態を記憶する手段のデータより前記半導体ウエハの形状
図を作図する手段と、前記フローデータを記憶手段の前
記フローデータ及び前記工程処理条件記憶手段内の工程
処理条件データを修正及び新たにデータを追加する手段
とを備えたことを特徴とする半導体シミュレーション装
置。A means for storing flow data describing a semiconductor process and its order; a means for storing processing conditions for each of the processes; a means for storing a mask pattern of a mask for each of the processes; Means for storing the state of the semiconductor wafer for each step, means for storing a simulation rule group describing rules for updating the state of the semiconductor wafer for each step, and diagnosis by referring to the state of the semiconductor wafer. Means for storing a diagnostic rule group describing rules to be performed for each process; means for storing simulation and diagnosis results; means for calculating a pattern of a substance on the semiconductor wafer from the mask pattern and the state of the semiconductor wafer And simulation and diagnosis operations by referring to and updating data in each of the storage means. Means for drawing a shape diagram of the semiconductor wafer from data of the means for storing the state of the semiconductor wafer, and the process data stored in the flow data and the process processing conditions in the process processing condition storage means. Means for correcting data and adding new data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19529690A JP2618079B2 (en) | 1990-07-23 | 1990-07-23 | Semiconductor simulation equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19529690A JP2618079B2 (en) | 1990-07-23 | 1990-07-23 | Semiconductor simulation equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479309A JPH0479309A (en) | 1992-03-12 |
| JP2618079B2 true JP2618079B2 (en) | 1997-06-11 |
Family
ID=16338799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19529690A Expired - Fee Related JP2618079B2 (en) | 1990-07-23 | 1990-07-23 | Semiconductor simulation equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2618079B2 (en) |
-
1990
- 1990-07-23 JP JP19529690A patent/JP2618079B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479309A (en) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2618079B2 (en) | Semiconductor simulation equipment | |
| JP4187229B2 (en) | Exposure apparatus and parameter changing method | |
| JPS63220513A (en) | Data management method for monitor wafer | |
| JPH0528088A (en) | Method for automatically generating hardware constitution information | |
| JPS63308317A (en) | Charged beam aligner | |
| JPH07129677A (en) | Production simulation device | |
| JPS62121555A (en) | Management system for career information | |
| JP3090107B2 (en) | Photomask drawing apparatus and method | |
| JPH11329929A (en) | Electron beam lithography data producing apparatus | |
| JPH067567B2 (en) | Decentralized work progress management method | |
| JPH09320917A (en) | Simulation device of semiconductor and method thereof | |
| JP3978788B2 (en) | Device for changing processing condition data in production line | |
| JPH0535565B2 (en) | ||
| JPS63273171A (en) | Circuit design backup device | |
| JPH01229343A (en) | System for calculating fault rate for logical unit | |
| JPH0561743A (en) | Automatic updating system between masters | |
| JPH01248155A (en) | Manufacture of reticle | |
| JPH03214651A (en) | Verification of layout pattern | |
| JPH03189653A (en) | Method for generating exposure data | |
| JPH11195594A (en) | Semiconductor aligner | |
| JPH06176086A (en) | Drawing processing method | |
| JPH05153236A (en) | Automatic settlement system for consistency in station data update | |
| JPH0476616A (en) | Input position data correcting system for coordinate input | |
| JPH01187648A (en) | Data generating device | |
| JPH06103486B2 (en) | Automatic calculation method of medical treatment in medical office computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |