JP2611679B2 - Offset voltage adjustment circuit - Google Patents
Offset voltage adjustment circuitInfo
- Publication number
- JP2611679B2 JP2611679B2 JP6303459A JP30345994A JP2611679B2 JP 2611679 B2 JP2611679 B2 JP 2611679B2 JP 6303459 A JP6303459 A JP 6303459A JP 30345994 A JP30345994 A JP 30345994A JP 2611679 B2 JP2611679 B2 JP 2611679B2
- Authority
- JP
- Japan
- Prior art keywords
- offset voltage
- signal
- circuit
- level
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バースト光信号のオフ
セットを自動的に調整するオフセット調整回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an offset adjusting circuit for automatically adjusting the offset of a burst optical signal.
【０００２】[0002]
【従来の技術】光通信は光バースト信号を伝送すること
によって行われており、図３は光バースト信号を受信す
る従来の回路の一例を示す。図３において、データおよ
びデータバー端子に入力される入力信号はＡＴＣ回路１
で信号処理され、リミッタアンプ２を介して出力され
る。ＡＴＣ回路１は、増幅器１ａの出力信号の一方が帰
還用の抵抗１ｂによって増幅器１ａの一方の入力側に帰
還されており、出力信号の他方は、データ信号のピーク
値を保持するピーク検出回路１ｄによってコンデンサ１
ｅに蓄積されたうえ、帰還用の抵抗１ｃを介して増幅器
１ａの他方の入力側に帰還されている。コンデンサ１ｅ
に蓄積された電荷をリセットするとき、記号ｄで示すリ
セット信号を供給すると、トランジスタ１ｆがオンにな
り、コンデンサ１ｅの電荷を放電するようになってい
る。データ入力端子およびデータバー入力端子には抵抗
３ａおよび３ｂが個別に接続され、それら信号入力端子
と増幅器１ａの間にはそれぞれ抵抗１ｇ，１ｈが直列に
挿入され、一定のオフセット電圧を与えて、無信号時と
識別レベルを区別し、無信号時の誤動作を防止するよう
にしている。2. Description of the Related Art Optical communication is performed by transmitting an optical burst signal. FIG. 3 shows an example of a conventional circuit for receiving an optical burst signal. In FIG. 3, input signals input to the data and data bar terminals are ATC circuit 1
, And output via the limiter amplifier 2. In the ATC circuit 1, one of the output signals of the amplifier 1a is fed back to one input side of the amplifier 1a by a feedback resistor 1b, and the other of the output signals is a peak detection circuit 1d that holds the peak value of the data signal. By capacitor 1
e, and is fed back to the other input side of the amplifier 1a via a feedback resistor 1c. Capacitor 1e
When resetting the electric charge accumulated in the transistor 1f, when a reset signal indicated by a symbol d is supplied, the transistor 1f is turned on, and the electric charge of the capacitor 1e is discharged. Resistors 3a and 3b are individually connected to the data input terminal and the data bar input terminal. Resistors 1g and 1h are inserted in series between the signal input terminal and the amplifier 1a, respectively, to apply a constant offset voltage. The discrimination level is distinguished from the identification level when there is no signal to prevent a malfunction when there is no signal.
【０００３】このように構成された装置の動作を図４に
示す波形図とともに説明する。（ａ）はＡＴＣ回路１に
入力する電気信号であり、ＡＴＣ回路１では信号の一部
を帰還用の抵抗１ｂおよび１ｃを介して入力側に戻して
いるので、この回路はクローズドループと言うことがで
きる。ＡＴＣ回路１の出力信号の片側はピーク検出回路
１ｄによってピーク検出されるため、ＡＴＣ回路１のデ
ータバー入力端子の電位は負側のピーク値で固定される
ことになる。このとき識別レベルは無信号時レベルに対
して点線で示すように一定のオフセットが与えられ、無
信号時に不確定データを出力しないようになっており、
図４（ｃ）に示すように、その識別レベルを越えた信号
だけが出力されるようになっている。なお、図４（ｄ）
に示すリセット入力信号が供給されたとき、コンデンサ
１ｅの電荷は放電され、図３の記号ｂで示す信号は図４
（ｂ）に示すように無信号時レベルに復旧するようにな
っている。[0003] The operation of the device thus constructed will be described with reference to the waveform diagram shown in FIG. (A) is an electric signal input to the ATC circuit 1, and a part of the signal is returned to the input side through the feedback resistors 1b and 1c in the ATC circuit 1. Therefore, this circuit is called a closed loop. Can be. Since one side of the output signal of the ATC circuit 1 is detected by the peak detection circuit 1d, the potential of the data bar input terminal of the ATC circuit 1 is fixed at the negative peak value. At this time, the discrimination level is given a constant offset with respect to the level when there is no signal, as indicated by a dotted line, so that undefined data is not output when there is no signal,
As shown in FIG. 4C, only signals exceeding the identification level are output. FIG. 4 (d)
When the reset input signal shown in FIG. 3 is supplied, the charge of the capacitor 1e is discharged, and the signal shown by the symbol b in FIG.
As shown in (b), the level is restored to the level when there is no signal.
【０００４】[0004]
【発明が解決しようとする課題】しかしながらこのよう
な従来のものは識別レベルに対してプラス側とマイナス
側のレベルが異なるため、パルス幅の等しい光バースト
信号が入力されるにも関わらず、入力信号の振幅が異な
ると図４（ｃ）に示すように、デューティ比の異なる信
号が送出され、リタイミング時にパワーペナルティが発
生するという課題を有していた。本発明はこのような状
況に鑑みて成されたもので、光バースト信号の振幅が異
なっても、デューティ比の等しい信号を発生するように
したものである。However, in such a conventional device, since the levels on the plus side and the minus side are different from the discrimination level, the optical burst signal having the same pulse width is inputted. If the amplitudes of the signals are different, signals having different duty ratios are transmitted as shown in FIG. 4C, and there is a problem that a power penalty occurs at the time of retiming. The present invention has been made in view of such a situation, and is to generate a signal having the same duty ratio even if the amplitude of an optical burst signal is different.
【０００５】[0005]
【課題を解決するための手段】このような課題を解決す
るために本発明は、識別レベル以上の識別レベルを有す
る入力信号を検出するレベル検出回路と、異なるオフセ
ット電圧を発生するレベル設定回路と、レベル検出回路
出力信号のある時と無いときとでレベル設定回路のオフ
セット電圧を選択して増幅器にオフセット電圧として供
給するオフセット切換回路とを備えたものである。According to the present invention, there is provided a level detecting circuit for detecting an input signal having a discrimination level equal to or higher than a discrimination level, and a level setting circuit for generating a different offset voltage. And an offset switching circuit for selecting an offset voltage of the level setting circuit when there is an output signal of the level detection circuit and for supplying the same as an offset voltage to the amplifier.
【０００６】[0006]
【作用】無信号時は識別レベルに対して増幅器に所定の
オフセット電圧が供給されているが、識別レベル以上の
レベルを有する信号が供給された時は、そのオフセット
電圧をキャンセルするように入力信号がシフトされるの
で、識別レベルが信号振幅の中央値に設定され、等しい
デューティ比を有する信号が出力される。When there is no signal, a predetermined offset voltage is supplied to the amplifier with respect to the discrimination level, but when a signal having a level higher than the discrimination level is supplied, the input signal is canceled so as to cancel the offset voltage. Are shifted, the discrimination level is set to the center value of the signal amplitude, and a signal having the same duty ratio is output.
【０００７】[0007]
【実施例】図１は、本発明の一実施例を示す回路図であ
る。データおよびデータバーに入力された入力信号は、
ＡＴＣ回路１で処理されてリミッタアンプ２で増幅され
た後、レベル検出回路４によってレベル検出される。レ
ベル検出回路４はバッファ４ａを介した信号が抵抗４ｂ
を介してコンデンサ４ｈを充電するので、コンデンサ４
ｈの端子電圧が充電時定数に従って上昇し、充電電圧が
所定値になった時点で、抵抗４ｃに接続されたトランジ
スタ４ｄがオン状態になる。トランジスタ４ｄの出力は
オフセット切換回路６に供給されており、そのオフセッ
ト切換回路６はトランジスタ４ｄがオフのときは図の位
置に設定され、トランジスタ４ｄがオンのときは図と反
対側の位置に設定されるようになっている。FIG. 1 is a circuit diagram showing an embodiment of the present invention. The input signals input to the data and data bar are
After being processed by the ATC circuit 1 and amplified by the limiter amplifier 2, the level is detected by the level detection circuit 4. The level detection circuit 4 outputs the signal via the buffer 4a to the resistor 4b.
The capacitor 4h is charged via the
When the terminal voltage of h rises according to the charging time constant and the charging voltage reaches a predetermined value, the transistor 4d connected to the resistor 4c is turned on. The output of the transistor 4d is supplied to an offset switching circuit 6, and the offset switching circuit 6 is set at the position shown in the drawing when the transistor 4d is off, and is set at the position opposite to the drawing when the transistor 4d is on. It is supposed to be.
【０００８】このため、入力信号が無いときレベル検出
回路４のトランジスタ４ｄはオフになっているので、オ
フセット切換回路６のスイッチ６ａは図の位置に設定さ
れ、レベル設定回路５において抵抗５ｄと可変抵抗５ｂ
で設定された無信号時のオフセット電圧Ｖ２が抵抗６ｂ
を介してＡＴＣ回路１に供給され、無信号時のオフセッ
ト電圧を与える。For this reason, when there is no input signal, the transistor 4d of the level detection circuit 4 is turned off, so that the switch 6a of the offset switching circuit 6 is set to the position shown in FIG. Resistance 5b
The offset voltage V2 at the time of no signal set by the above is the resistance 6b
To the ATC circuit 1 to provide an offset voltage when there is no signal.
【０００９】一方、ＡＴＣ回路１に識別レベル以上のレ
ベルを有する入力信号があるときはレベル検出回路４の
トランジスタ４ｄがオンになるので、オフセット切換回
路６のスイッチ６が図と反対の位置に設定され、レベル
設定回路５において抵抗５ｃと可変抵抗５ａで設定され
た信号時のオフセット電圧Ｖ２が抵抗６ｂを介してＡＴ
Ｃ回路１に供給され信号時のオフセット電圧を与える。On the other hand, when there is an input signal having a level higher than the discrimination level in the ATC circuit 1, the transistor 4d of the level detection circuit 4 is turned on. Then, the offset voltage V2 at the time of the signal set by the resistor 5c and the variable resistor 5a in the level setting circuit 5 is transmitted to the AT via the resistor 6b.
It is supplied to the C circuit 1 and gives an offset voltage at the time of a signal.
【００１０】図２はこの動作を説明するための波形図で
あり、図２（ａ）に示すように、入力信号がないときは
点線で示す識別レベルＶ１に対してオフセット電圧分だ
け低い電圧Ｖ２をＡＴＣ回路１に供給している。入力信
号が供給されると、オフセット切換回路６によってオフ
セット電圧が変更され、この例ではＶ１−Ｖ２分だけＡ
ＴＣ回路１に供給される電圧が上昇するようにしてい
る。FIG. 2 is a waveform diagram for explaining this operation. As shown in FIG. 2A, when there is no input signal, a voltage V2 lower than the identification level V1 indicated by the dotted line by the offset voltage is used. Is supplied to the ATC circuit 1. When the input signal is supplied, the offset voltage is changed by the offset switching circuit 6, and in this example, A is equal to V1-V2.
The voltage supplied to the TC circuit 1 is increased.
【００１１】このように構成するとピーク検出回路１ｄ
によって固定されていたレベルが電圧Ｖ１−Ｖ２分だけ
上昇し、識別レベルは入力信号の中央値になるので、入
力信号がレベルにかかわらず、リミッタアンプ２から出
力される信号のデューティ比は等しくなる。すなわち、
無信号時は識別レベルに対して所定の誤動作防止用オフ
セット電圧が供給されることによって、信号が供給され
ないにも関わらず出力を送出する誤動作を防止している
が、信号入力時はこの誤動作防止用オフセット電圧をキ
ャンセルする電圧をＡＴＣ回路１に供給することによっ
て、識別レベルが信号振幅の中央値にシフトし、出力さ
れる信号のデューティ比が等しくなる。With this configuration, the peak detection circuit 1d
Is increased by the voltage V1−V2, and the discrimination level becomes the center value of the input signal, so that the duty ratio of the signal output from the limiter amplifier 2 becomes equal regardless of the level of the input signal. . That is,
When there is no signal, a predetermined malfunction prevention offset voltage is supplied for the discrimination level, thereby preventing a malfunction in which an output is sent even though no signal is supplied, but this malfunction is prevented when a signal is input. By supplying a voltage for canceling the use offset voltage to the ATC circuit 1, the discrimination level shifts to the center value of the signal amplitude, and the duty ratio of the output signal becomes equal.
【００１２】この回路をリセットするときは図１の端子
ｆにリセット信号を供給すると、ＡＴＣ回路１のトラン
ジスタ１ｆおよびレベル検出回路４のトランジスタ４ｇ
がオンになって、コンデンサ１ｅおよびコンデンサ４ｈ
を短絡し、そこに充電されていた電荷を放電するので、
図２（ａ）に示すように、無信号時にはオフセットがか
けられて、誤動作しないようになっている。When resetting this circuit, a reset signal is supplied to the terminal f in FIG. 1 and the transistor 1f of the ATC circuit 1 and the transistor 4g of the level detection circuit 4
Is turned on, the capacitor 1e and the capacitor 4h
Short-circuit and discharge the charge that was there,
As shown in FIG. 2A, when there is no signal, an offset is applied so that a malfunction does not occur.
【００１３】[0013]
【発明の効果】以上説明したように本発明は無信号時は
識別レベルに対して増幅器に所定のオフセット電圧が供
給されているが、信号時はそのオフセット電圧をキャン
セルするように入力信号がシフトされるので、識別レベ
ルが信号振幅の中央値に設定され、デューティ比を有す
る信号が出力されるという効果を有する。As described above, in the present invention, when there is no signal, a predetermined offset voltage is supplied to the amplifier with respect to the discrimination level, but when the signal is present, the input signal is shifted so as to cancel the offset voltage. Therefore, the discrimination level is set to the central value of the signal amplitude, and a signal having a duty ratio is output.
【図１】 本発明の一実施例の構成を示す回路図であ
る。FIG. 1 is a circuit diagram showing a configuration of one embodiment of the present invention.
【図２】 図１の動作を説明する波形図である。FIG. 2 is a waveform diagram illustrating the operation of FIG.
【図３】 従来装置の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a conventional device.
【図４】 図３の動作を説明する波形図である。FIG. 4 is a waveform diagram illustrating the operation of FIG.
１…ＡＴＣ回路、２…リミッタアンプ、１ａ…増幅器、
１ｂ，１ｃ、１ｇ，１ｈ，３ａ，３ｂ，４ｂ，４ｃ，５
ｃ，５ｄ，６ｂ…抵抗，１ｄ…ピーク検出回路、１ｅ，
４ｈ…コンデンサ、１ｆ…トランジスタ、４…レベル検
出回路、４ａ…バッファ、４ｄ，４ｇ…トランジスタ、
５…レベル設定回路、５ａ、５ｂ…可変抵抗、￥…￥、
６…オフセット切換回路、６ａ…スイッチ。1 ATC circuit, 2 limiter amplifier, 1a amplifier
1b, 1c, 1g, 1h, 3a, 3b, 4b, 4c, 5
c, 5d, 6b: resistance, 1d: peak detection circuit, 1e,
4h: capacitor, 1f: transistor, 4: level detection circuit, 4a: buffer, 4d, 4g: transistor,
5: level setting circuit, 5a, 5b: variable resistor, ￥, ￥,
6 offset switching circuit, 6a switch.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/14 10/26 10/28 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H04B 10/14 10/26 10/28
Claims (2)
ベル以上のレベルを有する信号を増幅する増幅器のオフ
セット電圧を調整するオフセット電圧調整回路におい
て、 前記識別レベル以上の識別レベルを有する入力信号を検
出するレベル検出回路と、 異なるオフセット電圧を発生するレベル設定回路と、 前記レベル検出回路出力信号のある時と無いときとで前
記レベル設定回路のオフセット電圧を選択して前記増幅
器にオフセット電圧として供給するオフセット切換回路
とを備えたことを特徴とするオフセット電圧調整回路。1. An offset voltage adjusting circuit for adjusting an offset voltage of an amplifier supplied with a predetermined offset voltage and amplifying a signal having a level higher than a threshold level, wherein an input signal having a threshold level higher than the threshold level is detected. A level detection circuit, a level setting circuit that generates a different offset voltage, and an offset that selects an offset voltage of the level setting circuit with and without an output signal of the level detection circuit and supplies the offset voltage to the amplifier as an offset voltage. An offset voltage adjusting circuit, comprising: a switching circuit.
されるオフセット電圧は、前記識別レベルとレベル検出
回路出力信号のないときのオフセット電圧との差をキャ
ンセルする値とすることを特徴とするオフセット電圧調
整回路。2. An offset voltage supplied to said amplifier when there is an output signal of a level detection circuit cancels a difference between said discrimination level and an offset voltage when there is no output signal of a level detection circuit. An offset voltage adjustment circuit characterized by taking a value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6303459A JP2611679B2 (en) | 1994-12-07 | 1994-12-07 | Offset voltage adjustment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6303459A JP2611679B2 (en) | 1994-12-07 | 1994-12-07 | Offset voltage adjustment circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162860A JPH08162860A (en) | 1996-06-21 |
| JP2611679B2 true JP2611679B2 (en) | 1997-05-21 |
Family
ID=17921234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6303459A Expired - Lifetime JP2611679B2 (en) | 1994-12-07 | 1994-12-07 | Offset voltage adjustment circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611679B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4576408B2 (en) * | 2007-08-01 | 2010-11-10 | Ｎｔｔエレクトロニクス株式会社 | Limiter amplifier circuit |
| JP5176505B2 (en) * | 2007-12-03 | 2013-04-03 | 富士通オプティカルコンポーネンツ株式会社 | Optical receiving device, optical station side device, and optical network system |
| US7876155B2 (en) * | 2009-05-16 | 2011-01-25 | Alcatel-Lucent Usa Inc. | Transimpedance amplifier with distributed control of feedback line |
| JP5780281B2 (en) * | 2013-10-10 | 2015-09-16 | Ｎｔｔエレクトロニクス株式会社 | Limiter amplifier circuit |
-
1994
- 1994-12-07 JP JP6303459A patent/JP2611679B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08162860A (en) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375106A (en) | Remote control circuit | |
| JP2611679B2 (en) | Offset voltage adjustment circuit | |
| JPH1196787A (en) | Peak-hold circuit and infrared communication device with the same | |
| US4319094A (en) | Three-terminal power supply circuit for telephone set | |
| US20010004388A1 (en) | Offset control circuit, optical receiver using the same and optical communication system | |
| CA2078041A1 (en) | Ring trip detection circuit | |
| JPH0420302B2 (en) | ||
| JPS6152021A (en) | Squelch circuit | |
| JPH0425745B2 (en) | ||
| US20030092411A1 (en) | Burst mode limiter-amplifier | |
| KR900008047B1 (en) | Optical pulse receiving device | |
| JP3181458B2 (en) | Gain switching type optical receiving amplifier | |
| US3916221A (en) | A.C. voltage detector with delayed triggering signal generation | |
| JP2891197B2 (en) | Optical receiving method and apparatus | |
| WO1999059242A3 (en) | A method of reducing distortion and noise of square-wave pulses, a circuit for generating minimally distorted pulses and use of method and circuit | |
| JPS59148458A (en) | Optical receiver | |
| JP2674494B2 (en) | Optical receiving circuit | |
| JP3200494B2 (en) | SSB receiving circuit | |
| JP2764912B2 (en) | Data transmission equipment | |
| JPH0525003Y2 (en) | ||
| JPH10117216A (en) | Automatic threshold control circuit | |
| JP3338162B2 (en) | Receiver | |
| SU1532993A1 (en) | Voltage repeater | |
| JPS6238613A (en) | Pulse detecting circuit | |
| JPH08307358A (en) | Photodetector |