JP2610670B2 - 試験装置 - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 電源盤等から発生する出力信号の異常の有無を監視す
るに好適な試験装置に関し、 電源盤等から発生する出力信号の異常の有無を自動的
に監視することを目的とし、 被試験装置の試験に際して、条件指定部の指定に応じ
た試験条件を条件設定手段を介して該指定に応じた試験
条件のための期間の試験開始時に条件出力部に設定し、
且つ前記設定した試験条件に対応した試験データを試験
データ出力部から前記被試験装置へ供給させたとき、又
は前記指定に応じた試験条件のための期間内に前記状態
出力部の出力が発生する都度前記試験開始時に前記条件
出力部に設定した試験条件と同一の試験条件を前記条件
出力部に再設定し、且つ当該再設定した試験条件に対応
した試験データを前記試験データ出力部から前記被試験
装置へ供給させたとき、のいずれかの設定に対して発生
した前記被試験装置の異常状態を表す情報を前記状態出
力部に出力するようにし、前記条件指定部に設定された
試験条件のための期間経過時に直ちに更新手段による更
新を生ぜしめるようにして構成した。

〔産業上の利用分野〕

本発明は電源盤等の試験装置に係り、特に、電源盤等
から発生する出力信号の異常の有無を監視するに好適な
試験装置に関する。

〔従来の技術〕

情報処理装置などに用いられる電源盤は本体装置から
の信号に応答して各種の出力信号を発生するように構成
されている。電源盤から各種の出力信号を発生する際、
瞬時的な異常信号が発生すると、この出力信号は本体装
置全体に与える影響が極めて大きいので、電源盤から発
生する各種出力信号の有無を監視することが必要とされ
ている。

そこで、従来の電源盤に対する試験を行なう監視装置
においては、電源盤に対する試験条件を設定し、この試
験条件に応答した電源盤からの出力信号を取り込み、こ
の出力信号が設定値と一致しているか否かの判定を行な
うように構成されていた。即ち、電源盤からの出力信号
を予め設定された信号とを経験的な許容回数に従って比
較し、許容回数内で信号が一致しない場合にはエラー表
示を行なう方式が採用されている。

〔発明が解決しようとする課題〕

しかし、従来の監視装置の方式は、本体装置からの指
令に応答した電源盤からの出力信号のみを監視していた
ため、電源盤から瞬時的に発生する出力信号に異常があ
っても、この信号の異常の有無を自動的に監視すること
ができなかった。その監視を行なうには、人為的に行な
うよりほかになかった。

本発明の目的は、電源盤等から発生する出力信号の異
常の有無を自動的に監視することができる試験装置を提
供することにある。

〔課題を解決するための手段〕

第１図は、請求項１記載の発明の原理ブロック図を示
す。この図に示すように、請求項１記載の発明は、試験
条件を送出する条件出力部２と、該条件出力部２からの
試験条件の送出と共に被試験装置１に対し試験データを
送出する試験データ出力部３と、前記条件出力部２から
送出された試験条件に対し前記被試験装置１の状態を表
す情報を出力する状態出力部４と、試験条件を指定する
条件指定部６と、試験条件の指定を更新する更新手段８
と、前記条件出力部２に試験条件を設定する条件設定手
段10と、試験制御手段12とを有し、該試験制御手段12
は、前記条件指定部６の指定に応じた試験条件を前記条
件設定手段10を介して該指定に応じた試験条件のための
期間の試験開始時に前記条件出力部２に設定し、且つ前
記設定した試験条件に対応した試験データを前記試験デ
ータ出力部３から前記被試験装置１へ供給させたとき、
又は前記指定に応じた試験条件のための期間内に前記状
態出力部４の出力が発生する都度前記試験開始時に前記
条件出力部２に設定した試験条件と同一の試験条件を前
記条件出力部２に再設定し、且つ当該再設定した試験条
件に対応した試験データを前記試験データ出力部３から
前記被試験装置１へ供給させたとき、のいずれかの設定
に対して発生した前記被試験装置１の異常状態を表す情
報を前記状態出力部４に出力するようにし、前記条件指
定部６に設定された試験条件のための期間経過時に直ち
に前記更新手段８による更新を生ぜしめるようにして構
成したものである。

条件出力部２に試験条件を設定し、該試験条件に対応
する試験データを試験データ出力部３から被試験装置
（電源盤等）１に供給して前記試験条件対応の状態を表
す信号が被試験装置１から応答として返って来るか否か
を状態出力部４で常時監視し、前記状態出力部４の出力
発生の都度、つまり前記被試験装置１からの応答が正常
であるか、又は異常であるすを問わず、信号（応答）が
発生したとき、当該試験期間内であるなら、前記試験条
件を前記条件出力部２に再設定すると共に、再設定され
た試験条件に対応した試験データを試験データ出力部３
から前記被試験装置１へ供給して前記状態出力部４によ
る常時監視、即ち前記試験条件に対し前記被試験装置１
が異常な応答を返すか否かを監視するようにしているか
ら、前記被試験装置１に異常が生じたときにはその異常
を自動的に確認することが可能となる。

〔実施例〕

第２図において、電源監視装置を構成するコントロー
ルユニット10はCPU12、CRT14、キーボード16、フロッピ
ーディスク18、インタフェイス（GP−IB）20、デジタル
入出力インタフェイス（DIO）22を有する。フロッピー
ディスク18には、第４図のへの処理及び110乃至124を
実行するプログラムを格納している（これは第１図の試
験制御手段12に対応する）。又、フラグ（FLG）（第１
図の条件指定部６）の格納も為すと共に、その更新処理
のためのプログラムも又、フロッピーディスク18に格納
している（これは第１図の更新手段８に対応する）。イ
ンタフェイス20がデジタルマルチメータ（DMM）24に接
続され、デジタル入出力インタフェイス22がアラームI/
O回路（ALMI/O）26を介して電源盤28に接続されてい
る。CPU12、フロッピーディスク18、デジタル入出力イ
ンタフェイス22は第１図の条件設定手段10に対応する。
さらにデジタル入出力インタフェイス22はコントロール
ラッチ（CONTラッチ）30、スキャン回路（SCAN）32、ス
ライダック（AC）34、負荷（LOAD）36を介してそれぞれ
電源盤28に接続されている。スキャン回路32はデジタル
マルチメータ38に接続されている。又、コントロールラ
ッチ30はマニュアルコントローラ（MANUAL CONT）40を
介してパネル42に接続されている。

アラームI/O回路26は、第３図に示されるように、制
御部44、ゲート回路46、データラッチ48、比較器50、入
力ラッチ52から構成されており、入力ラッチ52が電源盤
28に接続され、ゲート回路46の出力及びデータラッチ48
の入力がバスラインに接続されており、データラッチ48
のラッチ制御入力及び制御部44の入力がアドレスライン
に接続されている。制御部44は第４図の100〜108及び第
５図の200〜220の処理を行なう。入力ラッチ52、比較器
50、制御部44内の第５図処理フローのうちの200〜220の
処理、デジタル入出力インタフェイス22は第１図の状態
出力部４に対応する。

本実施例は以上の構成からなり、次にその作用を第４
図及び第５図の処理フローに基づいて説明する。

まず、キーボード16からの各種の試験条件を入力する
と、各試験条件がフロッピーディスク18に格納される。
そして電源盤28に対する１つのALM信号条件についての
試験を実行するための指令が出力され、コントロールユ
ニット10のフロッピーディスク18にALM信号条件対応の
フラグ（FLG）がセットされると、制御部44に対しハー
ド割り込み禁止の処理が行なわれ（第４図の100）、フ
ロッピーディスク18に格納された試験条件を基にアラー
ム信号条件の設定処理が行なわれる（第４図の102）。
この第４図の処理フローの「開始」から始まった処理に
おけるステップ102でのアラーム信号条件の設定が、特
許請求の範囲の請求項１に記載する「試験開始時」の設
定を表します。セットされたフラグ（FLG）は次のALM信
号条件対応のフラグがセットされるまでセットされてい
る。その後電源盤28からの出力信号を監視するための監
視が開始される（第４図の104）。さらに続いてハード
割り込みの禁止を解除し、ハード割り込み可能状態とし
（第４図の106）、電源盤28に対しアラームデータを入
力する（第４図の108）。

アラームデータが電源盤（被試験装置）に対し送出さ
れた後、制御部44は第５図に示す処理に入る。

電源盤からの割り込み有無の判定を行ない（第５図の
200）、割り込みがなければ第５図の220の処理へ進む。
割り込みがあるときにはItrt（割り込み制御フラグ）を
０にセットし（第５図の202）、比較処理のためハード
割り込みの禁止処理を実行する（第５図の204）、この
後電源盤28の出力信号を監視するための処理を開始し
（第５図の206）、電源盤28からのアラーム信号を読み
出す（第５図の208）。そして、監視回数のためのカウ
ント値が、例えば1000か否かの判定を行ない（第５図の
210）、カウント値が1000に達するまでは信号条件が読
み出し信号と一致するか否かの判定を行なう（第５図の
212）。そして、この判定条件が一致しないときには再
び第５図の206の処理に戻る。その際に監視回数は１だ
けカウントアップされる。一方、一致したときには信号
条件が読み出し信号に一致した処理を行なう（第５図の
214）。この後Itrtを１にセットし（第５図の216）、制
御をコントロールユニット10へ渡す（第５図の220）。

又、カウント値が1000に達したときにはエラーフラグ
（ERR）を１（不一致を表す）にセットし（ステップ21
8）、制御をコントロールユニット10へ渡す（第５図の2
20）。

上述のようにして、アラーム状態が発生していない場
合でも（第５図の200のNO）、又電源盤からの割り込み
が発生し、エラー状態となるか否かを問わず（第４図の
214、218）、制御部44からのコントロールユニット10に
対し電源盤の試験状態についての情報収集処理を開始さ
せる通知が為される（第４図の220）。

この通知を受けたコントロールユニット10では、第４
図の110以降の処理を開始する。

Itrtを１であるか否かの判定を行なう（第３図の11
0）。０ならば（第４図の110のNO）、ハード割り込みの
禁止処理を行なう（第４図の112）。電源盤28の信号を
監視するための処理を開始し（第４図の114）、電源盤2
8からのアラーム信号を順次取り込む（第４図の116）。
そして、エラーフラグ（ERR）を１とする処理を行なう
（第４図の118）。

一方、第４図の110でItrt＝１と判定されたときには
エラーフラグ（ERR）が０か否かの判定を行なう（第４
図の120）。そして、エラーフラグが０でないときには
エラー処理を行なう（第４図の122）。そのエラー処理
において、エラーの内容が、第６図に示されるように、
CRT14の画面上に表示される。エラー処理に入る前に
は、第６図（Ａ）に示すような画面がCRT14の画面に表
示されていたのがエラー処理に入ると、第６図（Ｂ）に
示すような画面がCRT14の画面に表示される。第６図
（Ｂ）中の△は正常を、×は異常を表す。第６図（Ｂ）
に示す画面の下側に示す次画面、再試験、次試験及び終
了を示す画面領域の各々は、CRT14に設けられているキ
ーボード上のファンクションキー対応で、その押下でそ
れぞれの動作が生ぜしめられる。次画面をキーボードよ
り指定すると、例えば、そのキー押下毎に順次のカウン
ト対応のデータが表示される。最初の押下でカウント31
乃至60対応のデータ、そして、次の押下で61乃至90対応
のデータ等の表示が順次に行なわれる。再試験は画面を
第６図（Ａ）の画面に戻し、エラーになった箇所から試
験を行なう。次試験はエラーになった箇所を無視して次
のALM信号条件についての試験を行なう。終了は現在行
なっている試験を強制終了させる。

処理終了後、第４図の124の処理に移り、試験条件の
ための期間経過時に次のALM信号条件を設定するための
処理に移る。そして設定処理が終了すると、第４図の10
0へ戻り、フラグ（FLG）に応じた制御部44への設定等の
処理を続行する。従ってフラグ（FLG）の値が同一であ
るならば、そのフラグ（FLG）対応のALM信号条件の下で
の電源盤28の試験が再開される。

そして、すべてのALM信号条件についての上述の如き
一連の処理が終了したとき（第４図の124のＹ）、その
電源盤についての試験は終了する。

〔発明の効果〕

以上説明したように請求項１記載の発明によれば、被
試験装置へ供給した試験データに対する該被試験装置か
らの応答が前記試験データ対応に設定した試験条件に整
合した応答か否かを問わず、その応答の発生の都度、前
記試験条件のための期間内なら、同一の試験条件の再設
定、及び同一の試験データの再供給を行うようにして被
試験装置が異常な応答を返すか否かを常時監視するよう
にしたから、前記被試験装置１に異常が生じたときその
異常を自動的に確認することが可能となる。

【図面の簡単な説明】

第１図は請求項１記載の発明の原理ブロック図、 第２図は請求項１記載の発明の一実施例の構成図、 第３図は第２図に示す実施例の要部構成図、 第４図は第２図に示す実施例の処理フローの一部を示す
図、 第５図は第２図に示す実施例の処理フローの残部を示す
図、 第６図は第２図に示す実施例の表示例を示す図である。 第１図乃至第３図において、 ２は条件出力部（データラッチ48）、 ４は状態出力部（入力ラッチ52、比較器50、制御部44内
の第５図処理フローの200〜220、デジタル入出力インタ
フェイス22）、 ６は条件指定部（フロッピーディスク18にセットされる
フラグFLG）、 ８は更新手段（CPU12）、 10は条件指定手段（CPU12、フロッピーディスク18、デ
ジタル入出力インタフェイス22）、 12は試験制御手段（CPU12、フロッピーディスク18にあ
る第４図処理フローのうちの110乃至124）である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】試験条件を送出する条件出力部と、 該条件出力部からの試験条件の送出と共に被試験装置に
   対し試験データを送出する試験データ出力部と、 前記条件出力部から送出された試験条件に対し前記被試
   験装置の状態を表す情報を出力する状態出力部と、 試験条件を指定する条件指定部と、 試験条件の指定を更新する更新手段と、 前記条件出力部に試験条件を設定する条件設定手段と、 試験制御手段とを有し、 該試験制御手段は、前記条件指定部の指定に応じた試験
   条件を前記条件設定手段を介して該指定に応じた試験条
   件のための期間の試験開始時に前記条件出力部に設定
   し、且つ前記設定した試験条件に対応した試験データを
   前記試験データ出力部から前記被試験装置へ供給させた
   とき、又は前記指定に応じた試験条件のための期間内に
   前記状態出力部の出力が発生する都度前記試験開始時に
   前記条件出力部に設定した試験条件と同一の試験条件を
   前記条件出力部に再設定し、且つ当該再設定した試験条
   件に対応した試験データを前記試験データ出力部から前
   記被試験装置へ供給させたとき、のいずれかの設定に対
   して発生した前記被試験装置の異常状態を表す情報を前
   記状態出力部に出力するようにし、前記条件指定部に設
   定された試験条件のための期間経過時に直ちに前記更新
   手段による更新を生ぜしめることを特徴とする試験装
   置。