JP2607147B2 - Image display device and method of manufacturing the same - Google Patents
Image display device and method of manufacturing the sameInfo
- Publication number
- JP2607147B2 JP2607147B2 JP14668889A JP14668889A JP2607147B2 JP 2607147 B2 JP2607147 B2 JP 2607147B2 JP 14668889 A JP14668889 A JP 14668889A JP 14668889 A JP14668889 A JP 14668889A JP 2607147 B2 JP2607147 B2 JP 2607147B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel portion
- scanning circuit
- thin film
- source
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶を用いた画像表示装置の製造方法に関
するものである。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing an image display device using a liquid crystal.
（従来の技術） 近年、液晶を用いた画像表示装置は軽量、薄型、低消
費電力等の特徴を有するフラットパネル・ディスプレイ
として、CRT（Cahode−Ray−Tube）では対応できない分
野、例えば、可搬型計測機器の画像表示装置に用いられ
る等、非常に注目を集めている。(Prior Art) In recent years, an image display device using a liquid crystal is a flat panel display having features such as light weight, thinness, and low power consumption, and is a field which cannot be handled by a CRT (Cahode-Ray-Tube). It has attracted a great deal of attention, such as being used for image display devices of measuring instruments.
以下、図面を参照しながら、上述したような従来の画
像表示装置の製造方法について説明する。Hereinafter, a method for manufacturing the above-described conventional image display device will be described with reference to the drawings.
第４図は従来の画像表示装置の構成図を示し、第５図
は第４図の画素部の一部断面図を示すものである。FIG. 4 is a configuration diagram of a conventional image display device, and FIG. 5 is a partial cross-sectional view of the pixel section of FIG.
第４図、第５図において、40は石英基板、41はゲート
酸化膜、42はゲート電極、43はゲート信号線、44はソー
ス領域、45はドレイン領域、46は層間絶縁膜、47はソー
ス・コンタクト、48はソース信号線、49はボンディング
・パッド、50は画素電極、51は保護膜、52は液晶配向
膜、53は共通電極、54は上面ガラス板、55は液晶、56は
画素部、57は垂直走査回路、58は水平走査回路である。4 and 5, 40 is a quartz substrate, 41 is a gate oxide film, 42 is a gate electrode, 43 is a gate signal line, 44 is a source region, 45 is a drain region, 46 is an interlayer insulating film, and 47 is a source.・ Contact, 48 is a source signal line, 49 is a bonding pad, 50 is a pixel electrode, 51 is a protective film, 52 is a liquid crystal alignment film, 53 is a common electrode, 54 is a top glass plate, 55 is a liquid crystal, and 56 is a pixel section. , 57 are vertical scanning circuits, and 58 is a horizontal scanning circuit.
第５図に示すように、まず、石英基板40上に、ポリシ
リコン膜を形成し、フォトレジストをマスクとして、プ
ラズマエッチングによりトランジスタ領域を形成する。As shown in FIG. 5, first, a polysilicon film is formed on a quartz substrate 40, and a transistor region is formed by plasma etching using a photoresist as a mask.
次に、チャンネル領域を形成するために、熱酸化シリ
コン層を形成した上に、ポリシリコン層を形成し、フォ
トレジストをマスクとして、プラズマエッチングにより
ポリシリコンによる、ゲート電極42と第４図に示すゲー
ト信号線43を形成する。Next, to form a channel region, a thermal silicon oxide layer is formed, a polysilicon layer is formed, and a photoresist is used as a mask. A gate signal line 43 is formed.
この後、ウェットエッチングによりチャンネル領域以
外の熱酸化シリコン層を除去し、ゲート酸化膜41を形成
する。Thereafter, the thermal silicon oxide layer other than the channel region is removed by wet etching, and a gate oxide film 41 is formed.
そして、フォトレジストをマスクとして、トランジス
タ領域上に、P+またはAs+をイオン注入し、n+領域であ
るソース領域44とドレイン領域45とを形成する。Then, using a photoresist as a mask, P + or As + is ion-implanted into the transistor region to form a source region 44 and a drain region 45 which are n + regions.
この後、ソース・コンタクト用窓とドレイン・コンタ
クト用窓を有する層間絶縁膜46を、酸化シリコン（Non
−doped Silicate Glass:以下、NSGと記す。）により形
成し、Al−Si合金膜によるソース信号線48と第４図に示
すボンディング・パッド49とを形成する。After that, the interlayer insulating film 46 having the window for the source contact and the window for the drain contact is formed on the silicon oxide (Non-oxide).
-Doped Silicate Glass: Hereinafter, described as NSG. 4) to form a source signal line 48 of an Al—Si alloy film and a bonding pad 49 shown in FIG.
そして、酸化インジウム錫（Indium Tin Oxide:以
下、ITOと記す。）等による画素電極50を形成し、窒化
シリコンによる保護膜51を形成する。Then, a pixel electrode 50 is formed of indium tin oxide (hereinafter referred to as ITO) or the like, and a protective film 51 of silicon nitride is formed.
以上のようにして、第４図に示すような、画素部56が
形成されると同時に、上記のCMOS（Complementary Ment
al Oxide Semiconductor:以下、CMOSと記す。）プロセ
スにより、垂直走査回路57と水平走査回路58とが形成さ
れる。As described above, at the same time when the pixel portion 56 is formed as shown in FIG.
al Oxide Semiconductor: Hereinafter, referred to as CMOS. The vertical scanning circuit 57 and the horizontal scanning circuit 58 are formed by the process.
この後、液晶工程において、第４図に示す画素部56上
に、液晶配向膜52を形成し、ラビングを行なった後、液
晶55を注入し、石英基板50と対向するように、共通電極
53が形成された液晶封止用の上面ガラス板54を接着剤に
より接着し、液晶55の封止を行ない、液晶55を用いた画
像表示装置が製造される。Thereafter, in a liquid crystal process, a liquid crystal alignment film 52 is formed on the pixel portion 56 shown in FIG. 4, and after rubbing, a liquid crystal 55 is injected, and the common electrode is opposed to the quartz substrate 50.
A liquid crystal sealing upper surface glass plate 54 on which the liquid crystal 53 is formed is bonded with an adhesive to seal the liquid crystal 55, and an image display device using the liquid crystal 55 is manufactured.
（発明が解決しようとする課題） しかしながら上記のような構成では、ドレイン領域45
を形成するポリシリコンとITOの画素電極50とのコンタ
クト抵抗が高く、また、液晶工程において液晶配向膜52
のラビングや液晶55の注入等を行なう際の熱処理によ
り、さらに、コンタクト抵抗が高くなり、その場合、ド
レイン信号が画素電極50に十分に伝達されにくくなり、
その結果として、画素部56の一部が動作しなくなり、表
示品質が悪くなるという欠点を有していた。(Problems to be Solved by the Invention) However, in the above configuration, the drain region 45
The contact resistance between the polysilicon forming the pixel and the ITO pixel electrode 50 is high, and the liquid crystal alignment film 52 is formed in the liquid crystal process.
Rubbing and heat treatment at the time of injecting the liquid crystal 55, etc., further increase the contact resistance, in which case the drain signal becomes difficult to be sufficiently transmitted to the pixel electrode 50,
As a result, a part of the pixel unit 56 does not operate, and the display quality is deteriorated.
本発明は上記欠点に鑑み、ドレイン信号が画素電極50
に十分に伝達されない場合に起こる画素部56の一部が動
作しない等の表示品質の低下を阻止し、信頼性の高い画
沿表示装置呼びその製造方法を提供することを目的とす
るものである。The present invention has been made in view of the above-described drawbacks, and has a drain
It is an object of the present invention to provide a method for manufacturing a highly reliable image display device by preventing a decrease in display quality such as a part of the pixel portion 56 that does not operate when it is not sufficiently transmitted. .
（課題を解決するための手段） 本発明は、基板上にマトリックス状に配列された薄膜
トランジスタを有する画素部と、この画素部の駆動用の
垂直走査回路と水平走査回路とを有する画像表示装置に
おいて、画素部はポリシリコン層からなる薄膜トランジ
スタを備え、この薄膜トランジスタのソース領域上に金
属からなるソース・コンタクトを、薄膜トランジスタの
ドレイン領域上に金属からなるドレイン・コンタクトを
それぞれ備えた絶縁膜を薄膜トランジスタ上に形成し、
ドレイン・コンタクト上に酸化されにくい金属膜を形成
し、この金属膜上に金属膜と導通する画素電極を備えて
おり、画素部と垂直走査回路とがゲート信号線で配線さ
れ、且つ画素部と水平走査回路とがソース信号線で配線
されているものである。(Means for Solving the Problems) The present invention relates to an image display device including a pixel portion having thin film transistors arranged in a matrix on a substrate, and a vertical scanning circuit and a horizontal scanning circuit for driving the pixel portion. The pixel portion includes a thin film transistor formed of a polysilicon layer, and a source contact made of metal is formed on the source region of the thin film transistor, and an insulating film provided with a drain contact formed of metal is formed on the drain region of the thin film transistor. Forming
A metal film that is not easily oxidized is formed on the drain contact, and a pixel electrode that is electrically connected to the metal film is provided on the metal film. The pixel portion and the vertical scanning circuit are wired with a gate signal line, and The horizontal scanning circuit is wired with a source signal line.
又、本発明は、基板上にマトリックス状に配列された
薄膜トランジスタを有する画素部と、この画素部の駆動
用の垂直走査回路と水平走査回路とを有する画像表示装
置の製造方法において、画素部はポリシリコン層からな
る薄膜トランジスタを備え、この薄膜トランジスタのソ
ース領域上にソース・コンタクト用窓を、薄膜トランジ
スタのドレイン領域上にドレイン・コンタクト用窓をそ
れぞれ備えた絶縁層を薄膜トランジスタ上に形成する工
程と、ソース・コンタクト用窓に金属からなるソース・
コンタクトを、ドレイン・コンタクト用窓に金属からな
るドレイン・コンタクトをそれぞれ形成する工程と、ド
レイン・コンタクト上に酸化されにくい金属膜を形成す
る工程と、この金属膜上に金属膜と導通する画素電極を
形成する工程とにより形成し、画素部と垂直走査回路と
をゲート信号線で配線し、且つ画素部と水平走査回路と
をソース信号線で配線するものである。Further, the present invention provides a method for manufacturing an image display device including a pixel portion having thin film transistors arranged in a matrix on a substrate, and a vertical scanning circuit and a horizontal scanning circuit for driving the pixel portion, wherein the pixel portion is Forming a thin film transistor comprising a polysilicon layer, forming an insulating layer on the thin film transistor having a source contact window on a source region of the thin film transistor and a drain contact window on a drain region of the thin film transistor;・ Source made of metal for contact window
Forming a drain contact made of metal in a drain contact window, forming a metal film that is not easily oxidized on the drain contact, and forming a pixel electrode on the metal film that is electrically connected to the metal film; In which the pixel portion and the vertical scanning circuit are wired by a gate signal line, and the pixel portion and the horizontal scanning circuit are wired by a source signal line.
（作 用） 本発明によれば、ポリシリコンとAlあるいはAl−Si合
金のコンタクト抵抗は低く、また、AlあるいはAl−Si合
金とCrあるいはNiあるいはNi−Cr合金のコンタクト抵抗
も低く、さらに、CrあるいはNiあるいはNi−Cr合金とIT
Oとのコンタクト抵抗も低いので、ドレイン領域を形成
するポリシリコンとITOとのコンタクト抵抗が十分低く
できる。(Operation) According to the present invention, the contact resistance between polysilicon and Al or Al-Si alloy is low, and the contact resistance between Al or Al-Si alloy and Cr or Ni or Ni-Cr alloy is low. Cr or Ni or Ni-Cr alloy and IT
Since the contact resistance with O is also low, the contact resistance between polysilicon forming the drain region and ITO can be sufficiently reduced.
なおかつ、CrあるいはNiあるいはNi−Cr合金による酸
化されにくいコンタクト膜を用いることにより、画素電
極として、例えば、ITO等の酸化膜を用いるために、酸
化膜の作成時にドレイン・コンタクトのAlあるいはAl−
Si合金が酸化され、コンタクト抵抗が高くなることを防
止することができる。In addition, by using a contact film that is hardly oxidized by Cr, Ni, or a Ni-Cr alloy, for example, an oxide film such as ITO is used as a pixel electrode.
It is possible to prevent the Si alloy from being oxidized and increasing the contact resistance.
その結果、ドレイン信号が画素電極に十分に伝達され
ないために起こる画素部の一部が動作しない等の表示品
質の低下を阻止し、歩留まりが高く、信頼性の高い画像
表示装置が製造できる。As a result, it is possible to prevent a decrease in display quality such as a part of the pixel portion not operating due to insufficient transmission of the drain signal to the pixel electrode, and to manufacture a high-yield and highly reliable image display device.
（実施例） 以下本発明の一実施例について、図面を参照しながら
説明する。Example An example of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例における画像表示装置の回
路構成図を示し、第２図は第１図の画素部の一部平面
図、第３図は第２図のＥ−Ｆにおける断面の製造工程を
示す図である。FIG. 1 is a circuit configuration diagram of an image display device according to an embodiment of the present invention, FIG. 2 is a partial plan view of a pixel portion in FIG. 1, and FIG. 3 is a cross section taken along line EF in FIG. It is a figure which shows the manufacturing process of.
第１図、第２図、第３図において、10は石英基板、11
はトランジスタ領域、12はゲート酸化膜、13はゲート電
極、14はゲート信号線、15はソース領域、16はドレイン
領域、17は層間絶縁膜、18はソース・コンタクト、19は
ドレイン・コンタクト、20はソース信号線、21はボンデ
ィング・パッド、22はコンタクト膜、23は画素電極、24
は保護膜、25は液晶配向膜、26は共通電極、27は上面ガ
ラス板、28は液晶、29は画素部、30は垂直走査回路、31
は水平走査回路である。1, 2, and 3, reference numeral 10 denotes a quartz substrate, 11
Is a transistor region, 12 is a gate oxide film, 13 is a gate electrode, 14 is a gate signal line, 15 is a source region, 16 is a drain region, 17 is an interlayer insulating film, 18 is a source contact, 19 is a drain contact, 20 Is a source signal line, 21 is a bonding pad, 22 is a contact film, 23 is a pixel electrode, 24
Is a protective film, 25 is a liquid crystal alignment film, 26 is a common electrode, 27 is a top glass plate, 28 is a liquid crystal, 29 is a pixel portion, 30 is a vertical scanning circuit, 31
Is a horizontal scanning circuit.
まず、製造方法の工程は第３図（ａ）に示すように、
石英基板10上に減圧CVD法により厚さ0.2μｍ程度のポリ
シリコン層を形成し、フォトレジストをマスクとして、
プラズマエッチングによりトランジスタ領域11を形成す
る。First, the steps of the manufacturing method are as shown in FIG.
A polysilicon layer having a thickness of about 0.2 μm is formed on a quartz substrate 10 by a low pressure CVD method, and using a photoresist as a mask,
The transistor region 11 is formed by plasma etching.
次に第３図（ｂ）に示すように、チャンネル領域を形
成するために、熱酸化による厚さ0.1μｍ程度の酸化シ
リコン層を形成した上に、減圧CVD法により厚さ0.3μｍ
程度のポリシリコン層を形成し、フォトレジストをマス
クとして、プラズマエッチングによりポリシリコンによ
るゲート電極13と第２図に示すゲート信号線14とを形成
する。Next, as shown in FIG. 3B, in order to form a channel region, a silicon oxide layer having a thickness of about 0.1 μm is formed by thermal oxidation, and then a 0.3 μm thick is formed by a low pressure CVD method.
A polysilicon layer is formed, and a gate electrode 13 made of polysilicon and a gate signal line 14 shown in FIG. 2 are formed by plasma etching using a photoresist as a mask.
この後、第３図（ｃ）に示すように、ウェットエッチ
ングによりチャンネル領域以外の酸化シリコン層を除去
し、ゲート酸化膜12を形成する。Thereafter, as shown in FIG. 3C, the silicon oxide layer other than the channel region is removed by wet etching, and a gate oxide film 12 is formed.
そして、第３図（ｄ）に示すように、フォトレジスト
をマスクとしてトランジスタ領域上にP+またはAs+をイ
オン注入し、n+領域であるソース領域15とドレイン領域
16とを形成する。Then, as shown in FIG. 3D, P + or As + is ion-implanted into the transistor region using the photoresist as a mask, and the source region 15 and the drain region which are n + regions are ion-implanted.
Form 16 and.
この後、第３図（ｅ）に示すように、石英基板10上
に、常圧CVD法により厚さ１μｍ程度のNSG層を形成し、
フォトレジストをマスクとして、エッチングにより、ソ
ース・コンタクト用窓18Wとドレイン・コンタクト用窓1
9Wとを有する層間絶縁膜17を形成する。Thereafter, as shown in FIG. 3 (e), an NSG layer having a thickness of about 1 μm is formed on the quartz substrate 10 by a normal pressure CVD method.
Using the photoresist as a mask, the source contact window 18W and the drain contact window 1 are etched by etching.
An interlayer insulating film 17 having 9 W is formed.
次に、第３図（ｆ）に示すように、石英基板上に、DC
バイアス・スパッタ法により厚さ１μｍ程度のAlあるい
はAl−Si合金膜を形成し、フォトレジストをマスクとし
たエッチングにより、上記コンタクト窓18Wと19Wに夫々
ソース・コンタクト18とドレイン・コンタクト19を形成
すると同時に、第２図に示すソース信号線20と第１図に
示すボンディング・パット21とを形成する。Next, as shown in FIG. 3 (f), DC
An Al or Al-Si alloy film having a thickness of about 1 μm is formed by a bias sputtering method, and a source contact 18 and a drain contact 19 are formed in the contact windows 18W and 19W by etching using a photoresist as a mask. At the same time, a source signal line 20 shown in FIG. 2 and a bonding pad 21 shown in FIG. 1 are formed.
そして、第３図（ｈ）に示すように、画素電極23とし
て、例えば、ITO等の酸化膜を用いるために、第３図
（ｇ）に示すように酸化膜の作成時にドレイン・コンタ
クト19のAlあるいはAl−Si合金が酸化されないように、
ドレイン・コンタクト19を覆うように酸化されにくい金
属、例えば、CrあるいはNiあるいはCr−Ni合金膜を、高
周波マグネトロンスパッタ法により、350℃程度の成長
温度で厚さ0.2μｍ程度形成した後、フォトレジストを
マスクとしてウェットエッチングにより、コンタクト膜
22を形成する。Then, as shown in FIG. 3 (h), in order to use an oxide film such as ITO as the pixel electrode 23, the drain contact 19 is formed when the oxide film is formed as shown in FIG. 3 (g). In order not to oxidize Al or Al-Si alloy,
After forming a metal that is hardly oxidized to cover the drain contact 19, for example, Cr or Ni or a Cr-Ni alloy film at a growth temperature of about 350 ° C. and a thickness of about 0.2 μm by a high-frequency magnetron sputtering method, a photoresist is formed. Contact film by wet etching using
Form 22.
そして、第３図（ｈ）に示すように、高周波マグネト
ロンスパッタ法により厚さ0.1μｍ程度のITO膜を形成し
た後、フォトレジストをマスクとしてウェットエッチン
グにより、画素電極23を形成する。Then, as shown in FIG. 3 (h), after an ITO film having a thickness of about 0.1 μm is formed by a high-frequency magnetron sputtering method, a pixel electrode 23 is formed by wet etching using a photoresist as a mask.
そして、第３図（ｉ）に示すように、プラズマCVD法
により厚さ0.2μｍの窒化シリコンによる保護膜24を形
成する。Then, as shown in FIG. 3 (i), a protective film 24 of silicon nitride having a thickness of 0.2 μm is formed by a plasma CVD method.
以上の各製造工程を経て、第１図に示すように、画素
部29が形成されると同時に、上記のCMOSプロセスによ
り、垂直走査回路30と水平走査回路31とが形成される。Through the above manufacturing steps, as shown in FIG. 1, the pixel section 29 is formed, and at the same time, the vertical scanning circuit 30 and the horizontal scanning circuit 31 are formed by the above-described CMOS process.
この後、第３図（ｊ）に示すように、液晶工程によ
り、第１図に示す画素部29上に、ポリイミドにより液晶
配向膜25を形成し、ラビングを行なった後、液晶28を注
入し、石英基板10と対向するように、共通電極26が形成
された液晶封止用の上面ガラス板27を接着剤により接着
し、液晶の封止を行ない、液晶を用いた画素表示装置が
製造される。Thereafter, as shown in FIG. 3 (j), a liquid crystal alignment film 25 is formed of polyimide on the pixel portion 29 shown in FIG. 1 by a liquid crystal process, and after rubbing, a liquid crystal 28 is injected. Then, an upper glass plate 27 for sealing a liquid crystal on which a common electrode 26 is formed is adhered with an adhesive so as to face the quartz substrate 10, sealing of the liquid crystal is performed, and a pixel display device using the liquid crystal is manufactured. You.
以上のように本実施例によれば、従来からのプロセス
時に、ドレイン領域を形成するポリシリコンとITOとの
コンタクト抵抗が高く、また、液晶工程において液晶配
向膜ラビングや液晶注入等を行なう際の熱処理により、
さらに、コンタクト抵抗が高くなり、その場合、ドレイ
ン信号が画素電極に十分に伝達されにくくなり、その結
果として、画素部の一部が動作しなくなり、表示品質が
悪くなることを阻止できる。As described above, according to the present embodiment, the contact resistance between the polysilicon forming the drain region and the ITO is high during the conventional process, and the rubbing of the liquid crystal alignment film or the injection of the liquid crystal in the liquid crystal process are performed. By heat treatment
Further, the contact resistance is increased, and in that case, it is difficult for the drain signal to be sufficiently transmitted to the pixel electrode. As a result, a part of the pixel portion does not operate and the display quality can be prevented from being deteriorated.
なお、本実施例では走査回路30,31を石英基板10上に
形成しているが、走査回路30,31をハイブリット構成し
た画像表示装置でもよい。Although the scanning circuits 30 and 31 are formed on the quartz substrate 10 in the present embodiment, an image display device in which the scanning circuits 30 and 31 are configured in a hybrid manner may be used.
また、本実施例ではTFTとして、P+やAs+をイオン注入
したｎ型トランジスタを用いたが、B+をイオン注入した
ｐ型トランジスタでもよい。In this embodiment, an n-type transistor implanted with P + or As + is used as the TFT, but a p-type transistor implanted with B + may be used.
すなわち、画素部29や垂直走査回路30や水平走査回路
31やTFTの構成に対して特別に限定されたものではな
い。That is, the pixel section 29, the vertical scanning circuit 30, and the horizontal scanning circuit
There is no special limitation on the configuration of the TFT 31 or the TFT.
（発明の効果） 以上説明したように、本発明によれば、ポリシリコン
AlあるいはAl−Si合金のコンタクト抵抗は低く、また、
AlあるいはAl−Si合金とCrあるいはNiあるいはNi−Cr合
金のコンタクト抵抗も低く、さらにCrあるいはNiあるい
はNi−Cr合金とITOとのコンタクト抵抗も低いので、ド
レイン領域を形成するポリシリコンとITOとのコンタク
ト抵抗が十分低くできる。(Effects of the Invention) As described above, according to the present invention, polysilicon
The contact resistance of Al or Al-Si alloy is low,
The contact resistance between Al or Al-Si alloy and Cr or Ni or Ni-Cr alloy is low, and the contact resistance between Cr or Ni or Ni-Cr alloy and ITO is also low. Can have a sufficiently low contact resistance.
なおかつ、CrあるいはNiあるいはNi−Cr合金による酸
化されにくいコンタクト膜を用いることにより、画素電
極として、ITO等の酸化膜を用いるために、酸化膜の作
成時にドレイン・コンタクトのAlあるいはAl−Si合金が
酸化され、コタクト抵抗が高くなることを防止すること
ができる。In addition, by using a contact film that is not easily oxidized by Cr, Ni, or a Ni-Cr alloy, an oxide film such as ITO is used as a pixel electrode. Can be prevented from being oxidized to increase the contact resistance.
その結果、ドレイン信号が画素電極に十分に伝達され
ないために起こる画素部の一部が動作しない等の表示品
質の低下を阻止し、歩留まりが高く、信頼性の高い画像
表示装置が製造でき、その実用的効果は大なるものがあ
る。As a result, it is possible to prevent a decrease in display quality such as a part of a pixel portion not operating due to insufficient transmission of a drain signal to a pixel electrode, and to produce a high-yield and highly reliable image display device. The practical effects are significant.
第１図は本発明の一実施例における画像表示装置の回路
構成図、第２図は本発明の一実施例における画像表示装
置の画素部の一部平面図、第３図は本発明の一実施例に
おける画像表示装置の画素部の一部断面の製造工程を示
す図、第４図は従来の画像表示装置の構成図、第５図は
従来の画像表示装置の画素部の一部断面図である。 10……石英基板、11……トランジスタ領域、12……ゲー
ト酸化膜、13……ゲート電極、14……ゲート信号線、15
……ソース領域、16……ドレイン領域、17……層間絶縁
膜、18……ソース・コンタクト、19……ドレイン・コン
タクト、20……ソース信号線、21……ボンディング・パ
ット、22……コンタクト膜、23……画素電極、24……保
護膜、25……液晶配向膜、26……共通電極、27……上面
ガラス板、28……液晶、29……画素部、30……垂直走査
回路、31……水平走査回路。FIG. 1 is a circuit configuration diagram of an image display device according to one embodiment of the present invention, FIG. 2 is a partial plan view of a pixel portion of the image display device according to one embodiment of the present invention, and FIG. FIG. 4 is a view showing a manufacturing process of a partial cross section of a pixel portion of an image display device in an embodiment, FIG. 4 is a configuration diagram of a conventional image display device, and FIG. It is. 10: quartz substrate, 11: transistor region, 12: gate oxide film, 13: gate electrode, 14: gate signal line, 15
... source region, 16 ... drain region, 17 ... interlayer insulating film, 18 ... source contact, 19 ... drain contact, 20 ... source signal line, 21 ... bonding pad, 22 ... contact Film, 23 ... Pixel electrode, 24 ... Protective film, 25 ... Liquid crystal alignment film, 26 ... Common electrode, 27 ... Top glass plate, 28 ... Liquid crystal, 29 ... Pixel part, 30 ... Vertical scanning Circuit 31, horizontal scanning circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 英治 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 江本 文昭 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 平１−86113（ＪＰ，Ａ) 特開 平１−130133（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Eiji Fujii, Inventor 1006 Odakadoma, Kadoma, Osaka Prefecture Inside Matsushita Denshi Kogyo Co., Ltd. (56) References JP-A-1-86113 (JP, A) JP-A-1-130133 (JP, A)
Claims (2)
トランジスタを有する画素部と、該画素部の駆動用の垂
直走査回路と水平走査回路とを有する画像表示装置にお
いて、 前記画素部はポリシリコン層からなる薄膜トランジスタ
を備え、該薄膜トランジスタのソース領域上に金属から
なるソース・コンタクトを、前記薄膜トランジスタのド
レイン領域上に金属からなるドレイン・コンタクトをそ
れぞれ備えた絶縁膜を前記薄膜トランジスタ上に形成
し、前記ドレイン・コンタクト上に酸化されにくい金属
膜を形成し、該金属膜上に前記金属膜と導通する画素電
極を備えており、前記画素部と前記垂直走査回路とがゲ
ート信号線で配線され、且つ前記画素部と前記水平走査
回路とがソース信号線で配線されていることを特徴とす
る画像表示装置。1. An image display device comprising: a pixel portion having thin film transistors arranged in a matrix on a substrate; and a vertical scanning circuit and a horizontal scanning circuit for driving the pixel portion, wherein the pixel portion is a polysilicon layer. A thin film transistor comprising: a source contact made of metal on a source region of the thin film transistor; and an insulating film provided with a drain contact made of metal on a drain region of the thin film transistor. A metal film that is hardly oxidized is formed on the contact, and a pixel electrode is provided on the metal film, the pixel electrode being electrically connected to the metal film; the pixel portion and the vertical scanning circuit are wired with a gate signal line; An image display device, wherein a pixel portion and the horizontal scanning circuit are wired by a source signal line. Place.
トランジスタを有する画素部と、該画素部の駆動用の垂
直走査回路と水平走査回路とを有する画像表示装置の製
造方法において、 前記画素部はポリシリコン層からなる薄膜トランジスタ
を備え、該薄膜トランジスタのソース領域上にソース・
コンタクト用窓を、前記薄膜トランジスタのドレイン領
域上にドレイン・コンタクト用窓をそれぞれ備えた絶縁
層を前記薄膜トランジスタ上に形成する工程と、 前記ソース・コンタクト用窓に金属からなるソース・コ
ンタクトを、前記ドレイン・コンタクト用窓に金属から
なるドレイン・コンタクトをそれぞれ形成する工程と、 前記ドレイン・コンタクト上に酸化されにくい金属膜を
形成する工程と、 該金属膜上に前記金属膜と導通する画素電極を形成する
工程とにより形成し、 前記画素部と前記垂直走査回路とをゲート信号線で配線
し、且つ前記画素部と前記水平走査回路とをソース信号
線で配線することを特徴とする画像表示装置の製造方
法。2. A method for manufacturing an image display device comprising: a pixel portion having thin film transistors arranged in a matrix on a substrate; and a vertical scanning circuit and a horizontal scanning circuit for driving the pixel portion, wherein the pixel portion is A thin film transistor comprising a polysilicon layer, and a source
Forming a contact window on the thin film transistor and an insulating layer having a drain contact window on a drain region of the thin film transistor; and forming a source contact made of metal on the source contact window. A step of forming a drain contact made of metal in the contact window; a step of forming a metal film which is hardly oxidized on the drain contact; and forming a pixel electrode on the metal film which is electrically connected to the metal film. Wherein the pixel portion and the vertical scanning circuit are wired with a gate signal line, and the pixel portion and the horizontal scanning circuit are wired with a source signal line. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14668889A JP2607147B2 (en) | 1989-06-12 | 1989-06-12 | Image display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14668889A JP2607147B2 (en) | 1989-06-12 | 1989-06-12 | Image display device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0312637A JPH0312637A (en) | 1991-01-21 |
| JP2607147B2 true JP2607147B2 (en) | 1997-05-07 |
Family
ID=15413328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14668889A Expired - Fee Related JP2607147B2 (en) | 1989-06-12 | 1989-06-12 | Image display device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607147B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| EP0554060A3 (en) * | 1992-01-31 | 1993-12-01 | Canon Kk | Liquid crystal display apparatus |
| KR100494685B1 (en) * | 2000-12-30 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | Method for testing defect of lcd panel wiring |
| KR100626007B1 (en) | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | TFT, manufacturing method of the TFT, flat panel display device with the TFT, and manufacturing method of flat panel display device |
| CN111682114A (en) * | 2020-06-16 | 2020-09-18 | 电子科技大学 | Organic photoelectric detector bottom electrode and preparation method and application thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58199383A (en) * | 1982-05-17 | 1983-11-19 | 松下電器産業株式会社 | Liquid crystal image display |
| JPS6290625A (en) * | 1985-10-17 | 1987-04-25 | Toppan Printing Co Ltd | Electrode substrate |
| JP2735177B2 (en) * | 1986-08-18 | 1998-04-02 | 富士通株式会社 | Thin film transistor and method of manufacturing the same |
| JP2604386B2 (en) * | 1987-09-09 | 1997-04-30 | カシオ計算機株式会社 | Thin film transistor panel |
| JPS6486113A (en) * | 1987-09-29 | 1989-03-30 | Casio Computer Co Ltd | Manufacture of thin film transistor |
| JPH01130131A (en) * | 1987-11-16 | 1989-05-23 | Seiko Epson Corp | Driver-containing active matrix panel |
| JPH01130133A (en) * | 1987-11-16 | 1989-05-23 | Seiko Epson Corp | Driver-containing active matrix panel |
-
1989
- 1989-06-12 JP JP14668889A patent/JP2607147B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312637A (en) | 1991-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526058B2 (en) | Semiconductor device for light valve | |
| US5349453A (en) | Liquid crystal display device with microlenses on same plane as switching elements | |
| JPH1054999A (en) | Display device and its production | |
| KR20000028785A (en) | Electro-optical apparatus, driving substrate for an electro-optical apparatus and method of manufacturing them | |
| KR20110061277A (en) | Flat panel display device and method of manufacturing the same | |
| JP2816982B2 (en) | Liquid crystal display | |
| JPH0870127A (en) | Thin film transistor, its fabrication and liquid crystal display | |
| JP2607147B2 (en) | Image display device and method of manufacturing the same | |
| US20040252250A1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH09293876A (en) | Semiconductor element substrate, manufacture thereof, and semiconductor device using its substrate | |
| JPH02242229A (en) | Production of liquid crystal display device | |
| JP2002359252A (en) | Flat display unit and manufacturing method therefor | |
| JP2002176179A (en) | Electro-optical device, manufacturing method thereof, and semiconductor device | |
| JPH0543095B2 (en) | ||
| JP2568734B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH0980412A (en) | Manufacture of liquid crystal display device | |
| JPH09244045A (en) | Liquid crystal display device and its production | |
| JP3707318B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2661320B2 (en) | Manufacturing method of liquid crystal display device | |
| JP2607147C (en) | ||
| JPH0425700B2 (en) | ||
| JPH07159809A (en) | Liquid crystal display | |
| JPH1152426A (en) | Liquid crystal display device and its production | |
| JP2003270664A (en) | Method of manufacturing electrooptic device | |
| JP4677727B2 (en) | Semiconductor device, electro-optical device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |