JP2606554B2 - Ringing suppression circuit - Google Patents
Ringing suppression circuitInfo
- Publication number
- JP2606554B2 JP2606554B2 JP16782393A JP16782393A JP2606554B2 JP 2606554 B2 JP2606554 B2 JP 2606554B2 JP 16782393 A JP16782393 A JP 16782393A JP 16782393 A JP16782393 A JP 16782393A JP 2606554 B2 JP2606554 B2 JP 2606554B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- signal
- input
- low
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Details Of Television Scanning (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、リンギング抑圧回路に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ringing suppression circuit.
【０００２】[0002]
【従来の技術】映像伝送技術においては、符号化効率の
向上を図るため（伝送データ量を低減するため）に、映
像データ信号に高能率符号化を施して伝送することが行
われている。ここで、映像データ信号には、映像信号の
他に、垂直同期信号と水平同期信号が付加されている
が、高能率符号化された映像データ信号には、これら信
号が含まれていない。従って、受信装置では、映像を再
現するためにこれら同期信号を再生する必要がある。2. Description of the Related Art In a video transmission technique, a video data signal is transmitted after being subjected to high-efficiency coding in order to improve coding efficiency (to reduce the amount of transmission data). Here, in addition to the video signal, a vertical synchronizing signal and a horizontal synchronizing signal are added to the video data signal, but these signals are not included in the highly efficient encoded video data signal. Therefore, the receiving device needs to reproduce these synchronization signals in order to reproduce the video.
【０００３】従来の受信装置における同期信号の再生方
法を図４を参照して説明する。まず、入力端子４１に入
力された高能率符号化された信号は、２分岐され、セレ
クタ４２及び同期分離器４３に入力される。同期分離器
４３は、入力信号と同期を確立してタイミング信号を出
力する。このタイミング信号は、セレクタ４２及び同期
信号生成器４４に入力される。[0003] A method of reproducing a synchronization signal in a conventional receiver will be described with reference to FIG. First, the highly efficient coded signal input to the input terminal 41 is split into two and input to the selector 42 and the sync separator 43. The synchronization separator 43 establishes synchronization with the input signal and outputs a timing signal. This timing signal is input to the selector 42 and the synchronization signal generator 44.
【０００４】同期信号生成器４４は、同期分離器からの
タイミング信号に従って、同期信号を表わすディジタル
パターンを生成し、セレクタ４２へ出力する。セレクタ
４２は、入力端子４１からの入力信号及び同期信号生成
器４４からのディジタル同期信号をそれぞれバッファに
記憶し、タイミング信号に従って、入力信号及びディジ
タル同期信号のいずれか一方を選択的に所定の速度で読
み出して、映像信号に同期信号を挿入したディジタルデ
ータを出力端子４５へ出力する。[0004] A synchronization signal generator 44 generates a digital pattern representing a synchronization signal according to a timing signal from the synchronization separator, and outputs the digital pattern to a selector 42. The selector 42 stores the input signal from the input terminal 41 and the digital synchronizing signal from the synchronizing signal generator 44 in buffers, respectively, and selectively selects one of the input signal and the digital synchronizing signal at a predetermined speed in accordance with the timing signal. And outputs the digital data obtained by inserting the synchronizing signal to the video signal to the output terminal 45.
【０００５】この後、出力端子４５へ出力されたディジ
タルデータは、ディジタル／アナログ変換され、基底帯
域信号のみを取り出すために低域フィルタに入力され
る。[0005] Thereafter, the digital data output to the output terminal 45 is digital-to-analog converted and input to a low-pass filter to extract only the baseband signal.
【０００６】[0006]
【発明が解決しようとする課題】従来の同期信号再生方
法では、映像信号と同期信号との境界部で大きなレベル
変化が生じることがある。ディジタルデータにこの様な
大きなレベル変化が存在すると、信号をディジタル／ア
ナログ変換したあと、低域フィルタを通過させたときに
リンギングが発生する。このリンギングは再生映像の画
質を劣化させるという問題点がある。In the conventional synchronizing signal reproducing method, a large level change may occur at the boundary between the video signal and the synchronizing signal. If such a large level change exists in the digital data, ringing occurs when the signal is converted from digital to analog and then passed through a low-pass filter. This ringing has the problem of deteriorating the quality of the reproduced video.
【０００７】同様に、映像信号自体に急峻なレベル変化
が存在する場合についてもリンギングが発生し、再生映
像の画像を劣化させるという問題点がある。[0007] Similarly, when a sharp level change exists in the video signal itself, ringing occurs and there is a problem that the reproduced video image is degraded.
【０００８】本発明は、ディジタルデータに含まれるレ
ベル変化によって引き起こされるリンギングの発生を抑
圧することを目的とする。An object of the present invention is to suppress occurrence of ringing caused by a level change included in digital data.
【０００９】[0009]
【課題を解決するための手段】本発明によれば、ディジ
タル入力信号を２分岐し第１及び第２の入力信号とする
分岐手段と、前記第１の入力信号の周波数を分析し分析
結果を出力する周波数分析手段と、前記分析結果に従っ
て、前記第２の入力信号に対してフィルタリング処理を
施すディジタル低域フィルタ手段とを有し、前記周波数
分析手段が、前記第１の入力信号を高速フーリエ変換す
るＦＦＴ演算器と、基準レベルを記憶するＲＯＭと、前
記ＦＦＴ演算器の出力と前記ＲＯＭから読出した前記基
準レベルとを比較し、比較結果を前記分析結果として出
力する比較器とを有することを特徴とするリンギング抑
圧回路が得られる。According to the present invention, a digital input signal is divided into two to form first and second input signals, and a frequency of the first input signal is analyzed, and an analysis result is obtained. Output frequency analysis means, and digital low-pass filter means for performing a filtering process on the second input signal in accordance with the analysis result, wherein the frequency analysis means converts the first input signal to a fast Fourier signal. An FFT calculator for conversion, a ROM for storing a reference level, and a comparator for comparing an output of the FFT calculator with the reference level read from the ROM, and outputting a comparison result as the analysis result. A ringing suppression circuit characterized by the following is obtained.
【００１０】また、本発明によれば、前記低域フィルタ
手段が、前記第２の入力信号を２分岐し第３及び第４の
入力信号とする分岐手段と、前記第３の入力信号を遅延
させる遅延器と、前記第４の入力信号をフィルタリング
処理する低域フィルタと、前記分析結果に従って、前記
低域フィルタの出力と前記遅延器の出力とのいずれか一
方を出力するセレクタとを有することを特徴とするリン
ギング抑圧回路が得られる。Further, according to the present invention, the low-pass filter means branches the second input signal into two to form third and fourth input signals, and delays the third input signal. A delay unit that performs filtering on the fourth input signal, and a selector that outputs one of the output of the low-pass filter and the output of the delay unit according to the analysis result. A ringing suppression circuit characterized by the following is obtained.
【００１１】[0011]
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に本発明の一実施例を示す。ここで、従来と
同一のものには同一番号を付しその説明を省略する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of the present invention. Here, the same components as those in the related art are denoted by the same reference numerals, and description thereof is omitted.
【００１２】本実施例のリンギング抑圧回路は、セレク
タ４２から出力されたディジタルデータの周波数を分析
する周波数分析器１１と、同じくセレクタ４２から出力
されたディジタルデータに対してフィルタリング処理を
施す低域フィルタ回路１２とを有している。The ringing suppression circuit of this embodiment includes a frequency analyzer 11 for analyzing the frequency of digital data output from the selector 42, and a low-pass filter for filtering the digital data output from the selector 42. And a circuit 12.
【００１３】周波数分析器１１は、例えば、図２に示す
ように構成される。即ち、周波数分析器１１は、入力さ
れたディジタルデータを高速フーリエ変換するＦＦＴ演
算器２１と、予め基準信号が書き込まれたＲＯＭ２２
と、ＦＦＴ演算器２１の出力とＲＯＭ２２の出力とを比
較し比較結果を示す制御信号を低域フィルタ回路１２へ
出力する比較器２３とを有している。The frequency analyzer 11 is configured, for example, as shown in FIG. That is, the frequency analyzer 11 includes an FFT operation unit 21 for performing fast Fourier transform of input digital data, and a ROM 22 in which a reference signal is written in advance.
And a comparator 23 that compares the output of the FFT calculator 21 with the output of the ROM 22 and outputs a control signal indicating the comparison result to the low-pass filter circuit 12.
【００１４】また、低域フィルタ回路１２は、例えば、
図３に示すように構成される。即ち、低域フィルタ回路
１２は、入力されたディジタルデータを所定時間遅延さ
せる遅延器３１と、入力されたディジタルデータをフィ
ルタリング処理するディジタル低域フィルタ３２と、周
波数分析器１１からの制御信号に従って、遅延器３１の
出力とディジタルフィルタ３２の出力のいずれか一方を
選択的に出力するセレクタ３３とを有している。The low-pass filter circuit 12 includes, for example,
It is configured as shown in FIG. That is, the low-pass filter circuit 12 delays the input digital data for a predetermined time, a digital low-pass filter 32 that filters the input digital data, and a control signal from the frequency analyzer 11. A selector 33 selectively outputs one of the output of the delay unit 31 and the output of the digital filter 32.
【００１５】次に図１、図２、及び図３を参照して、本
実施例の動作を説明する。まず、セレクタ４２から出力
されたディジタルデータは２分岐され、一方は周波数分
析器１１に、他方は低域フィルタ回路１２に入力され
る。Next, the operation of the present embodiment will be described with reference to FIG. 1, FIG. 2, and FIG. First, the digital data output from the selector 42 is split into two, one of which is input to the frequency analyzer 11 and the other is input to the low-pass filter circuit 12.
【００１６】周波数分析器１１に入力されたディジタル
データは、ＦＦＴ演算器２１で高速フーリエ変換され
る。フーリエ変換されたディジタルデータは比較器２３
の一方の入力に供給される。また、ＲＯＭ２２からは、
予め入力された基準信号が、比較器２３の他方の入力に
供給される。比較器２３は、入力されたＦＦＴ演算器２
１の出力とＲＯＭ２２の出力とを比較する。ここでの比
較は、ＦＦＴ演算器２１から出力のうち所定の周波数を
越える高周波成分の信号レベルと、ＲＯＭ２２に書き込
まれた基準信号レベルとを比較する。比較器２３は比較
結果を制御信号として低域フィルタ回路１２の制御端子
へ出力する。The digital data input to the frequency analyzer 11 is subjected to fast Fourier transform by the FFT calculator 21. The Fourier-transformed digital data is supplied to a comparator 23.
Is supplied to one of the inputs. Also, from the ROM 22,
The reference signal input in advance is supplied to the other input of the comparator 23. The comparator 23 receives the input FFT operator 2
1 and the output of the ROM 22 are compared. In this comparison, the signal level of a high-frequency component exceeding a predetermined frequency in the output from the FFT calculator 21 is compared with the reference signal level written in the ROM 22. The comparator 23 outputs the comparison result to the control terminal of the low-pass filter circuit 12 as a control signal.
【００１７】一方、低域フィルタ回路１２に入力された
ディジタルデータは、２分岐され、遅延器３１及びディ
ジタル低域フィルタ３２に入力される。ディジタル低域
フィルタ３２は、入力されたディジタルデータの高周波
成分を除去して、セレクタ３３の一方の入力端子へ出力
する。また、遅延器３１は、ディジタル低域フィルタ３
２におけるフィルタリング処理時間だけ入力されたディ
ジタルデータを遅延させてセレクタ３３の他方の入力端
子へ出力する。セレクタ３３は、制御端子に入力された
周波数分析器１１からの制御信号に従って遅延器３１及
びディジタル低域フィルタ３２の出力のうちいずれか一
方を選択的に出力端子４５へ出力する。On the other hand, the digital data input to the low-pass filter circuit 12 is split into two and input to the delay unit 31 and the digital low-pass filter 32. The digital low-pass filter 32 removes high-frequency components of the input digital data and outputs the digital data to one input terminal of the selector 33. The delay unit 31 is a digital low-pass filter 3.
The input digital data is delayed by the filtering processing time in 2 and is output to the other input terminal of the selector 33. The selector 33 selectively outputs one of the outputs of the delay unit 31 and the digital low-pass filter 32 to the output terminal 45 according to the control signal from the frequency analyzer 11 input to the control terminal.
【００１８】この後、ディジタルデータはディジタル／
アナログ変換されて低域フィルタによるフィルタリング
処理が施される。Thereafter, the digital data is digital /
The signal is converted into an analog signal and subjected to a filtering process using a low-pass filter.
【００１９】以上のように、本実施例では、ディジタル
データの周波数分析を行い、高周波成分が含まれている
部分にディジタル低域フィルタによるフィルタリング処
理を行うので、アナログ信号に変換した後に行うフィル
タリング処理で発生するリンギングを防止することがで
きる。As described above, in this embodiment, the frequency analysis of digital data is performed, and the filtering process using the digital low-pass filter is performed on the portion containing the high-frequency component. Ringing caused by the above can be prevented.
【００２０】[0020]
【発明の効果】本発明によれば、ディジタル入力信号の
周波数を分析し、高周波成分が含まれる部分についての
み、高周波成分を除去するフィルタリング処理を行うよ
うにしたことで、ディジタル入力信号をアナログ信号に
変換した後に行われるフィルタリング処理において発生
するリンギングを抑圧することができる。According to the present invention, the frequency of a digital input signal is analyzed, and a filtering process for removing a high frequency component is performed only on a portion containing a high frequency component. It is possible to suppress ringing that occurs in the filtering process performed after the conversion into.
【図１】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
【図２】図１に示す周波数分析器１１の詳細を示すブロ
ック図である。FIG. 2 is a block diagram showing details of a frequency analyzer 11 shown in FIG.
【図３】図１に示す低域フィルタ回路１２の詳細を示す
ブロック図である。FIG. 3 is a block diagram showing details of a low-pass filter circuit 12 shown in FIG. 1;
【図４】本発明が適用される受信装置の同期信号再生回
路のブロック図である。FIG. 4 is a block diagram of a synchronization signal reproducing circuit of the receiving device to which the present invention is applied.
１１ 周波数分析器 １２ 低域フィルタ回路 ２１ ＦＦＴ演算器 ２２ ＲＯＭ ２３ 比較器 ３１ 遅延器 ３２ ディジタル低域フィルタ ３３ セレクタ ４１ 入力端子 ４２ セレクタ ４３ 同期分離器 ４４ 同期信号生成器 ４５ 出力端子 DESCRIPTION OF SYMBOLS 11 Frequency analyzer 12 Low-pass filter circuit 21 FFT arithmetic unit 22 ROM 23 Comparator 31 Delay unit 32 Digital low-pass filter 33 Selector 41 Input terminal 42 Selector 43 Synchronous separator 44 Synchronous signal generator 45 Output terminal
Claims (2)
第２の入力信号とする分岐手段と、前記第１の入力信号
の周波数を分析し分析結果を出力する周波数分析手段
と、前記分析結果に従って、前記第２の入力信号に対し
てフィルタリング処理を施すディジタル低域フィルタ手
段とを有し、前記周波数分析手段が、前記第１の入力信
号を高速フーリエ変換するＦＦＴ演算器と、基準レベル
を記憶するＲＯＭと、前記ＦＦＴ演算器の出力と前記Ｒ
ＯＭから読出した前記基準レベルとを比較し、比較結果
を前記分析結果として出力する比較器とを有することを
特徴とするリンギング抑圧回路。1. A branching means for splitting a digital input signal into two to obtain first and second input signals, a frequency analyzing means for analyzing a frequency of the first input signal and outputting an analysis result, and the analysis result Digital low-pass filter means for performing a filtering process on the second input signal, wherein the frequency analysis means performs a fast Fourier transform on the first input signal; ROM for storing, the output of the FFT operator and the R
A comparator that compares the reference level read from the OM with the reference level and outputs a comparison result as the analysis result.
力信号を２分岐し第３及び第４の入力信号とする分岐手
段と、前記第３の入力信号を遅延させる遅延器と、前記
第４の入力信号をフィルタリング処理する低域フィルタ
と、前記分析結果に従って、前記低域フィルタの出力と
前記遅延器の出力とのいずれか一方を出力するセレクタ
とを有することを特徴とする請求項１のリンギング抑圧
回路。2. A low-pass filter means for splitting the second input signal into two to make third and fourth input signals, a delay device for delaying the third input signal, A low-pass filter for filtering a fourth input signal, and a selector for outputting one of an output of the low-pass filter and an output of the delay unit according to the analysis result. 1 ringing suppression circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16782393A JP2606554B2 (en) | 1993-07-07 | 1993-07-07 | Ringing suppression circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16782393A JP2606554B2 (en) | 1993-07-07 | 1993-07-07 | Ringing suppression circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730777A JPH0730777A (en) | 1995-01-31 |
| JP2606554B2 true JP2606554B2 (en) | 1997-05-07 |
Family
ID=15856761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16782393A Expired - Lifetime JP2606554B2 (en) | 1993-07-07 | 1993-07-07 | Ringing suppression circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606554B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020017606A (en) * | 2000-08-31 | 2002-03-07 | 이형도 | Filter for removing ringing of fly back transformer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758881B2 (en) * | 1987-07-10 | 1995-06-21 | 日本放送協会 | Through rate limiting filter |
| JPH03109876A (en) * | 1989-09-25 | 1991-05-09 | Hitachi Ltd | Ringing elimination system |
| JPH0556306A (en) * | 1991-08-26 | 1993-03-05 | Mitsubishi Electric Corp | Adaptive ringing controller |
-
1993
- 1993-07-07 JP JP16782393A patent/JP2606554B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730777A (en) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994906A (en) | Digital luminance/chrominance separation apparatus | |
| JP3879692B2 (en) | Video signal processing apparatus and television receiver using the same | |
| US4851904A (en) | Motion detecting circuit for digital video signal | |
| JP2606554B2 (en) | Ringing suppression circuit | |
| JP3076810B2 (en) | Vertical contour correction circuit | |
| KR100204436B1 (en) | The method and apparatus for reducing the color noise of a televisionsignal | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JPS60134692A (en) | Television device | |
| US5523797A (en) | Luminance signal and color signal separating circuit | |
| US5825428A (en) | Apparatus and method for reducing noise when changing the aspect ratios of displayed digital video signals | |
| KR100234238B1 (en) | Digital noise reduction device | |
| JPS6245293A (en) | Image transmission system | |
| JPS6358437B2 (en) | ||
| JPH0319094Y2 (en) | ||
| JPH0822082B2 (en) | Digital Y / C separation device | |
| JP2619143B2 (en) | Color signal processing device | |
| JPH0828873B2 (en) | Image transmission equipment | |
| KR920010039B1 (en) | Color signal demodulation circuit | |
| JP2746472B2 (en) | Video signal processing device | |
| JP2001045324A (en) | Video signal processing circuit | |
| JPH0514927A (en) | Field converting circuit | |
| JPS6193792A (en) | Color signal processor | |
| KR19980021741A (en) | Digital video system having waveform shaping function and waveform shaping method thereof | |
| JPH04245728A (en) | Buffer circuit | |
| JPH05284527A (en) | Chroma signal processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961217 |