JP2601573B2 - プラズマ処理におけるダメージ低減方法 - Google Patents
プラズマ処理におけるダメージ低減方法Info
- Publication number
- JP2601573B2 JP2601573B2 JP3185875A JP18587591A JP2601573B2 JP 2601573 B2 JP2601573 B2 JP 2601573B2 JP 3185875 A JP3185875 A JP 3185875A JP 18587591 A JP18587591 A JP 18587591A JP 2601573 B2 JP2601573 B2 JP 2601573B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- magnet coil
- plasma processing
- damage
- electron cyclotron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子サイクロトロン共
鳴法を用いてプラズマを生成し、半導体素子上に薄膜を
形成する際に生じるダメージを低減するようにしたプラ
ズマ処理におけるダメージ低減方法に関するものであ
る。
鳴法を用いてプラズマを生成し、半導体素子上に薄膜を
形成する際に生じるダメージを低減するようにしたプラ
ズマ処理におけるダメージ低減方法に関するものであ
る。
【０００２】
【従来の技術】半導体集積回路を作成する場合、その微
細化に伴い、プラズマ処理装置を用いるのは必須のこと
となっている。しかし、プラズマ処理装置を用いた場
合、そのプラズマからのダメージが問題となっている。
特に、ダメージとして、荷電粒子のチャージアップによ
るゲート絶縁膜の破壊は重要な問題である。特に、電子
サイクロトロン共鳴法でプラズマを生成し、基板に高周
波（ＲＦ）バイアスを印加する絶縁膜平坦化技術である
バイアスＥＣＲプラズマＣＶＤ堆積法は、低温薄膜形成
及び優れた埋め込み特性を特徴としているが、ゲート絶
縁膜破壊の問題があった。
細化に伴い、プラズマ処理装置を用いるのは必須のこと
となっている。しかし、プラズマ処理装置を用いた場
合、そのプラズマからのダメージが問題となっている。
特に、ダメージとして、荷電粒子のチャージアップによ
るゲート絶縁膜の破壊は重要な問題である。特に、電子
サイクロトロン共鳴法でプラズマを生成し、基板に高周
波（ＲＦ）バイアスを印加する絶縁膜平坦化技術である
バイアスＥＣＲプラズマＣＶＤ堆積法は、低温薄膜形成
及び優れた埋め込み特性を特徴としているが、ゲート絶
縁膜破壊の問題があった。
【０００３】図５（ａ）に対象とする半導体装置の断面
図を、また、図５（ｂ）にバイアスＥＣＲプラズマＣＶ
Ｄ堆積法によるゲート酸化膜へのダメージ特性の時間依
存性を示す。図５（ａ）において、１５はバイアスＥＣ
ＲプラズマＣＶＤ堆積法によるＳｉＯ2 膜、１６ポリシ
リコンゲート電極、１７はＡｌ電極、１８はゲート酸化
膜である。図５（ｂ）において、縦軸はゲート酸化膜の
歩留、横軸は堆積時間である。ゲート酸化膜１８は１１
０オングストロームであり、ＭＯＳダイオードのポリシ
リコンゲート電極１６上に直接バイアスＥＣＲプラズマ
ＣＶＤ堆積法によるＳｉＯ2 膜１５を形成したものであ
る。図５（ａ）のゲート面積１００μｍ角に対して、電
極面積を変えたアンテナパターンをパラメータとしてい
る。また、ＲＦバイアスの印加の有無について比較を行
っている。
図を、また、図５（ｂ）にバイアスＥＣＲプラズマＣＶ
Ｄ堆積法によるゲート酸化膜へのダメージ特性の時間依
存性を示す。図５（ａ）において、１５はバイアスＥＣ
ＲプラズマＣＶＤ堆積法によるＳｉＯ2 膜、１６ポリシ
リコンゲート電極、１７はＡｌ電極、１８はゲート酸化
膜である。図５（ｂ）において、縦軸はゲート酸化膜の
歩留、横軸は堆積時間である。ゲート酸化膜１８は１１
０オングストロームであり、ＭＯＳダイオードのポリシ
リコンゲート電極１６上に直接バイアスＥＣＲプラズマ
ＣＶＤ堆積法によるＳｉＯ2 膜１５を形成したものであ
る。図５（ａ）のゲート面積１００μｍ角に対して、電
極面積を変えたアンテナパターンをパラメータとしてい
る。また、ＲＦバイアスの印加の有無について比較を行
っている。
【０００４】
【発明が解決しようとする課題】上記において、ＲＦバ
イアスを印加しない場合、アンテナ比（アンテナ電極領
域の面積をゲート領域の面積で割った値ＡＲ）が大きく
てもゲート酸化膜１８の歩留の劣化はない。しかし、Ｒ
Ｆバイアスを印加した場合、アンテナ比の増加と堆積時
間の増加につれて歩留は劣化している。このことは、歩
留の劣化がＲＦバイアスを印加したときのチャージアッ
プであると考えられる。現状の装置構成で、このＲＦバ
イアスを印加した時のチャージアップを回避する手段が
ないのが実状である。また、ＲＦバイアスを印加するシ
ステムで基板ホルダに印加するＲＦ周波数を１３．５６
ＭＨｚから４００ｋＨｚの低周波に設定し、ダメージを
回避する手段が考えられている。この手法の目的は、主
に、低周波を用いることにより電子の追随よりもイオン
の追随の方が可能になり、セルフバイアス電圧が小さく
なることによってイオン衝撃によるダメージを回避でき
るとするものであり、チャージアップを回避できるには
いたっていない。
イアスを印加しない場合、アンテナ比（アンテナ電極領
域の面積をゲート領域の面積で割った値ＡＲ）が大きく
てもゲート酸化膜１８の歩留の劣化はない。しかし、Ｒ
Ｆバイアスを印加した場合、アンテナ比の増加と堆積時
間の増加につれて歩留は劣化している。このことは、歩
留の劣化がＲＦバイアスを印加したときのチャージアッ
プであると考えられる。現状の装置構成で、このＲＦバ
イアスを印加した時のチャージアップを回避する手段が
ないのが実状である。また、ＲＦバイアスを印加するシ
ステムで基板ホルダに印加するＲＦ周波数を１３．５６
ＭＨｚから４００ｋＨｚの低周波に設定し、ダメージを
回避する手段が考えられている。この手法の目的は、主
に、低周波を用いることにより電子の追随よりもイオン
の追随の方が可能になり、セルフバイアス電圧が小さく
なることによってイオン衝撃によるダメージを回避でき
るとするものであり、チャージアップを回避できるには
いたっていない。
【０００５】本発明の目的は、電子サイクロトロン共鳴
法と基板ホルダにＲＦバイアスを印加するバイアスＥＣ
ＲプラズマＣＶＤ堆積法による試料表面でのチャージア
ップ現象で生じるダメージを解決し、素子にダメージを
与えることなく絶縁膜を形成できるプラズマ処理におけ
るダメージ低減方法を提供することにある。
法と基板ホルダにＲＦバイアスを印加するバイアスＥＣ
ＲプラズマＣＶＤ堆積法による試料表面でのチャージア
ップ現象で生じるダメージを解決し、素子にダメージを
与えることなく絶縁膜を形成できるプラズマ処理におけ
るダメージ低減方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明にかかるプラズマ
処理におけるダメージ低減方法は、マグネットコイルを
外周に有し、かつマイクロ波導入口を有する円筒形のプ
ラズマ生成室と、このプラズマ生成室と対向し高周波バ
イアスを印加可能な基板ホルダを有する試料室とからな
り、電子サイクロトロン共鳴法を用いてプラズマを生成
するプラズマ処理装置を用いたプラズマ処理において、
前記マグネットコイルをその軸心と平行方向に移動して
電子サイクロトロン共鳴点をダメージ低減領域に移動さ
せてプラズマ処理を施し前記基板ホルダ上のウエハに形
成された半導体素子へのダメージを低減するようにした
ものである。また、マグネットコイルの移動範囲を電子
サイクロトロン共鳴点がマイクロ波導入口から２ｃｍ〜
６ｃｍの範囲内に少なくとも設定されているようにした
ものである。
処理におけるダメージ低減方法は、マグネットコイルを
外周に有し、かつマイクロ波導入口を有する円筒形のプ
ラズマ生成室と、このプラズマ生成室と対向し高周波バ
イアスを印加可能な基板ホルダを有する試料室とからな
り、電子サイクロトロン共鳴法を用いてプラズマを生成
するプラズマ処理装置を用いたプラズマ処理において、
前記マグネットコイルをその軸心と平行方向に移動して
電子サイクロトロン共鳴点をダメージ低減領域に移動さ
せてプラズマ処理を施し前記基板ホルダ上のウエハに形
成された半導体素子へのダメージを低減するようにした
ものである。また、マグネットコイルの移動範囲を電子
サイクロトロン共鳴点がマイクロ波導入口から２ｃｍ〜
６ｃｍの範囲内に少なくとも設定されているようにした
ものである。
【０００７】
【作用】本発明においては、マグネットコイルの位置を
調整して、マグネットコイルからの磁場強度の基板に及
ぼす影響を抑えることにより磁場で捕捉される電子によ
るチャージアップによる素子へのダメージを回避する。
調整して、マグネットコイルからの磁場強度の基板に及
ぼす影響を抑えることにより磁場で捕捉される電子によ
るチャージアップによる素子へのダメージを回避する。
【０００８】
【実施例】図１は本発明の実施例を示す断面略図であ
る。１はマグネットコイルで、その軸心と平行方向に移
動可能となっており、また、任意の位置で固定できるよ
うに固定手段（図示せず）が設けられている。２はマイ
クロ波導入口、３はプラズマ室で、幅長が２０ｃｍ，半
径が１０ｃｍの円筒状をしている。４は試料室、５はＲ
Ｆバイアスを印加する基板ホルダ、６はＲＦ電源、７は
第１ガス導入口、８は第２ガス導入口、９，１０は冷却
水、１１はウエハである。本発明では、第１ガス導入口
７から酸素を導入しプラズマを生成し、第２ガス導入口
８からＳｉＨ4を導入し、ウエハ１１上にＳｉＯ2 を形
成している。また、基板ホルダ５にＲＦ電源６からＲＦ
バイアスを印加し、スパッタエッチングを生じさせ絶縁
膜の形成と同時に平坦化を実現している。
る。１はマグネットコイルで、その軸心と平行方向に移
動可能となっており、また、任意の位置で固定できるよ
うに固定手段（図示せず）が設けられている。２はマイ
クロ波導入口、３はプラズマ室で、幅長が２０ｃｍ，半
径が１０ｃｍの円筒状をしている。４は試料室、５はＲ
Ｆバイアスを印加する基板ホルダ、６はＲＦ電源、７は
第１ガス導入口、８は第２ガス導入口、９，１０は冷却
水、１１はウエハである。本発明では、第１ガス導入口
７から酸素を導入しプラズマを生成し、第２ガス導入口
８からＳｉＨ4を導入し、ウエハ１１上にＳｉＯ2 を形
成している。また、基板ホルダ５にＲＦ電源６からＲＦ
バイアスを印加し、スパッタエッチングを生じさせ絶縁
膜の形成と同時に平坦化を実現している。
【０００９】図２は本発明のマグネットコイル１のマグ
ネットコイル位置を移動した時のゲート酸化膜１８の歩
留を示したものである。縦軸はゲート酸化膜１８の歩
留、横軸はマグネットコイル１の左端とウエハ１１間の
距離、つまりマグネットコイル位置である。堆積時間は
２００ｓｅｃ一定である。ガス圧は１．０ｍＴｏｒｒ、
マイクロ波パワーは８００Ｗ、ＲＦパワー密度は１．１
７Ｗ／ｃｍ2 、マグネット電流値は１７Ａである。ゲー
ト酸化膜厚は１１０オングストロームであり、ゲート酸
化膜面積は１００μｍ角、電極面積は１．０ｍｍ角のア
ンテナパターン素子で評価した。マグネットコイル位置
Ｘがウエハ１１から１５０ｍｍの時は歩留は４０％より
も悪い。しかし、マグネットコイル位置が１８０〜２１
０ｍｍの間では歩留は向上している。この結果から明ら
かなように、マグネットコイル位置を移動することによ
りダメージが低減されていることがわかる。
ネットコイル位置を移動した時のゲート酸化膜１８の歩
留を示したものである。縦軸はゲート酸化膜１８の歩
留、横軸はマグネットコイル１の左端とウエハ１１間の
距離、つまりマグネットコイル位置である。堆積時間は
２００ｓｅｃ一定である。ガス圧は１．０ｍＴｏｒｒ、
マイクロ波パワーは８００Ｗ、ＲＦパワー密度は１．１
７Ｗ／ｃｍ2 、マグネット電流値は１７Ａである。ゲー
ト酸化膜厚は１１０オングストロームであり、ゲート酸
化膜面積は１００μｍ角、電極面積は１．０ｍｍ角のア
ンテナパターン素子で評価した。マグネットコイル位置
Ｘがウエハ１１から１５０ｍｍの時は歩留は４０％より
も悪い。しかし、マグネットコイル位置が１８０〜２１
０ｍｍの間では歩留は向上している。この結果から明ら
かなように、マグネットコイル位置を移動することによ
りダメージが低減されていることがわかる。
【００１０】図３にマグネットコイル１を移動した時の
ウエハ１１表面での半径方向Ｂr と垂直方向Ｂz の磁場
強度とイオン電流密度を示す。マグネットコイル位置が
１８０ｍｍ以上において、半径方向Ｂｒの磁場強度は約
３分の１、垂直方向Ｂｚは約２分の１に小さくなってい
る。また、イオン電流密度はほぼ一定である。すなわ
ち、試料表面での磁場強度がチャージアップに影響を与
えている一つの要因と考えられる。本来、ウエハ１１表
面において、ＲＦバイアスを印加すると、ＲＦバイアス
の効果はプラズマを生成することとＥＣＲプラズマから
イオンを加速することである。ＥＣＲプラズマのみであ
れば電子の中和は十分におきている。しかし、磁場が存
在する試料表面で、ＲＦバイアスが印加されるとプラズ
マ密度は磁場がない時に比較して増加すると考えられ
る。また、試料表面で電子は、１）プラズマに拡散する
もの、２）シース内でイオンと中和するもの、３）熱運
動で試料表面に動くものの３つが存在する。磁場強度が
強いと磁場に捕捉された電子の量が増加し、チャージア
ップを引き起こしていると考えられる。すなわち、本発
明の特徴は、マグネットコイル位置を試料表面から遠去
けることにより磁場強度を小さくし、電子によるチャー
ジアップ現象を低減することになる。ここで、試料表面
の磁場強度を小さくするために基板ホルダ５とプラズマ
室３との距離を離す方法も考えられるが、この方法で
は、ＥＣＲプラズマを効率よく膜形成に供給できなくな
り、堆積速度が小さくなる欠点がある。
ウエハ１１表面での半径方向Ｂr と垂直方向Ｂz の磁場
強度とイオン電流密度を示す。マグネットコイル位置が
１８０ｍｍ以上において、半径方向Ｂｒの磁場強度は約
３分の１、垂直方向Ｂｚは約２分の１に小さくなってい
る。また、イオン電流密度はほぼ一定である。すなわ
ち、試料表面での磁場強度がチャージアップに影響を与
えている一つの要因と考えられる。本来、ウエハ１１表
面において、ＲＦバイアスを印加すると、ＲＦバイアス
の効果はプラズマを生成することとＥＣＲプラズマから
イオンを加速することである。ＥＣＲプラズマのみであ
れば電子の中和は十分におきている。しかし、磁場が存
在する試料表面で、ＲＦバイアスが印加されるとプラズ
マ密度は磁場がない時に比較して増加すると考えられ
る。また、試料表面で電子は、１）プラズマに拡散する
もの、２）シース内でイオンと中和するもの、３）熱運
動で試料表面に動くものの３つが存在する。磁場強度が
強いと磁場に捕捉された電子の量が増加し、チャージア
ップを引き起こしていると考えられる。すなわち、本発
明の特徴は、マグネットコイル位置を試料表面から遠去
けることにより磁場強度を小さくし、電子によるチャー
ジアップ現象を低減することになる。ここで、試料表面
の磁場強度を小さくするために基板ホルダ５とプラズマ
室３との距離を離す方法も考えられるが、この方法で
は、ＥＣＲプラズマを効率よく膜形成に供給できなくな
り、堆積速度が小さくなる欠点がある。
【００１１】図４にマグネットコイル位置を移動した時
の電子サイクロトロン共鳴点（８７５ガウス）を示す。
図２と図４の比較から、マグネット電流値が１７Ａの場
合、共鳴点がマイクロ波導入口２から２〜６ｃｍの間に
存在する時にダメージが低減されていることがわかる。
一方、マグネット電流値が１５Ａの場合、試料表面での
磁場強度は小さくなる。このとき、共鳴点はマイクロ波
導入口２から１５ｍｍのところに位置している。また、
ダメージも生じている。すなわち、このことは、単にウ
エハ１１表面の磁場を弱くしても、共鳴点が２〜６ｃｍ
の領域に設定されなければ本発明の目的が達成されない
ことを示している。この特異領域の存在については、物
理的に不明であるが、円筒形のプラズマ室３の大きさ等
によって変わるものと予測される。従って、任意に定め
られたプラズマ室３に対応して、このダメージ低減領域
が存在すると考えられる。本発明の特徴は、マグネット
コイル位置を調整し、磁場強度を小さくするとともに共
鳴点をダメージ低減領域に設定し、ダメージを低減する
ことを最も特徴とするものである。
の電子サイクロトロン共鳴点（８７５ガウス）を示す。
図２と図４の比較から、マグネット電流値が１７Ａの場
合、共鳴点がマイクロ波導入口２から２〜６ｃｍの間に
存在する時にダメージが低減されていることがわかる。
一方、マグネット電流値が１５Ａの場合、試料表面での
磁場強度は小さくなる。このとき、共鳴点はマイクロ波
導入口２から１５ｍｍのところに位置している。また、
ダメージも生じている。すなわち、このことは、単にウ
エハ１１表面の磁場を弱くしても、共鳴点が２〜６ｃｍ
の領域に設定されなければ本発明の目的が達成されない
ことを示している。この特異領域の存在については、物
理的に不明であるが、円筒形のプラズマ室３の大きさ等
によって変わるものと予測される。従って、任意に定め
られたプラズマ室３に対応して、このダメージ低減領域
が存在すると考えられる。本発明の特徴は、マグネット
コイル位置を調整し、磁場強度を小さくするとともに共
鳴点をダメージ低減領域に設定し、ダメージを低減する
ことを最も特徴とするものである。
【００１２】なお、上記の実施例は、薄膜形成に対して
行われているが、本発明の装置構成で堆積用のガスの代
わりにエッチングガスを用いることにより、エッチング
時に生じるチャージアップの低減にも有効であることは
いうまでもない。
行われているが、本発明の装置構成で堆積用のガスの代
わりにエッチングガスを用いることにより、エッチング
時に生じるチャージアップの低減にも有効であることは
いうまでもない。
【００１３】
【発明の効果】以上説明したように、本発明は、マグネ
ットコイルを外周に有し、かつマイクロ波導入口を有す
る円筒形のプラズマ生成室と、このプラズマ生成室と対
向し高周波バイアスを印加可能な基板ホルダを有する試
料室とからなり、電子サイクロトロン共鳴法を用いてプ
ラズマを生成するプラズマ処理装置を用いたプラズマ処
理において、前記マグネットコイルをその軸心と平行方
向に移動して電子サイクロトロン共鳴点をダメージ低減
領域に移動させてプラズマ処理を施し前記基板ホルダ上
のウエハに形成された半導体素子へのダメージを低減す
るようにしたので、マグネットコイル位置を調整するこ
とでマグネット電流値を変えずに電子サイクロトロン共
鳴点をずらして、ウエハ表面での磁場強度を小さくし、
電子によるチャージアップ現象を抑えることができる。
したがって、ＭＯＳデバイスに対してダメージを与える
ことなく絶縁膜を形成することができる。
ットコイルを外周に有し、かつマイクロ波導入口を有す
る円筒形のプラズマ生成室と、このプラズマ生成室と対
向し高周波バイアスを印加可能な基板ホルダを有する試
料室とからなり、電子サイクロトロン共鳴法を用いてプ
ラズマを生成するプラズマ処理装置を用いたプラズマ処
理において、前記マグネットコイルをその軸心と平行方
向に移動して電子サイクロトロン共鳴点をダメージ低減
領域に移動させてプラズマ処理を施し前記基板ホルダ上
のウエハに形成された半導体素子へのダメージを低減す
るようにしたので、マグネットコイル位置を調整するこ
とでマグネット電流値を変えずに電子サイクロトロン共
鳴点をずらして、ウエハ表面での磁場強度を小さくし、
電子によるチャージアップ現象を抑えることができる。
したがって、ＭＯＳデバイスに対してダメージを与える
ことなく絶縁膜を形成することができる。
【００１４】さらに、電子サイクロトロン共鳴点がマイ
クロ波導入口から２〜６ｃｍの範囲内に少なくとも設定
されているので、ＭＯＳデバイスに対するダメージを最
小にすることができる。
クロ波導入口から２〜６ｃｍの範囲内に少なくとも設定
されているので、ＭＯＳデバイスに対するダメージを最
小にすることができる。
【図１】本発明の一実施例を示す断面略図である。
【図２】本発明によるマグネットコイル位置と歩留との
関係を示す図である。
関係を示す図である。
【図３】本発明によるマグネットコイル位置と、ウエハ
表面での半径方向ならびに垂直方向の磁場強度とイオン
電流密度との関係を示す図である。
表面での半径方向ならびに垂直方向の磁場強度とイオン
電流密度との関係を示す図である。
【図４】本発明によるマグネットコイル位置と電子サイ
クロトロン共鳴点との関係を示す図である。
クロトロン共鳴点との関係を示す図である。
【図５】処理対象である半導体素子の断面図と、バイア
スＥＣＲプラズマＣＶＤ堆積法によるゲート酸化膜への
ダメージ特性の時間依存性を示す図である。
スＥＣＲプラズマＣＶＤ堆積法によるゲート酸化膜への
ダメージ特性の時間依存性を示す図である。
１ マグネットコイル ２ マイクロ波導入口 ３ プラズマ室 ４ 試料室 ５ 基板ホルダ ６ ＲＦ電源 ７ 第１ガス導入口 ８ 第２ガス導入口 ９ 冷却水 １０ 冷却水 １１ ウエハ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−120275（ＪＰ，Ａ) 特開 平３−31481（ＪＰ，Ａ) 特開 平１−247575（ＪＰ，Ａ) 特開 平１−111877（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 マグネットコイルを外周に有し、かつマ
イクロ波導入口を有する円筒形のプラズマ生成室と、こ
のプラズマ生成室と対向し高周波バイアスを印加可能な
基板ホルダを有する試料室とからなり、電子サイクロト
ロン共鳴法を用いてプラズマを生成するプラズマ処理装
置を用いたプラズマ処理において、前記マグネットコイ
ルをその軸心と平行方向に移動して電子サイクロトロン
共鳴点をダメージ低減領域に移動させてプラズマ処理を
施し前記基板ホルダ上のウエハに形成された半導体素子
へのダメージを低減することを特徴とするプラズマ処理
におけるダメージ低減方法。 - 【請求項２】 マグネットコイルの移動範囲は、電子サ
イクロトロン共鳴点がマイクロ波導入口から２ｃｍから
６ｃｍの範囲内に少なくとも設定されることを特徴とす
る請求項１記載のプラズマ処理におけるダメージ低減方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185875A JP2601573B2 (ja) | 1991-07-01 | 1991-07-01 | プラズマ処理におけるダメージ低減方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185875A JP2601573B2 (ja) | 1991-07-01 | 1991-07-01 | プラズマ処理におけるダメージ低減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH059742A JPH059742A (ja) | 1993-01-19 |
| JP2601573B2 true JP2601573B2 (ja) | 1997-04-16 |
Family
ID=16178411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3185875A Expired - Fee Related JP2601573B2 (ja) | 1991-07-01 | 1991-07-01 | プラズマ処理におけるダメージ低減方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601573B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10500451A (ja) * | 1994-05-20 | 1998-01-13 | ヴィディア ゲゼルシャフト ミット ベシュレンクテル ハフツング | 工具、この工具の製法及び製造装置及びこの工具の使用 |
| JPWO2007111076A1 (ja) | 2006-03-24 | 2009-08-06 | コニカミノルタエムジー株式会社 | 透明バリア性シートおよび透明バリア性シートの製造方法 |
| WO2007111074A1 (ja) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | 透明バリア性シート及び透明バリア性シートの製造方法 |
| EP2000300A4 (en) | 2006-03-24 | 2009-08-05 | Konica Minolta Med & Graphic | TRANSPARENT BARRIER SHEET AND METHOD FOR PRODUCING SAME |
| WO2007111092A1 (ja) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | 透明バリア性シートおよび透明バリア性シートの製造方法 |
| WO2007111075A1 (ja) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | 透明バリア性シート及び透明バリア性シートの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111877A (ja) * | 1987-10-26 | 1989-04-28 | Hitachi Ltd | 成膜方法および装置 |
| JP2595640B2 (ja) * | 1988-03-30 | 1997-04-02 | 株式会社島津製作所 | プラズマ処理装置 |
| JP2913671B2 (ja) * | 1989-06-29 | 1999-06-28 | ソニー株式会社 | Ｅｃｒプラズマｃｖｄ装置及びこれを用いた半導体装置の製造方法 |
| JPH04120275A (ja) * | 1990-08-09 | 1992-04-21 | New Japan Radio Co Ltd | マイクロ波プラズマ装置 |
-
1991
- 1991-07-01 JP JP3185875A patent/JP2601573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH059742A (ja) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10354873B2 (en) | Organic mandrel protection process | |
| KR100274306B1 (ko) | 에칭방법 | |
| KR20160102356A (ko) | 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리 | |
| US20060105577A1 (en) | Aspect ratio controlled etch selectivity using time modulated DC bias voltage | |
| JP3533105B2 (ja) | 半導体装置の製造方法と製造装置 | |
| KR102250213B1 (ko) | 자가 정렬 다중 패터닝 방법들 및 시스템들에 대한 인시츄 스페이서 재성형 | |
| JP2008147659A (ja) | 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム | |
| KR100535961B1 (ko) | 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법 | |
| KR100762524B1 (ko) | 반도체장치의 제조방법 | |
| JP3236216B2 (ja) | 半導体ウェーハ製造用プラズマ処理装置 | |
| US20050051273A1 (en) | Plasma processing apparatus | |
| JP2601573B2 (ja) | プラズマ処理におけるダメージ低減方法 | |
| US6402974B1 (en) | Method for etching polysilicon to have a smooth surface | |
| JP2003229418A (ja) | エッチング方法 | |
| US6506687B1 (en) | Dry etching device and method of producing semiconductor devices | |
| US10170329B2 (en) | Spacer formation for self-aligned multi-patterning technique | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JPH11345803A (ja) | プラズマ発生加工方法およびプラズマ発生加工装置 | |
| JPH1167725A (ja) | プラズマエッチング装置 | |
| JPH0624186B2 (ja) | ドライエツチング装置 | |
| JP2001326217A (ja) | プラズマ処理装置 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| JPH09312280A (ja) | ドライエッチング方法 | |
| US6413359B1 (en) | Plasma reactor with high selectivity and reduced damage | |
| JP3076641B2 (ja) | ドライエッチング装置及びドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |