JP2600454B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2600454B2 JP2600454B2 JP19556590A JP19556590A JP2600454B2 JP 2600454 B2 JP2600454 B2 JP 2600454B2 JP 19556590 A JP19556590 A JP 19556590A JP 19556590 A JP19556590 A JP 19556590A JP 2600454 B2 JP2600454 B2 JP 2600454B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- electron
- electrons
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電子波の干渉効果を利用した半導体装置の構
造に関わり、特にその作製方法を容易にすることを可能
とする半導体装置の構造に関する。
造に関わり、特にその作製方法を容易にすることを可能
とする半導体装置の構造に関する。
（従来の技術） 第６図は従来技術による半導体装置の素子構造図であ
る。このような半導体装置は、古屋によってジャーナル
・オブ・アプライド・フィズィクス（J.Appl.Phys.）、
第62巻、第４号、1492頁、1987年に報告されている。図
に於いて、60はn+コレクタ層、61はp+コレクタ層、62は
面内超格子層（グレーティング層）、63はp+ベース層、
64はp+エミッタ・バリア層65はn+エミッタ層、66はエミ
ッタ電極、67は接地電極、68はベース電極、69はアブゾ
ーバ電極、70はコレクタ電極である。面内超格子層62は
電子親和力の異なる二種類の材料が面内方向に一定の周
期で交互に配列された構造によって形成されている。こ
のような面内超格子層は面を貫く方向に入射する電子に
対して光に於ける回折格子と同様な働きをするため、グ
レーティング層と呼ばれる。
る。このような半導体装置は、古屋によってジャーナル
・オブ・アプライド・フィズィクス（J.Appl.Phys.）、
第62巻、第４号、1492頁、1987年に報告されている。図
に於いて、60はn+コレクタ層、61はp+コレクタ層、62は
面内超格子層（グレーティング層）、63はp+ベース層、
64はp+エミッタ・バリア層65はn+エミッタ層、66はエミ
ッタ電極、67は接地電極、68はベース電極、69はアブゾ
ーバ電極、70はコレクタ電極である。面内超格子層62は
電子親和力の異なる二種類の材料が面内方向に一定の周
期で交互に配列された構造によって形成されている。こ
のような面内超格子層は面を貫く方向に入射する電子に
対して光に於ける回折格子と同様な働きをするため、グ
レーティング層と呼ばれる。
第６図に示した半導体装置のエミッタ電極66からn+コ
レクタ層60に向かう直線上のポテンシャル・プロファイ
ルを第７図に示す。エミッタバリア層64を越えて注入さ
れた電子はグレーティング層62によってコレクタ層60に
到達する透過成分と到達しない回折成分に分離される。
回折成分はアブゾーバ電極69に吸収され、コレクタ電極
70には透過成分だけが流れる。グレーティング周期数が
十分大きい場合にはグレーティングに直入射した電子は
次式で与えられる角度φに回折される。
レクタ層60に向かう直線上のポテンシャル・プロファイ
ルを第７図に示す。エミッタバリア層64を越えて注入さ
れた電子はグレーティング層62によってコレクタ層60に
到達する透過成分と到達しない回折成分に分離される。
回折成分はアブゾーバ電極69に吸収され、コレクタ電極
70には透過成分だけが流れる。グレーティング周期数が
十分大きい場合にはグレーティングに直入射した電子は
次式で与えられる角度φに回折される。
ここで、ｄはグレーティングの周期、λｅは電子のド
・ブロイ波長である。回折角φは電子波長λｅに関する
周期関数となるので、λｅを変えることに依って回折
角、即ち、実行的なコレクタ到達率（α）を変調するこ
とが出来る。ここで、λｅは入射電子の注入エネルギー
Einjの関数として下式のように与えられる。
・ブロイ波長である。回折角φは電子波長λｅに関する
周期関数となるので、λｅを変えることに依って回折
角、即ち、実行的なコレクタ到達率（α）を変調するこ
とが出来る。ここで、λｅは入射電子の注入エネルギー
Einjの関数として下式のように与えられる。
ここで、ｈはプランク（Planck）定数、ｍ＊は電子有
効質量である。したがって、ベース電位を変えてEinjを
変えることに依って、コレクタ到達率αを変調すること
が可能となる。
効質量である。したがって、ベース電位を変えてEinjを
変えることに依って、コレクタ到達率αを変調すること
が可能となる。
（発明が解決しようとする課題） このような構造の半導体装置に於て十分な電子速度を
得るためには、電子のドブロイ波長λｅは数百Å以下に
なり、グレーティングの周期もλｅ程度以下、即ち、数
百Å以下にする必要がある。故に、数百Å程度の周期を
有するグレーティング層62をコレクタ層61とベース層63
の間に作り込む必要がある。しかも電子波の干渉効果を
起こさせるためには、ベース・グレーティング界面、グ
レーティング・コレクタ界面、グレーティング内に於て
電子の散乱を生じるような格子欠陥の無い完全な結晶を
得ることが必要不可欠になり、このような面内超格子の
埋め込み構造を実現することは現在の加工技術ではきわ
めて困難である。
得るためには、電子のドブロイ波長λｅは数百Å以下に
なり、グレーティングの周期もλｅ程度以下、即ち、数
百Å以下にする必要がある。故に、数百Å程度の周期を
有するグレーティング層62をコレクタ層61とベース層63
の間に作り込む必要がある。しかも電子波の干渉効果を
起こさせるためには、ベース・グレーティング界面、グ
レーティング・コレクタ界面、グレーティング内に於て
電子の散乱を生じるような格子欠陥の無い完全な結晶を
得ることが必要不可欠になり、このような面内超格子の
埋め込み構造を実現することは現在の加工技術ではきわ
めて困難である。
更に、このような構造の半導体装置に於て電子波回折
をおこさせるためには、電子波を制御する領域の大きさ
を電子の位相コヒーレント長Ｌφ以下にする必要があ
る。即ち、p+コレクタ層61、グレーティング層62、p+ベ
ース層63を合わせた領域全体はＬφ程度以下の大きさの
中に作られねばならない。ここで、Ｌφは温度と電子移
動度にかなり依存するか、ｎ形GaAsのＬφは4.2Kに於て
0.1μｍ程度、77Kでは0.01μｍ程度である。即ち、100
Å程度以下の膜厚及び底面積を有する多層構造に於てベ
ース層63とコレクタ層61をエッチングに依って露出さ
せ、それらにコンタクトをとる工程が必要になり、これ
も困難である。
をおこさせるためには、電子波を制御する領域の大きさ
を電子の位相コヒーレント長Ｌφ以下にする必要があ
る。即ち、p+コレクタ層61、グレーティング層62、p+ベ
ース層63を合わせた領域全体はＬφ程度以下の大きさの
中に作られねばならない。ここで、Ｌφは温度と電子移
動度にかなり依存するか、ｎ形GaAsのＬφは4.2Kに於て
0.1μｍ程度、77Kでは0.01μｍ程度である。即ち、100
Å程度以下の膜厚及び底面積を有する多層構造に於てベ
ース層63とコレクタ層61をエッチングに依って露出さ
せ、それらにコンタクトをとる工程が必要になり、これ
も困難である。
本発明は単純な構造に依って電子波干渉効果を実現す
ることにより、その作製を容易にすることを可能にする
半導体装置の構造を提供するものである。
ることにより、その作製を容易にすることを可能にする
半導体装置の構造を提供するものである。
（課題を解決するための手段） 本発明の半導体装置は、半導体基板上にノンドープチ
ャネル層とｎ型不純物がドープされたキャリヤ供給層が
順次積層された半導体層構造の表面には、ソース電極、
ドレンイン電極、ゲート電極が設けられ、前記半導体基
板の裏面にはショットキー電極が形成された半導体装置
であって、前記ゲート電極は電子のド・ブロイ波長程度
の周期をもって配列された点電極がエアブリッジによっ
て接続された構造であると共に、各々の点電極の前記半
導体層との接触面は電子の非弾性散乱長で囲まれた大き
さ以下であることを特徴とする。
ャネル層とｎ型不純物がドープされたキャリヤ供給層が
順次積層された半導体層構造の表面には、ソース電極、
ドレンイン電極、ゲート電極が設けられ、前記半導体基
板の裏面にはショットキー電極が形成された半導体装置
であって、前記ゲート電極は電子のド・ブロイ波長程度
の周期をもって配列された点電極がエアブリッジによっ
て接続された構造であると共に、各々の点電極の前記半
導体層との接触面は電子の非弾性散乱長で囲まれた大き
さ以下であることを特徴とする。
（作用） 埋め込み超格子構造は作製が困難であるばかりでな
く、例えば、エピタキシャル成長→エッチング→再成長
という作製プロセスを必要とするため、現在の加工技術
では電子波のコヒーレント状態を壊すような格子欠陥の
ない良好な結晶を得ることは殆ど不可能である。もし半
導体表面に形成されたショットキー電極を介して電子の
走行する領域に超格子状のポテンシャルを実現すること
ができれば、このような困難は回避できるであろう。そ
のための方法として考えらえるのは、半導体装置の構造
として２次元電子ガス電解効果トランジスタ（2DEGFET
または、HEMT）構造をとり、周期的に配列された点状の
ショットキー電極によってチャネルを空乏化することで
ある。こうすることに依って２次元電子ガス（2DEG）の
海に空乏層の島が一定間隔の周期をもって並んだ状態が
実現できる。ここで、電子蓄積領域と空乏化領域とが交
互に並ぶゲート直下のチャネルとポテンシャル・バリア
領域の周期構造を構成するので、これは2DEGに対する１
次元状のグレーティングとして働く。ここでグレーティ
ングの周期は電子波長と同程度の数百Å各々の点電極の
サイズとしては底面積が100×100Å２程度かそれ以下で
あればよい。2DEGの非弾性散乱長Ｌφは77Kに於ても１
μｍ程度と長いため、この点電極のサイズは理想的な電
子波干渉効果を得るためには十分小さいものである。ま
た、キャリヤ供給層とチャネル層の界面にノンドープス
ペーサ層を挿入すれば、弾性散乱（イオン化不純物散
乱）の影響も排除できる。
く、例えば、エピタキシャル成長→エッチング→再成長
という作製プロセスを必要とするため、現在の加工技術
では電子波のコヒーレント状態を壊すような格子欠陥の
ない良好な結晶を得ることは殆ど不可能である。もし半
導体表面に形成されたショットキー電極を介して電子の
走行する領域に超格子状のポテンシャルを実現すること
ができれば、このような困難は回避できるであろう。そ
のための方法として考えらえるのは、半導体装置の構造
として２次元電子ガス電解効果トランジスタ（2DEGFET
または、HEMT）構造をとり、周期的に配列された点状の
ショットキー電極によってチャネルを空乏化することで
ある。こうすることに依って２次元電子ガス（2DEG）の
海に空乏層の島が一定間隔の周期をもって並んだ状態が
実現できる。ここで、電子蓄積領域と空乏化領域とが交
互に並ぶゲート直下のチャネルとポテンシャル・バリア
領域の周期構造を構成するので、これは2DEGに対する１
次元状のグレーティングとして働く。ここでグレーティ
ングの周期は電子波長と同程度の数百Å各々の点電極の
サイズとしては底面積が100×100Å２程度かそれ以下で
あればよい。2DEGの非弾性散乱長Ｌφは77Kに於ても１
μｍ程度と長いため、この点電極のサイズは理想的な電
子波干渉効果を得るためには十分小さいものである。ま
た、キャリヤ供給層とチャネル層の界面にノンドープス
ペーサ層を挿入すれば、弾性散乱（イオン化不純物散
乱）の影響も排除できる。
次に、電子波長φの変調の方法について述べる。従来
技術ではベース層とエミッタ層間の中間にエミッタ・バ
リヤ層を設けて接地電極を介してエミッタバリア層の電
位を変えることに依ってグレーティングに注入される電
子のド・ブロイ波長を変調していた。本発明のようなFE
T構造では、グレーティングを通過する電子流（＝電子
数×電子速度）のエネルギースペクトルはフェルミレベ
ル近傍で急峻なピークをとるので、伝導に関与する電子
はフェルミエネルギーEFに相当するド・ブロイ波長を有
すると見なしてよい。但し、ドレイン・ソース電圧Vds
によって加速されるので、電子の注入エネルギーはEFだ
けでなくVdsにも依存することになり、 フェルミレベルはシート電子濃度nSの関数であるので、
本発明による半導体装置nSを変えることに依って電子波
長を変調することが出来る。ここでは、ゲート電極は１
次元グレーティングを構成するために用いているので、
基板側にバックゲート電極をとり、基板電位を変えるこ
とによって容易に電子波長を変調することが可能であ
る。
技術ではベース層とエミッタ層間の中間にエミッタ・バ
リヤ層を設けて接地電極を介してエミッタバリア層の電
位を変えることに依ってグレーティングに注入される電
子のド・ブロイ波長を変調していた。本発明のようなFE
T構造では、グレーティングを通過する電子流（＝電子
数×電子速度）のエネルギースペクトルはフェルミレベ
ル近傍で急峻なピークをとるので、伝導に関与する電子
はフェルミエネルギーEFに相当するド・ブロイ波長を有
すると見なしてよい。但し、ドレイン・ソース電圧Vds
によって加速されるので、電子の注入エネルギーはEFだ
けでなくVdsにも依存することになり、 フェルミレベルはシート電子濃度nSの関数であるので、
本発明による半導体装置nSを変えることに依って電子波
長を変調することが出来る。ここでは、ゲート電極は１
次元グレーティングを構成するために用いているので、
基板側にバックゲート電極をとり、基板電位を変えるこ
とによって容易に電子波長を変調することが可能であ
る。
また、従来技術による半導体装置は半導体層に垂直な
方向に電子が流れるいわゆる縦型トランジスタ構造であ
るので、100Å程度のサイズの多層構造の各半導体層に
コンタクトをとる工程が必要であった。本発明では、FE
T構造をとることにより、電極を表面からとれるため
に、このような困難も回避できる。
方向に電子が流れるいわゆる縦型トランジスタ構造であ
るので、100Å程度のサイズの多層構造の各半導体層に
コンタクトをとる工程が必要であった。本発明では、FE
T構造をとることにより、電極を表面からとれるため
に、このような困難も回避できる。
更に、キャリアとして高電子移動度の2DEGを用いるこ
とにより、電子の平均自由行程及び、非弾性散乱長Ｌφ
を著しく大きくできるので、素子寸法に対する微細化の
制約が緩くなり、素子作製が更に容易になる。言い換え
ると、同じサイズの素子を作製すれば、従来よりも高温
動作が可能になると考えられる。
とにより、電子の平均自由行程及び、非弾性散乱長Ｌφ
を著しく大きくできるので、素子寸法に対する微細化の
制約が緩くなり、素子作製が更に容易になる。言い換え
ると、同じサイズの素子を作製すれば、従来よりも高温
動作が可能になると考えられる。
（実施例） 第１図に本発明の実施例の半導体装置の素子構造を示
す。このような素子は以下の様にして作製される。ノン
ドープGaAs基板１上に、次のようなエピタキシャル層構
造、厚さ2000ÅのノンドープGaAs層２、厚さ100Åのノ
ンドープAl0.2Ga0.8Asスペーサ層３、厚さ200Åのｎ型A
l0.2Ga0.8As層（ドーピング濃度３×1018/cm3）４、厚
さ500Åのｎ型GaAsキャップ層（ドーピング濃度５×10
18/cm3）５を順に成長する。
す。このような素子は以下の様にして作製される。ノン
ドープGaAs基板１上に、次のようなエピタキシャル層構
造、厚さ2000ÅのノンドープGaAs層２、厚さ100Åのノ
ンドープAl0.2Ga0.8Asスペーサ層３、厚さ200Åのｎ型A
l0.2Ga0.8As層（ドーピング濃度３×1018/cm3）４、厚
さ500Åのｎ型GaAsキャップ層（ドーピング濃度５×10
18/cm3）５を順に成長する。
ノンドープGaAs基板１の裏面上には蒸着によりショッ
トキー電極（バックゲート電極）８を形成する。ｎ型Ga
As層５上はソース電極6S及びドレイン電極6Dを蒸着によ
り形成後、アロイ処理に依ってオーム性接触をとる。ま
た、ｎ型GaAsキャップ層５を除いて形成されたリセス部
には電子ビーム露光法などにより、底面積が200×200Å
２程度の正方形であるショットキー点電極を300Å間隔
で形成し、更にそれらショットキー点電極をエアブリッ
ジによって配線することによってゲート電極７を形成す
る。
トキー電極（バックゲート電極）８を形成する。ｎ型Ga
As層５上はソース電極6S及びドレイン電極6Dを蒸着によ
り形成後、アロイ処理に依ってオーム性接触をとる。ま
た、ｎ型GaAsキャップ層５を除いて形成されたリセス部
には電子ビーム露光法などにより、底面積が200×200Å
２程度の正方形であるショットキー点電極を300Å間隔
で形成し、更にそれらショットキー点電極をエアブリッ
ジによって配線することによってゲート電極７を形成す
る。
第１図に示した実施例のゲート電極の長手方向に沿う
面内の素子断面図を第２図に示す。ゲートに負の電位を
与えた時には、図のように、ショットキー・ゲート電極
と接触する部分の直下に空乏化領域が存在し、ゲートに
沿ってチャネルと空乏層の同期構造が生じる。
面内の素子断面図を第２図に示す。ゲートに負の電位を
与えた時には、図のように、ショットキー・ゲート電極
と接触する部分の直下に空乏化領域が存在し、ゲートに
沿ってチャネルと空乏層の同期構造が生じる。
第１図に示した実施例に於てドレイン・ソース間に正
バイアスを、ゲート・ソース間に負バイアスを印加した
時のチャネル層（ノンドープGaAs層２とスペーサ層３の
ヘテロ界面）に於けるポテンシャルプロファイルを第３
図に示す。ゲート直下ではゲートの長手方向に周期ポテ
ンシャルができ、１次元のグレーティングを構成する。
ソース・ゲート間及びドレイン・ゲート間では電子は２
次元的に振舞い、ゲート下では周期的に並んだポイント
コンタクを介して化学ポテンシャルがつながっている。
第３図から容易に分かるように、ソース電極でフェルミ
エネルギーEFを有する電子はゲート直下で以下のような
運動エネルギーEinjをもつ。
バイアスを、ゲート・ソース間に負バイアスを印加した
時のチャネル層（ノンドープGaAs層２とスペーサ層３の
ヘテロ界面）に於けるポテンシャルプロファイルを第３
図に示す。ゲート直下ではゲートの長手方向に周期ポテ
ンシャルができ、１次元のグレーティングを構成する。
ソース・ゲート間及びドレイン・ゲート間では電子は２
次元的に振舞い、ゲート下では周期的に並んだポイント
コンタクを介して化学ポテンシャルがつながっている。
第３図から容易に分かるように、ソース電極でフェルミ
エネルギーEFを有する電子はゲート直下で以下のような
運動エネルギーEinjをもつ。
ここで、Vbgはバックゲート電極とソース電極間に印
加される基板電圧である。（１）式、（３）式、（４）
式から明らかなようにバックゲート電圧Vbgを変えるこ
とによって、電子波長λｅ、回折角度φを変調でき、故
にドレイン到達率αを変えることができる。
加される基板電圧である。（１）式、（３）式、（４）
式から明らかなようにバックゲート電圧Vbgを変えるこ
とによって、電子波長λｅ、回折角度φを変調でき、故
にドレイン到達率αを変えることができる。
第４図は本発明による半導体装置の動作状態を示す配
線図である。即ち、ソース接地において、ドレイン電極
6Dには正電圧Vdsを、ゲート電極７には負電圧Vgsを印加
する。ここで、ゲート電極Vgsはグレーティング構造を
実現するためのものである。基板電極８に与える電圧を
Vbgとすると、Vbgの変化によってシート電子濃度、即
ち、電子波長λｅを変えることが出来る。（１）式から
分かるように電子の回折角度φ、即い、ドレイン到達率
αは電子波長λｅの周期関数となることから、ドレイン
電流Idは第５図のような電流電圧特性を示す。古屋が報
告しているように、φがλｅに関する急峻な関数になる
ことから微小な電圧変化で大きな電流増幅が得られるこ
とが期待され、きわめて高い相互コンダクタンスが得ら
れると考えられる。
線図である。即ち、ソース接地において、ドレイン電極
6Dには正電圧Vdsを、ゲート電極７には負電圧Vgsを印加
する。ここで、ゲート電極Vgsはグレーティング構造を
実現するためのものである。基板電極８に与える電圧を
Vbgとすると、Vbgの変化によってシート電子濃度、即
ち、電子波長λｅを変えることが出来る。（１）式から
分かるように電子の回折角度φ、即い、ドレイン到達率
αは電子波長λｅの周期関数となることから、ドレイン
電流Idは第５図のような電流電圧特性を示す。古屋が報
告しているように、φがλｅに関する急峻な関数になる
ことから微小な電圧変化で大きな電流増幅が得られるこ
とが期待され、きわめて高い相互コンダクタンスが得ら
れると考えられる。
以上の実施例では、AlGaAs/GaAs系2DEGFETを用いて、
本発明を説明したが、本発明は勿論、AlGaAs/InGaAs歪
系やAlInAs/GaInAs系等、他の材料系の2DEGFETにも適用
可能である。
本発明を説明したが、本発明は勿論、AlGaAs/InGaAs歪
系やAlInAs/GaInAs系等、他の材料系の2DEGFETにも適用
可能である。
（発明の効果） 以上の詳細な説明から明らかなように、本発明によれ
ば単純な構造に依って電子波干渉効果を利用できる半導
体装置を実現でき、その作製が容易になる。
ば単純な構造に依って電子波干渉効果を利用できる半導
体装置を実現でき、その作製が容易になる。
第１図は本発明による実施例の素子構造を示す図、第２
図は実施例に於けるゲートに沿った面内の断面図、第３
図はチャネル層のポテンシャルプロファイル図、第４図
は本実施例の動作状態を示す配線図、第５図は本実施例
に於ける電流・電圧特性を示す図、第６図は従来技術に
よる半導体装置の素子構造を示す図、第７図は従来例に
於けるエミッタ・コレクタ間に於けるポテンシャルプロ
ファイル図である。 図に於いて、１……ノンドープGaAs基板、２……ノンド
ープGaAs層、３……ノンドープAlGaAs層、４……ｎ型Al
GaAs層、５……ｎ型GaAs層、6S,6D……オーム性電極、
7,8……ショットキー電極、60……ｎ型コレクタ層、61
……ｐ型コレクタ層、62……グレーティング層、63……
ｐ型ベース層、64……ｐ型エミッタバリヤ層、65……ｎ
型エミッタ層、66……エミッタ電極、67……接地電極、
68……ベース電極、69……アブゾーバ電極、70……コレ
クタ電極である。
図は実施例に於けるゲートに沿った面内の断面図、第３
図はチャネル層のポテンシャルプロファイル図、第４図
は本実施例の動作状態を示す配線図、第５図は本実施例
に於ける電流・電圧特性を示す図、第６図は従来技術に
よる半導体装置の素子構造を示す図、第７図は従来例に
於けるエミッタ・コレクタ間に於けるポテンシャルプロ
ファイル図である。 図に於いて、１……ノンドープGaAs基板、２……ノンド
ープGaAs層、３……ノンドープAlGaAs層、４……ｎ型Al
GaAs層、５……ｎ型GaAs層、6S,6D……オーム性電極、
7,8……ショットキー電極、60……ｎ型コレクタ層、61
……ｐ型コレクタ層、62……グレーティング層、63……
ｐ型ベース層、64……ｐ型エミッタバリヤ層、65……ｎ
型エミッタ層、66……エミッタ電極、67……接地電極、
68……ベース電極、69……アブゾーバ電極、70……コレ
クタ電極である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (1)
- 【請求項１】半導体基板上に順次積層された、少なくと
もノンドープチャネル層とｎ型不純物がドープされたキ
ャリヤ供給層とを有する半導体層構造と、該半導体層構
造の表面に形成されたソース電極、ドレイン電極、ゲー
ト電極と、前記半導体基板の裏面に形成されたショット
キー電極とを備える半導体装置であって、前記ゲート電
極は電子のド・ブロイ波長程度の周期をもって配列され
た点電極がエアブリッジによって接続された構造である
と共に、各々の前記点電極の前記半導体層との接触面は
電子の非弾性散乱長で囲まれた大きさ以下であることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556590A JP2600454B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556590A JP2600454B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0480963A JPH0480963A (ja) | 1992-03-13 |
| JP2600454B2 true JP2600454B2 (ja) | 1997-04-16 |
Family
ID=16343239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19556590A Expired - Lifetime JP2600454B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600454B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0515635D0 (en) * | 2005-07-29 | 2005-09-07 | Harbron Stuart | Transistor |
| CN103227185B (zh) * | 2013-04-12 | 2015-12-02 | 中国科学院合肥物质科学研究院 | 用于远红外通讯的栅压控制的二维电子气量子匣子 |
| CN118099206B (zh) * | 2024-04-22 | 2024-07-02 | 南京大学 | 一种级联型抗辐照GaN HEMT及其制作方法 |
-
1990
- 1990-07-24 JP JP19556590A patent/JP2600454B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0480963A (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882609A (en) | Semiconductor devices with at least one monoatomic layer of doping atoms | |
| US5336904A (en) | Field effect element utilizing resonant-tunneling and a method of manufacturing the same | |
| US5060234A (en) | Injection laser with at least one pair of monoatomic layers of doping atoms | |
| EP2472585B1 (en) | Tunnel field effect transistor and method for manufacturing same | |
| Colinge et al. | A silicon-on-insulator quantum wire | |
| US5281543A (en) | Fabrication method for quantum devices in compound semiconductor layers | |
| US7479651B2 (en) | Semiconductor device | |
| JPH05251713A (ja) | 横型共鳴トンネリングトランジスタ | |
| JP2609587B2 (ja) | 半導体装置 | |
| JPH07183493A (ja) | 半導体装置 | |
| JPH0732250B2 (ja) | 半導体デバイス | |
| Sassen et al. | Barrier height engineering on GaAs THz Schottky diodes by means of high-low doping, InGaAs-and InGaP-layers | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5497015A (en) | Quantum interference transistor | |
| JPH0480964A (ja) | 半導体装置 | |
| JP2600454B2 (ja) | 半導体装置 | |
| CA2442127C (en) | Negative-resistance field-effect element | |
| US4785340A (en) | Semiconductor device having doping multilayer structure | |
| JP2770340B2 (ja) | 半導体装置、絶縁ゲート型電界効果トランジスタ及びショットキーゲート型電界効果トランジスタ | |
| US5216260A (en) | Optically bistable semiconductor device with pairs of monoatomic layers separated by intrinsic layers | |
| JPS59181069A (ja) | 半導体装置 | |
| JPH07307462A (ja) | 半導体装置およびその製造方法 | |
| JP3138335B2 (ja) | 量子干渉素子 | |
| Lee et al. | Fabrication of coupled quantum dot arrays with a 100–150 nm period | |
| JPH05102198A (ja) | 擬１次元電界効果トランジスタとその製造方法 |