JP2600290B2 - Switch circuit - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビ受像機の電子ビーム走査速度変調
（以下、単にVMと呼ぶ）の回路等に利用できるスイッチ
回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit that can be used for an electron beam scanning speed modulation (hereinafter, simply referred to as VM) circuit of a television receiver.

従来の技術 近年、テレビ受像機は大画面のものの普及が著しく、
又、画質向上にも目ざましいものがある。その中で大画
面のテレビ受像機における映像のなまりを補うために、
特公昭43−8728号公報に記載のVMによる鮮鋭度改善法が
広く使われてきている。2. Description of the Related Art In recent years, television receivers with large screens have become very popular.
There is also a remarkable improvement in image quality. In order to compensate for the dullness of video on large-screen TV receivers,
The sharpness improving method using VM described in JP-B-43-8728 has been widely used.

以下図面を参照しながら、テレビ受像機のVM回路につ
いて説明する。Hereinafter, the VM circuit of the television receiver will be described with reference to the drawings.

第６図は、ビデオ信号及びRGB信号の２つの入力を持
ち、オンスクリーン文字表示を行うVM付のテレビ受像機
の例の構成を示すブロック図である。図において、１は
ビデオ信号を輝度信号Ｙとクロマ信号Ｃに分離するY/C
分離回路、２は輝度・クロマの復調回路で、前記Y,C信
号から、Ｒ−Y,G−Y,B−Ｙの各色差信号及び輝度信号Ｙ
を得る。３はRGB切換回路で、上記の各信号と、RGB入力
信号及びオンスクリーン信号を高速に切換える機能をも
つ。４はCRTドライブ回路で、前記RGB切換回路３の出力
するRGB信号を増幅してCRT5をドライブする。６はVM回
路で、輝度信号ＹよりVM信号を作り出し、CRTのネック
に取り付けたVMコイル７をドライブし、VM電流を流す働
きをする。８は、ビデオ入力信号とRGB入力信号とオン
スクリーン信号の切換え、オンスクリーン文字の発生、
VM動作のオン・オフ等の制御を行う制御回路である。FIG. 6 is a block diagram showing a configuration of an example of a television receiver with a VM that has two inputs of a video signal and an RGB signal and performs on-screen character display. In the figure, 1 is Y / C for separating a video signal into a luminance signal Y and a chroma signal C.
A separation circuit 2 is a luminance / chroma demodulation circuit. The Y / C signal is used to convert each of the RY, GY, BY color difference signals and the luminance signal Y
Get. Reference numeral 3 denotes an RGB switching circuit, which has a function of switching between the above signals, an RGB input signal, and an on-screen signal at a high speed. A CRT drive circuit 4 amplifies the RGB signal output from the RGB switching circuit 3 and drives a CRT 5. A VM circuit 6 generates a VM signal from the luminance signal Y, drives a VM coil 7 attached to the neck of the CRT, and has a function of flowing a VM current. 8 switches between video input signal, RGB input signal and on-screen signal, generates on-screen characters,
This is a control circuit for controlling ON / OFF of the VM operation.

さらにVM回路６の中の構成について説明する。11は入
力のＹ信号を増幅する増幅回路で、最適なVM効果が得ら
れるような周波数特性にする。12は微分回路、13は微分
して得られたVM信号を通すか通さないかによりVMの動作
をオン・オフするVMスイッチ回路、14は微分した信号を
増幅し、VMコイル７を駆動するVMコイルドライブ回路で
ある。Further, the configuration in the VM circuit 6 will be described. Reference numeral 11 denotes an amplifier circuit for amplifying the input Y signal, which has a frequency characteristic so that an optimum VM effect can be obtained. 12 is a differentiating circuit, 13 is a VM switch circuit which turns on / off the operation of the VM depending on whether or not to pass the VM signal obtained by differentiation, and 14 is a VM which amplifies the differentiated signal and drives the VM coil 7 This is a coil drive circuit.

第７図は、第６図のスイッチ回路13の具体的回路例を
示すものである。FIG. 7 shows a specific circuit example of the switch circuit 13 of FIG.

図においてC1は直流分をカットする結合コンデンサ
ー、D1,D2はスイッチングダイオード、R1,R2,R3,R4は、
VM信号のクリップレベルを決めるバイアス抵抗、C2,C3
は信号成分のバイパスコンデンサー、Q3,D3,R10,R11,R1
2はVMの動作をオン・オフするためのスイッチを構成す
るトランジスタ，ダイオード，抵抗である。In the figure, C1 is a coupling capacitor that cuts DC components, D1 and D2 are switching diodes, and R1, R2, R3, and R4 are
Bias resistors to determine clip level of VM signal, C2, C3
Is the bypass capacitor for the signal component, Q3, D3, R10, R11, R1
Reference numeral 2 denotes a transistor, a diode, and a resistor that constitute a switch for turning on and off the operation of the VM.

以上のように構成されたVM付きテレビ受像機につい
て、以下その動作について説明する。The operation of the VM-equipped television receiver configured as described above will be described below.

まず、コンポジットビデオ信号はY/C分離回路１によ
って輝度信号Ｙとクロマ信号Ｃに分離され、さらにビデ
オ・クロマ復調回路２により、Ｒ−Y,G−Y,B−Ｙの各色
差信号と輝度信号Ｙが得られる。RGB切換回路３は、制
御回路８の指示信号に基づき、このコンポジット信号よ
り復調した信号と、RGB入力信号及び各種表示に使用す
るオンスクリーン信号の切換えを行い、CRTドライブ回
路４に出力し、画面にその映像が映し出される。First, a composite video signal is separated by a Y / C separation circuit 1 into a luminance signal Y and a chroma signal C, and further by a video / chroma demodulation circuit 2, each of the RY, GY, BY color difference signals and the luminance The signal Y is obtained. The RGB switching circuit 3 switches between a signal demodulated from the composite signal, an RGB input signal and an on-screen signal used for various displays based on an instruction signal from the control circuit 8, and outputs the signal to the CRT drive circuit 4. Is displayed on the screen.

次にVM回路６の動作について、第５図の波形図をも参
照しながら説明する。入力輝度信号が第５図ａのような
波形であったとすると、増幅回路11で増幅された後、微
分回路12で微分されると第５図ｂのような微分パルスが
得られる。これをVMコイルドライブ回路14で増幅しVMコ
イル７を駆動することにより、同じ波形の電流がVMコイ
ル７に流れ、CRTの電子ビームの走査が、速度変調を受
けることとなる。この結果、VMなしで第５図ｃの波形の
輝度信号でCRT5をドライブした時と等価な画像が得ら
れ、鮮鋭度が著しく改善される。Next, the operation of the VM circuit 6 will be described with reference to the waveform diagram of FIG. Assuming that the input luminance signal has a waveform as shown in FIG. 5A, after being amplified by the amplifier circuit 11 and then differentiated by the differentiator circuit 12, a differentiated pulse as shown in FIG. 5B is obtained. By amplifying this by the VM coil drive circuit 14 and driving the VM coil 7, a current having the same waveform flows through the VM coil 7, and the scanning of the electron beam of the CRT is subjected to velocity modulation. As a result, an image equivalent to that when the CRT 5 is driven by the luminance signal having the waveform shown in FIG. 5C without the VM is obtained, and the sharpness is significantly improved.

このとき、大切なことは、CRTをドライブする映像信
号とVM電流の位相が一致している必要があることであ
る。実際には、VM回路６での信号処理において時間遅れ
を生じるが、第６図の構成では、コンポジット信号のY/
C分離回路１の直後よりVM用輝度信号を取り出すことに
より、以降の映像処理回路での遅延時間と一致させるこ
とで解決している。なお、回路の遅延時間の関係によ
り、VM用信号の取り出しを図の点線のように、ビデオ・
クロマ復調回路２の直後から取り出す方が良い場合もあ
る。At this time, it is important that the video signal for driving the CRT and the VM current have the same phase. Actually, a time delay occurs in the signal processing in the VM circuit 6, but in the configuration of FIG. 6, the Y /
The problem is solved by extracting the VM luminance signal immediately after the C separation circuit 1 so as to match the delay time in the subsequent video processing circuit. Due to the delay time of the circuit, the extraction of the VM signal is performed as shown by the dotted line in the figure.
In some cases, it is better to take out immediately after the chroma demodulation circuit 2.

しかしいずれにしても、RGB入力信号やオンスクリー
ン信号に対してはVMをかけることができない。RGB信号
にVMをかけるためには、RGB信号からVM用の輝度信号を
合成することと、RGB信号系における信号遅延が必要に
なり、回路が複雑かつコスト高になるため、実際上信号
の周波数帯域が制限され（NTSC放送で4.2MHz）、大画面
において鮮鋭度がそこなわれているコンポジットビデオ
入力信号についてのみVMをかけているものである。However, in any case, VM cannot be applied to the RGB input signal or the on-screen signal. In order to apply a VM to an RGB signal, it is necessary to synthesize a luminance signal for the VM from the RGB signal and a signal delay in the RGB signal system, which makes the circuit complicated and costly. The VM is applied only to a composite video input signal whose band is limited (4.2 MHz in NTSC broadcasting) and the sharpness of a large screen is degraded.

このため、RGB入力信号のとき、コンポジットビデオ
入力信号のVM補正による影が見えないように、制御回路
８が、VMスイッチ回路13により、VMの動作を止めるよう
にしている。For this reason, in the case of the RGB input signal, the control circuit 8 stops the operation of the VM by the VM switch circuit 13 so that the shadow due to the VM correction of the composite video input signal is not visible.

次にVMスイッチ回路13の動作について、第７図を参照
しながら説明する。Next, the operation of the VM switch circuit 13 will be described with reference to FIG.

まず、VM切換信号がＨレベルのときは、トランジスタ
Q3がオンしており、ダイオードD3が逆バイアスでオフ状
態になっている。この時はＡ点の信号が、一定以下の振
幅であれば、ダイオードD1,D2は常にオフであり、R5は
高抵抗なので、微分信号は減衰なくVMコイルドライブ回
路14に伝わり、VM動作はオンの状態となる。微分信号が
大振幅の場合は、抵抗R1とR2で設定されるレベルにより
上側と、抵抗R3とR4で設定されるレベルより下側部分
は、それぞれダイオードD1,D2でクリップされる。これ
は大振幅の信号のとき、VMがかかりずぎて映像が不自然
になるのを防ぐためである。First, when the VM switching signal is at the H level, the transistor
Q3 is on and diode D3 is off with reverse bias. At this time, if the signal at the point A has a certain amplitude or less, the diodes D1 and D2 are always off and R5 has high resistance, so the differential signal is transmitted to the VM coil drive circuit 14 without attenuation, and the VM operation is on. State. When the differential signal has a large amplitude, the upper side by the level set by the resistors R1 and R2 and the lower side by the level set by the resistors R3 and R4 are clipped by the diodes D1 and D2, respectively. This is to prevent the image from becoming unnatural due to the VM being not applied when the signal has a large amplitude.

次に、VM切換信号がＬレベルのときは、トランジスタ
Q3がオフとなり、バイアス電流が、R10〜D3〜D2〜D1〜R
2と流れるため、ダイオードD1,D2,D3はすべてオン状態
になる。従って微分回路12によって出力された微分信号
は、波形の上側が、C1→D1→C2の径路で、下側がC1→D2
→C3の径路で吸収され、減衰してしまい、VMコイルドラ
イブ回路14に伝わらない。この結果、VM動作はオフ状態
になる。Next, when the VM switching signal is at L level, the transistor
Q3 turns off, and the bias current becomes R10-D3-D2-D1-R
2, the diodes D1, D2, and D3 are all turned on. Therefore, the differentiated signal output by the differentiating circuit 12 has a path of C1 → D1 → C2 on the upper side of the waveform and C1 → D2 on the lower side.
→ It is absorbed and attenuated in the path of C3, and is not transmitted to the VM coil drive circuit 14. As a result, the VM operation is turned off.

発明が解決しようとする課題 しかしながら、上記のスイッチ回路13の構成では、コ
ンデンサーC1,C2,C3に充電する時間のため時間遅れを生
じるのと、VMオン・オフ時にコンデンサーC3に充電する
過渡現象のため、第４図において、ａの入力信号をスイ
ッチングパルスｂでオン・オフするとｃのようになるべ
きところがｄのように波形が変形してしまい、これが画
面上で見えてしまうため、VMの高速スイッチングができ
ない。However, the configuration of the switch circuit 13 described above causes a time delay due to the time for charging the capacitors C1, C2, and C3, and a transient phenomenon that charges the capacitor C3 when the VM is turned on and off. Therefore, in FIG. 4, when the input signal a is turned on / off by the switching pulse b, the waveform which is supposed to be like c is deformed as shown in d, and this is seen on the screen. Switching is not possible.

このためテレビ受像機としては ビデオ信号にRGB信号をスーパーンポーズするときRGB
信号の部分のみVMをオフにすることができない、 ビデオ入力喜に、チャンネル表示等のオンスクリーン
表示をしたとき、オンスクリーン文字の部分だけをVMを
オフにすることができない。For this reason, when a TV receiver superposes an RGB signal on a video signal,
The VM cannot be turned off only for the signal part. When the video input is displayed on the screen, such as the channel display, the VM cannot be turned off for only the on-screen character part.

という問題点をもっていた。 Had a problem.

本発明は、上記問題点に鑑み、高速にVM信号をスイッ
チングできるスイッチ回路を提供するものである。The present invention has been made in view of the above problems, and provides a switch circuit that can switch a VM signal at high speed.

課題を解決するための手段 この目的を達成するために、本発明のスイッチ回路
は、２個のスイッチングダイオードと、このダイオード
の一方のアノードと基準電位、及び他方のダイオードの
カソードと基準電位の間をそれぞれショートする２個の
スイッチ素子と、この２個のスイッチ素子を駆動するト
ランジスタと、２個のダイオードにバイアスを与える抵
抗とにより構成している。Means for Solving the Problems To achieve this object, a switch circuit according to the present invention comprises two switching diodes, one anode of this diode and a reference potential, and the other diode having a cathode and a reference potential. , Two short-circuited switches, a transistor for driving the two switch elements, and a resistor for biasing the two diodes.

作用 この構成によって、VM等のオン・オフ信号はトランジ
スタに加えられ、トランジスタが高速にオン・オフし、
ダイオードのバイアスを変えることにより、高速スイッ
チングが行なわれる。又、オフ時の電位が、過渡現象な
く基準電位に固定されるため、副作用もない。Operation With this configuration, an on / off signal such as VM is applied to the transistor, and the transistor is turned on / off at a high speed.
By changing the bias of the diode, high-speed switching is performed. In addition, since the off-state potential is fixed to the reference potential without a transient phenomenon, there is no side effect.

実施例 以下本発明の一実施例について、図面を参照しながら
説明する。An embodiment of the present invention will be described below with reference to the drawings.

第１図は本発明の一実施例におけるスイッチ回路の構
成を示すものである。第１図において、D1,D2はスイッ
チングダイオード、R1とR2は微分波形の上側のクリップ
レベルを決めるバイアス抵抗、R3とR4は微分波形の下側
のクリップレベルを決めるバイアス抵抗である。Q1及び
Q2は、上記ダイオードD1,D2のバイアスを、スイッチン
グにより変えるトランジスタ、Q3はトランジスタQ1とQ2
を駆動するトランジスタ、R6とR7,R8とR9,R11とR12はそ
れぞれトランジスタQ1,Q2,Q3のドライブ抵抗、C4,C5,C6
はスピードアップコンデンサー、C1は直流分をカットす
る結合コンデンサー、R5はダイオードD1,D2のバイアス
用の抵抗、R10はトランジスタQ3のコレクタ抵抗であ
る。FIG. 1 shows a configuration of a switch circuit according to one embodiment of the present invention. In FIG. 1, D1 and D2 are switching diodes, R1 and R2 are bias resistors that determine the upper clip level of the differential waveform, and R3 and R4 are bias resistors that determine the lower clip level of the differential waveform. Q1 and
Q2 is a transistor that changes the bias of the diodes D1 and D2 by switching, and Q3 is the transistor Q1 and Q2.
Transistors, R6 and R7, R8 and R9, R11 and R12 are the drive resistances of transistors Q1, Q2, Q3, C4, C5, C6, respectively.
Is a speed-up capacitor, C1 is a coupling capacitor that cuts off the DC component, R5 is a resistor for biasing the diodes D1 and D2, and R10 is a collector resistor of the transistor Q3.

以上のように構成されたスイッチ回路について、以下
その動作について説明する。The operation of the switch circuit configured as described above will be described below.

まず、VMのスイッチ信号がローレベルのときは、トラ
ンジスタQ3がオフ、従がってトランジスタQ1,Q2もオフ
状態である。この時は、従来例のVMオン状態と同様であ
り、微分波形の上側は抵抗R1とR2、下側は抵抗R3とR4で
決まる電位により、それ以上大きいレベルの信号がクリ
ップされるが、それ以下の信号には影響を与えない。こ
れにより、大振幅信号でVMが効き過ぎるのを防いでい
る。First, when the VM switch signal is at a low level, the transistor Q3 is off, and accordingly, the transistors Q1 and Q2 are also off. At this time, it is the same as the VM ON state of the conventional example.The upper side of the differential waveform is clipped by the potential determined by the resistors R1 and R2, and the lower side by the potential determined by the resistors R3 and R4. The following signals are not affected. This prevents the VM from being too effective with large amplitude signals.

次にVMスイッチング信号がハイレベルのときは、トラ
ンジスタQ3がオンになり、従がってトランジスタQ1,Q2
もオンになる。この結果、ダイオードD1のカソード及び
ダイオードD2のアノードは共に中点電位となり、ダイオ
ードの順方向電位V_F（約0.6V）以上の波形はすべてクリ
ップされ、VM信号のほとんどは減衰してしまうことにな
る。Next, when the VM switching signal is at a high level, the transistor Q3 is turned on, and accordingly, the transistors Q1, Q2
Also turns on. As a result, the cathode of the diode D1 and the anode of the diode D2 are both at the midpoint potential, and all waveforms higher than the diode's forward potential V _F (about 0.6 V) are clipped, and most of the VM signal is attenuated. Become.

VMスイッチング信号が高速に変化しても、トランジス
タQ1,Q2,Q3がこれに追従してオン・オフし、高速にダイ
オードD1とD2のバイアスを切換えるので、VMのオン・オ
フも高速に追従できることになる。又VMのオン時とオフ
時のDC電位が等しく中点電位（V_cc/2）であるため、VM
のオン・オフ時の偽信号が発生しない。Even if the VM switching signal changes at a high speed, the transistors Q1, Q2, and Q3 turn on and off following this, and switch the bias between the diodes D1 and D2 at high speed, so that the VM can be turned on and off at a high speed. become. In addition, since the DC potential at the time of turning on and off the VM is equal to the midpoint potential (V _cc / 2),
No false signal is generated when the switch is turned on and off.

以下、本発明の第２の実施例について図面を参照しな
がら説明する。Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

第２図は、本発明の第２の実施例におけるスイッチ回
路の構成を示すものである。第２図の構成は、第１図に
さらにトランジスタQ4,ダイオードD3,トランジスタQ4の
エミッタ抵抗R13,コンデンサーC9を加えたもので、これ
らのはたらきは、VMオフ時のダイオードD1,D2のバイア
スを改善するものである。FIG. 2 shows a configuration of a switch circuit according to a second embodiment of the present invention. The configuration of FIG. 2 is obtained by adding a transistor Q4, a diode D3, an emitter resistor R13 of the transistor Q4, and a capacitor C9 to the configuration of FIG. 1. These functions improve the bias of the diodes D1 and D2 when the VM is off. Is what you do.

その動作を説明すると、まずVMオン時は、基準電位が
V_cc/2より、トランジスタQ4のエミッタ電位に変わり、
トランジスタQ4のベース・エミッタの順方向電位をV_BE
とすると中点電位はV_cc／V_BEとなっている。その他は第
１図の回路と同様であり、動作時には差はない。To explain the operation, first, when the VM is on, the reference potential is
From V _cc / 2, it changes to the emitter potential of transistor Q4,
The forward potential of the base and the emitter of the transistor Q4 V _BE
Then, the midpoint potential is _Vcc / _VBE . The rest is the same as the circuit of FIG. 1, and there is no difference in operation.

次にVMオフの時であるが、ダイオードD1のカソードが
中点電位よりさらにダイオードD3の順方向電圧下がった
電位になり、一方ダイオードD2のアノードはV_cc/2であ
るから、中点電位より、トランジスタQ4のV_BE分高い電
位になる。よってダイオードD1とD2の順方向電圧分の電
位差がキャンセルされることになり、第１図の例では、
VMオフ時でも、ダイオードD1,D2の順方向電圧分（シリ
コンダイオードで±0.6V程度）のVM信号の残留が生じて
いたのが、改善される。Next, when the VM is off, the cathode of the diode D1 has a potential lower than the midpoint potential by the forward voltage of the diode D3, while the anode of the diode D2 has _Vcc / 2. Therefore, the potential becomes higher by V _{BE of} the transistor Q4. Therefore, the potential difference corresponding to the forward voltage of the diodes D1 and D2 is canceled, and in the example of FIG.
Even when the VM is off, the residual VM signal corresponding to the forward voltage of the diodes D1 and D2 (about ± 0.6 V in the silicon diode) is improved.

なお本実施例のQ4は、回路インピーダンスを下げるた
めにトランジスタを使用しているが、ダイオードに置き
換えてもよい。Although Q4 in this embodiment uses a transistor to lower the circuit impedance, it may be replaced with a diode.

第３図は本発明の第３の実施例におけるスイッチ回路
の構成を示すものであり、第１図のダイオードD1のアノ
ードとダイオードD2のカソード間にダイオードD4,D5を
直列に接続して挿入し、抵抗R14,R15によりダイオードD
4,D5にバイアス電流を流すようにしている。このダイオ
ードD4とD5の順方向電圧にょり、ダイオードD1,D2の順
方向電圧をキャンセルすることにより、前記第２の実施
例と同様に、VMオフ時のVM信号の残留分を少なくしてい
る。FIG. 3 shows a configuration of a switch circuit according to a third embodiment of the present invention. Diodes D4 and D5 are connected in series between the anode of the diode D1 and the cathode of the diode D2 in FIG. , Diode D by resistors R14 and R15
4, a bias current is passed to D5. By canceling the forward voltages of the diodes D1 and D2 in accordance with the forward voltages of the diodes D4 and D5, the residual amount of the VM signal when the VM is off is reduced as in the second embodiment. .

なお、本発明は、上記のようなVM回路以外にも各種の
スイッチング回路に応用できることはいうまでもない。It is needless to say that the present invention can be applied to various switching circuits other than the VM circuit as described above.

発明の効果 以上のように、本発明は、２個のスイッチングダイオ
ードの一方のアノードと中点電位との間、及び他方のダ
イオードのカソードと中点電位との間に、それぞれスイ
ッチ素子を設け、オフ時にこの２個のダイオードのバイ
アスを一定の基準電位に切換えるように構成することに
より、高速スイッチングを、偽信号の発生なく行うこと
ができる。Effect of the Invention As described above, the present invention provides a switching element between one anode and the midpoint potential of two switching diodes and between the cathode and the midpoint potential of the other diode, respectively. When the bias of these two diodes is switched to a constant reference potential at the time of off, high-speed switching can be performed without generating a false signal.

また、このスイッチ回路を、テレビ受像機のVMのオン
・オフ回路として用いた場合には、スーパーインポーズ
時のRGB部分やオンスクリーン信号の部分だけVMをオフ
にすることが副作用なくでき、テレビ受像機の画質改善
効果には大なるものがある。In addition, when this switch circuit is used as an on / off circuit for a VM of a television receiver, it is possible to turn off the VM only for the RGB portion and the on-screen signal portion at the time of superimposing without causing side effects. There is a great effect in improving the image quality of the receiver.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の第１の実施例におけるスイッチ回路の
回路図、第２図は本発明の第２の実施例におけるスイッ
チ回路の回路図、第３図は本発明の第３の実施例におけ
るスイッチ回路の回路図、第４図はVM信号の高速スイッ
チの例を示す波形図、第５図はVMの効果説明のための波
形図、第６図は従来例のVM付テレビ受像機の構成を示す
ブロック図、第７図は従来例のスイッチ回路を示す回路
図である。 １……Y/C分離回路、２……ビデオ・クロマ復調回路、
３……RGB切換回路、４……CRTドライブ回路、５……CR
T、６……VM回路、７……VMコイル、８……制御回路、Q
1,Q2,Q3,Q4……トランジスタ、D1,D2,D3,D4,D5……ダイ
オード、C1,C2,C3,C4,C5,C6,C9……コンデンサー、R1,R
2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R12,R13,R14,R15……
抵抗。FIG. 1 is a circuit diagram of a switch circuit according to a first embodiment of the present invention, FIG. 2 is a circuit diagram of a switch circuit according to a second embodiment of the present invention, and FIG. 3 is a third embodiment of the present invention. , FIG. 4 is a waveform diagram showing an example of a high-speed switch of the VM signal, FIG. 5 is a waveform diagram for explaining the effect of the VM, and FIG. 6 is a diagram of a conventional TV receiver with a VM. FIG. 7 is a block diagram showing the configuration, and FIG. 7 is a circuit diagram showing a conventional switch circuit. 1 ... Y / C separation circuit, 2 ... Video / chroma demodulation circuit,
3 ... RGB switching circuit, 4 ... CRT drive circuit, 5 ... CR
T, 6 VM circuit, 7 VM coil, 8 control circuit, Q
1, Q2, Q3, Q4 …… Transistor, D1, D2, D3, D4, D5 …… Diode, C1, C2, C3, C4, C5, C6, C9 …… Capacitor, R1, R
2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12, R13, R14, R15 ……
resistance.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】第１のダイオードのアノードと第２のダイ
オードのカソードを接続した２個のダイオードと、第１
のダイオードのカソードと、一定の直流電位をもった低
インピーダンスの基準電位点との間をオン・オフする第
１のスイッチ素子と、第２のダイオードのアノードと前
記基準電位点との間をオン・オフする第２のスイッチ素
子と、前記第1,第２のスイッチ素子を同時にオン・オフ
するスイッチ駆動回路とを設け、このスイッチ駆動回路
に入力した切換信号により前記第１のダイオードのアノ
ードと第２のダイオードのカソードの接続点の信号成分
を減衰させるか否かを切換えるようにしたことを特徴と
するスイッチ回路。A first diode connected to an anode of a first diode and a cathode of a second diode;
A first switch element that turns on and off between the cathode of the diode and a low-impedance reference potential point having a constant DC potential, and turns on between the anode of the second diode and the reference potential point. A second switch element for turning off, and a switch drive circuit for simultaneously turning on and off the first and second switch elements, wherein an anode of the first diode is connected to a switch signal input to the switch drive circuit; A switch circuit for switching whether to attenuate a signal component at a connection point of a cathode of a second diode. 【請求項２】ダイオード又はトランジスタの一端を基準
電位点に接続し、他端よりダイオード又はトランジスタ
の内部電圧降下分だけ低い電位及び高い電位を得るよう
に構成し、第1,及び第２のスイッチ素子の基準電位側を
それぞれに接続したことを特徴とする請求項１記載のス
イッチ回路。2. A first and a second switch, wherein one end of a diode or a transistor is connected to a reference potential point, and a lower potential and a higher potential are obtained from the other end by an internal voltage drop of the diode or the transistor. 2. The switch circuit according to claim 1, wherein the reference potential sides of the elements are connected to each other. 【請求項３】第１のダイオードのアノードと第２のダイ
オードのカソードの間に、ダイオード又はトランジスタ
を１個以上接続し、ダイオード又はトランジスタの内部
電圧降下分だけの電位差を得るようにしたことを特徴と
する請求項１記載のスイッチ回路。3. The method according to claim 1, wherein one or more diodes or transistors are connected between the anode of the first diode and the cathode of the second diode to obtain a potential difference corresponding to the internal voltage drop of the diode or transistor. The switch circuit according to claim 1, wherein: 【請求項４】第1,第２のスイッチ素子がオフの時の第１
のダイオードのカソード及び第２のダイオードのアノー
ドに基準電位より高い電位及び低い一定の電位に設定す
ることにより、信号の非減衰時における一定レベル以上
のピークをクリップするリミッター回路を兼用したこと
を特徴とする請求項1,2または３記載のスイッチ回路。4. The first switch when the first and second switch elements are off.
By setting the potential of the cathode of the diode and the anode of the second diode to a constant potential higher and lower than the reference potential, a limiter circuit that clips a peak above a certain level when the signal is not attenuated is also used. The switch circuit according to claim 1, 2, or 3.