JP2599458B2 - Hollow circuit board - Google Patents
Hollow circuit boardInfo
- Publication number
- JP2599458B2 JP2599458B2 JP1124819A JP12481989A JP2599458B2 JP 2599458 B2 JP2599458 B2 JP 2599458B2 JP 1124819 A JP1124819 A JP 1124819A JP 12481989 A JP12481989 A JP 12481989A JP 2599458 B2 JP2599458 B2 JP 2599458B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- circuit board
- glass
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Glass Compositions (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は各種電子機器に用いられる導電回路基板、特
に高精度の導電回路を有し、大電流や微小電流を流すホ
ーロ回路基板およびその製造方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductive circuit board used for various electronic devices, and more particularly, to a hollow circuit board having a high-precision conductive circuit and flowing a large current or a small current, and a method of manufacturing the same. .
従来の技術 従来、市販されている代表的な回路基板は、フェノー
ル樹脂、ガラス繊維入りエポキシ樹脂などを用いたもの
ある。これらの基板は、熱放散性が悪いのが大きな欠点
となっている。大電流を流すように設計された抵抗体や
電力用トランジスタを組み込んだ集積回路では発熱量が
大きいため、その熱によって、コンデンサなどの熱に弱
い周辺部品や、抵抗体、トランジスタ自身を破損させる
ことがある。また、破損にいたらないまでも、それらの
部品の電気特性を大きく変化させる不都合が生じる。2. Description of the Related Art Conventionally, typical commercially available circuit boards use phenol resin, epoxy resin containing glass fiber, or the like. A major drawback of these substrates is their poor heat dissipation. An integrated circuit that incorporates a resistor or power transistor designed to carry a large current generates a large amount of heat, and the heat may damage peripheral components that are vulnerable to heat, such as a capacitor, the resistor, and the transistor itself. There is. Further, even if the parts are not damaged, there is a disadvantage that the electrical characteristics of those parts are largely changed.
このような樹脂基板の欠点を克服するため、近年、基
板としてアルミナ、ベリリア、窒化アルミなどが注目さ
れているが、価格が高いこと、大きな基板の作製が困難
なこと、機械的なストレスで破壊しやすいことなどによ
り、使用が限定されている。In recent years, attention has been paid to alumina, beryllia, aluminum nitride, etc. as substrates in order to overcome the disadvantages of such resin substrates, but they are expensive, difficult to make large substrates, and destroyed by mechanical stress. Its use is limited due to its ease of use.
これに対して、基材として金属基板を用いたものが脚
光を浴び始めている。金属基材にエポキシ、ポリイミド
などの樹脂を被覆したもの、ホーロ層を被覆したものな
どがある。これらの基板は、熱放散性に優れているほ
か、機械的強度が強く、大きな基板の作製が可能である
などの利点を有している。また、基材として鉄を用いた
場合は静電遮断や磁気遮断効果がある。On the other hand, those using a metal substrate as a base material have begun to be spotlighted. Examples include a metal base material coated with a resin such as epoxy and polyimide, and a hollow material coated with a hollow layer. These substrates have advantages such as excellent heat dissipation, high mechanical strength, and the ability to manufacture large substrates. Further, when iron is used as the base material, there is an effect of blocking static electricity and magnetism.
これらの基板に回路を形成する手段は、樹脂被覆した
基板では、樹脂表面に銅箔を接着させエッチングでパタ
ーンを形成するか、メッキによりパターンを形成してい
る。ホーロ層を被覆した基板では、Ag、Auなどのペース
トを印刷して回路パターンを形成している。As a means for forming a circuit on these substrates, in a resin-coated substrate, a copper foil is adhered to a resin surface and a pattern is formed by etching or a pattern is formed by plating. On the substrate coated with the enamel layer, a circuit pattern is formed by printing a paste such as Ag or Au.
発明が解決しようとする課題 ところで、金属基材を用いてホーロ層を被覆し、その
表面に回路パターンを形成した回路基板においては、現
状では、Au、Ag、Cuなどの粉末と結合材と混合したペー
ストを印刷して焼成することによって回路パターンを形
成しているのがほとんどで、パターンの電気抵抗が大き
く、回路抵抗誤差も大きいことから大電流や微小電流を
通電する回路では、回路の発熱や誤動作などの問題が生
じる。Problems to be Solved by the Invention Meanwhile, in a circuit board in which a hollow layer is coated using a metal base material and a circuit pattern is formed on the surface thereof, at present, powder such as Au, Ag, Cu, etc. is mixed with a binder. In most cases, circuit patterns are formed by printing and baking pastes that have been printed, and because the electrical resistance of the patterns is large and the circuit resistance error is large, circuits that carry large or small currents generate heat. And malfunctions occur.
さらには、金属基材に非晶質ガラス層だけを形成し、
その表面に金属箔で回路パターンを形成したものも提案
されているが、非晶質ガラス層は泡構造を有しているこ
と、また熱膨張係数の関係からガラス組成が一価のアル
カリ成分含むため金属箔と金属基材との絶縁性が得られ
難いという問題があった。Furthermore, only an amorphous glass layer is formed on a metal substrate,
Although those having a circuit pattern formed of metal foil on the surface thereof have also been proposed, the amorphous glass layer has a bubble structure, and the glass composition contains a monovalent alkali component from the relation of the coefficient of thermal expansion. Therefore, there is a problem that it is difficult to obtain insulation between the metal foil and the metal substrate.
このように、ホーロ基板を高密度、高精度の回路用基
板に応用したい要請があるが、回路形成や絶縁性に問題
があるため、実用化されていない。As described above, there is a demand to apply the hollow substrate to a high-density, high-precision circuit substrate, but it has not been put to practical use due to problems in circuit formation and insulation.
本発明は、以上の問題点に鑑み、比較的大電流や微小
電流の通電が可能な高精度の導電回路を有するホーロ回
路基板を提供することを目的とする。In view of the above problems, an object of the present invention is to provide a hollow circuit board having a high-precision conductive circuit capable of conducting a relatively large current or a minute current.
課題を解決するための手段 本発明のホーロ回路基板は、上記目的を達成するた
め、金属基材にガラスセラミック層を被覆形成した絶縁
基板と、前記ガラスセラミック層の表面に形成した非晶
質ガラス層と、その表面に金属箔を熱溶着して形成され
た回路パターンとを備えたことを特徴とするものであ
る。Means for Solving the Problems To achieve the above object, the hollow circuit board of the present invention comprises an insulating substrate formed by coating a glass base layer on a metal base, and an amorphous glass formed on the surface of the glass ceramic layer. And a circuit pattern formed by thermally welding a metal foil to the surface of the layer.
その製造方法は、金属基材にセラミック層を被覆形成
し、さらにその表面に非晶質ガラス層を形成したのち金
属箔を設置し加熱することにより非晶質ガラス層に熱溶
着して回路形成する。また金属箔は熱収縮が小さくかつ
燃焼性に富む有機樹脂膜に支持されているもので、加熱
により有機樹脂膜が完全燃焼し金属箔だけが非晶質ガラ
ス層に熱溶着される。The manufacturing method is to form a circuit by forming a ceramic layer on a metal substrate, forming an amorphous glass layer on the surface of the metal layer, and then installing and heating a metal foil to heat-weld the amorphous glass layer. I do. Further, the metal foil is supported by an organic resin film having a small heat shrinkage and a high flammability. The organic resin film is completely burned by heating, and only the metal foil is thermally welded to the amorphous glass layer.
作用 本発明により、ホーロ基板上に高精度にかつ電気抵抗
の低い回路パターンを形成することができ、大電流や微
小電流を流しても、回路の発熱、誤動作、回路誤差など
を防ぎ、またホーロ基板の特長とする機械的強度や熱放
散性、磁気遮断などに優れたホーロ回路基板を提供する
ものである。According to the present invention, it is possible to form a circuit pattern with high precision and low electric resistance on an enamel substrate, and to prevent heat generation, malfunction, circuit error, etc. of a circuit even when a large current or a small current flows, and An object of the present invention is to provide a hollow circuit board excellent in mechanical strength, heat dissipation, magnetic shielding, and the like, which are features of the board.
実 施 例 第1図は、本発明の一実施例におけるホーロ回路基板
の断面図である。金属基材の表面がガラスセラミック層
2にて被覆され、さらにその表面に非晶質ガラス層3が
形成され、その表面に金属箔4が熱溶着されている。FIG. 1 is a cross-sectional view of a hollow circuit board according to an embodiment of the present invention. The surface of a metal substrate is covered with a glass ceramic layer 2, an amorphous glass layer 3 is further formed on the surface, and a metal foil 4 is thermally welded to the surface.
上記構成により、金属基材1と金属箔4の間の電気絶
縁性はガラスセラミック層2により保たれ、またガラス
セラミック層2に密着した非晶質ガラス層3に金属箔4
が熱溶着されて、電気抵抗の小さい回路パターンが形成
されている。With the above configuration, the electrical insulation between the metal substrate 1 and the metal foil 4 is maintained by the glass ceramic layer 2, and the amorphous glass layer 3 that is in close contact with the glass ceramic layer 2
Are heat-welded to form a circuit pattern having a small electric resistance.
金属基材1としては、アルミニウム板、アルミナイズ
ド鋼板、低炭素鋼板、ホーロ用鋼板、ステンレス鋼板、
ニッケルクロム鋼板などを用いることができるが、好ま
しくはホーロ用鋼板、ステンレス鋼板が良い。Examples of the metal substrate 1 include an aluminum plate, an aluminized steel plate, a low carbon steel plate, a steel plate for an enamel, a stainless steel plate,
A nickel chrome steel plate or the like can be used, but a steel plate for an enamel or a stainless steel plate is preferable.
ガラスセラミック層2は、電気絶縁性、表面性に優れ
ていることが要求される。本発明に用いられるガラスセ
ラミック層は本質的に、SiO2:8〜20wt%、B2O3:10〜30w
t%、MgO:20〜50wt%、BaO:0〜20wt%、CaO:1〜25wt
%、ZrO2:0〜5wt%、P2O5:0〜5wt%、La2O3:0〜5wt%の
組成からなる。The glass ceramic layer 2 is required to have excellent electrical insulation and surface properties. Glass ceramic layers used in the present invention is essentially, SiO 2: 8~20wt%, B 2 O 3: 10~30w
t%, MgO: 20-50 wt%, BaO: 0-20 wt%, CaO: 1-25 wt%
%, ZrO 2: 0~5wt%, P 2 O 5: 0~5wt%, La 2 O 3: consisting of 0-5 wt% of the composition.
通常幅非晶質ガラス層3は本質的に、SiO2:15〜40wt
%、B2O3:10〜25wt%、BaO:10〜30wt%、CaO:2〜20wt
%、ZrO2:1〜3wt%、Al2O3:0〜2wt%、ZnO:0〜5wt%か
らなる。その代表な組成を第2表に示す。これは金属箔
4との熱膨張係数、およびガラスセラミック層2との密
着性を考慮した非晶質ガラス層3である。The normal width amorphous glass layer 3 is essentially composed of SiO 2 : 15 to 40 wt.
%, B 2 O 3: 10~25wt %, BaO: 10~30wt%, CaO: 2~20wt
%, ZrO 2: 1~3wt%, Al 2 O 3: 0~2wt%, ZnO: made of 0-5 wt%. Table 2 shows the typical compositions. This is the amorphous glass layer 3 in consideration of the coefficient of thermal expansion with the metal foil 4 and the adhesion with the glass ceramic layer 2.
金属箔4は、銅、アルミニウム、鉄、ニッケル、クロ
ム、金などの単体金属またはこれらの合金からなる薄帯
が好ましい。単体金属として銅を例示すれば、薄帯とし
て電解銅薄帯はコスト高となるため圧延銅薄帯が好まし
い。薄帯の厚さは、30〜150μmの範囲が好ましい。薄
帯が150μm以上になると薄帯の有する張力や弾性によ
り、ホーロ層に亀裂が生じやすくなる。また30μm以下
の薄帯では作業性が悪くなる。The metal foil 4 is preferably a single metal such as copper, aluminum, iron, nickel, chromium, or gold, or a thin strip made of an alloy thereof. When copper is used as an example of a single metal, a rolled copper ribbon is preferable because an electrolytic copper ribbon is expensive as a ribbon. The thickness of the ribbon is preferably in the range of 30 to 150 μm. When the thickness of the ribbon is 150 μm or more, cracks easily occur in the hollow layer due to the tension and elasticity of the ribbon. On the other hand, when the thickness is 30 μm or less, the workability deteriorates.
次に本実施例におけるホーロ回路基板の製造方法につ
いて述べる。Next, a method of manufacturing the hollow circuit board according to the present embodiment will be described.
まず最初に金属基材1にガラスセラミック層2を被覆
形成する。被覆する方法としては、前記ガラスセラミッ
ク組成のガラス粉末を電気泳動電着法などで被覆し、80
0〜900℃で焼成を行う。次に前記非晶質ガラス組成のガ
ラス粉末をスプレー法やスクリーン印刷法などで被覆
し、750〜850℃で焼成を行って非晶質ガラス層3を形成
し、その表面に予め第2図に示すような回路パターンを
形成した金属箔4を設置し、非晶質ガラス層3を焼成し
た温度よりも低い温度で熱溶着を行うことによってホー
ロ回路基板が得られる。金属箔4のパターン形成は、金
属箔4に熱収縮が小さくかつ燃焼性に富む有機樹脂膜を
被覆した後、金属箔4にフォトリソグラフィ工程にてパ
ターン形成を行なえばよく、また有機樹脂膜は熱溶着時
に加熱により完全燃焼し、金属箔4だけが非晶質ガラス
層3に熱溶着される。First, a glass ceramic layer 2 is formed on a metal substrate 1 by coating. As a coating method, the glass powder of the glass ceramic composition is coated by an electrophoresis
Bake at 0-900 ° C. Next, the amorphous glass layer 3 is formed by coating the glass powder having the above-mentioned amorphous glass composition by a spraying method, a screen printing method, or the like, and baking at 750 to 850 ° C. A metal foil 4 having a circuit pattern as shown in the figure is provided, and heat welding is performed at a temperature lower than the temperature at which the amorphous glass layer 3 is fired, thereby obtaining a hollow circuit board. The pattern formation of the metal foil 4 may be performed by coating the metal foil 4 with an organic resin film having a small heat shrinkage and a high flammability, and then forming a pattern on the metal foil 4 by a photolithography process. At the time of thermal welding, complete combustion occurs by heating, and only the metal foil 4 is thermally welded to the amorphous glass layer 3.
非晶質ガラス層3と金属箔4の形成は転写方式で形成
することもできる。転写用台紙に非晶質ガラス層3を形
成しその後パターン化した金属箔4を置き、その後転写
用台紙を取り除き、予め形成したガラスセラミック層2
の表面に設置し、焼成する。このことにより非晶質ガラ
ス層3の焼成と金属箔4の熱溶着を同時に行うことがで
きる。The amorphous glass layer 3 and the metal foil 4 can be formed by a transfer method. An amorphous glass layer 3 is formed on a transfer board, and then a patterned metal foil 4 is placed thereon. Thereafter, the transfer board is removed and the glass ceramic layer 2 formed in advance
Placed on the surface of and fired. Thus, the firing of the amorphous glass layer 3 and the thermal welding of the metal foil 4 can be performed simultaneously.
本発明による実施品と、市販の銅張ガラスエポキシ基
板およびアルミナ基板を用い、第2図に示した回路パタ
ーンを形成した。アルミナ基板は銅ペーストを用い印刷
焼成により形成した。The circuit pattern shown in FIG. 2 was formed using the product according to the present invention and commercially available copper-clad glass epoxy substrate and alumina substrate. The alumina substrate was formed by printing and baking using a copper paste.
この結果、市販のガラスエポキシ基板およびアルミナ
基板は回路抵抗が一定の範囲に入らずばらつきが大であ
った。これに対して本発明による実施品は回路抵抗が0.
05mΩ/□以下と小さく大電流、微小電流に対して回路
誤差を生じることなく極めて安定したものであった。ま
た、本発明による実施品は電子回路から発生する種々の
電界や磁界の防害に対してもシールド効果を示した。As a result, the circuit resistance of the commercially available glass epoxy substrate and alumina substrate was not within a certain range, and the variation was large. In contrast, the product according to the present invention has a circuit resistance of 0.
It was extremely stable with a small current of less than 05 mΩ / □ and no large circuit current and no circuit error. In addition, the product according to the present invention has a shielding effect against various electric and magnetic fields generated from an electronic circuit.
発明の効果 本発明においては、ガラスセラミック層の上に非晶質
ガラスを形成している。そうすれば、ガラスセラミック
層の上に非晶質ガラス層を形成する場合および非晶質ガ
ラス層の上に回路パターン状の銅箔を形成する場合に加
熱するが、そのときに下地となるガラスセラミック層が
軟化しないので厚さが変化したり気泡が入ることがなく
絶縁性を損なわれない。Effect of the Invention In the present invention, amorphous glass is formed on a glass ceramic layer. Then, heating is performed when an amorphous glass layer is formed on the glass ceramic layer and when a circuit pattern-shaped copper foil is formed on the amorphous glass layer. Since the ceramic layer does not soften, the thickness does not change or bubbles do not enter, and the insulating property is not impaired.
本発明により、微小電流および瞬時の大電流の回路配
線ができ、また極めて誤差の少ない高精度の電子回路が
可能となる。According to the present invention, a circuit wiring for a minute current and an instantaneous large current can be formed, and a highly accurate electronic circuit with very few errors can be realized.
さらには電子回路から発生する種々の電界や磁界の防
害に対してもシールド効果が可能となる新機能を付加し
たホーロ回路基板が実現する。In addition, a hollow circuit board having a new function that enables a shielding effect to be prevented against various electric and magnetic fields generated from an electronic circuit is realized.
第1図は本発明の一実施例におけるホーロ回路基板の断
面図、第2図は同回路基板の回路パターン図である。 1……金属基材、2……ガラスセラミック層、3……非
晶質ガラス層、4……金属箔。FIG. 1 is a sectional view of a hollow circuit board according to an embodiment of the present invention, and FIG. 2 is a circuit pattern diagram of the circuit board. 1 ... metal substrate, 2 ... glass ceramic layer, 3 ... amorphous glass layer, 4 ... metal foil.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 昭彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 ▲吉▼池 信幸 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 服部 章良 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭58−118186(JP,A) 特開 昭63−107093(JP,A) ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Akihiko Yoshida 1006 Kadoma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. Within Sangyo Co., Ltd. (72) Inventor Akira Hattori 1006 Kazuma, Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (56) References JP-A-58-118186 (JP, A) JP-A-63-107093 (JP) , A)
Claims (2)
0wt%、MgO:20〜50wt%、BaO:0〜20wt%、CaO:1〜25wt
%、ZrO2:0〜5wt%、P2O5:0〜5wt%、La2O3:0〜5wt%か
らなる部分結晶化ガラスからなるガラスセラミック層を
被覆形成した絶縁基板と、前記ガラスセラミック層の表
面に形成されたSiO2:15〜40wt%、B2O3:10〜25wt%、Ba
O:10〜30wt%、CaO:2〜20wt%、ZrO2:1〜3wt%、Al2O3:
0〜2wt%、ZnO:0〜5wt%からなる非晶質ガラス層と、そ
の表面に厚さが30〜150μmの金属箔を熱溶着して形成
された回路パターンとを備えたことを特徴とするホーロ
回路基板。(1) SiO 2 : 8 to 20 wt%, B 2 O 3 : 10 to 3
0 wt%, MgO: 20-50 wt%, BaO: 0-20 wt%, CaO: 1-25 wt%
%, ZrO 2 : 0 to 5 wt%, P 2 O 5 : 0 to 5 wt%, La 2 O 3 : 0 to 5 wt%, an insulating substrate coated with a glass-ceramic layer made of partially crystallized glass; SiO 2 formed on the surface of the ceramic layer: 15~40wt%, B 2 O 3 : 10~25wt%, Ba
O: 10~30wt%, CaO: 2~20wt %, ZrO 2: 1~3wt%, Al 2 O 3:
An amorphous glass layer comprising 0 to 2 wt% and ZnO: 0 to 5 wt%, and a circuit pattern formed by thermally welding a metal foil having a thickness of 30 to 150 μm on the surface thereof. Holo circuit board.
μm、前記非晶質ガラス層が20〜80μmで、総合膜厚が
150μm以下であることを特徴とする請求項1記載のホ
ーロ回路基板。2. The glass ceramic layer has a thickness of 40 to 100.
μm, the amorphous glass layer is 20-80 μm, and the total film thickness is
The hollow circuit board according to claim 1, wherein the thickness is 150 μm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1124819A JP2599458B2 (en) | 1989-05-18 | 1989-05-18 | Hollow circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1124819A JP2599458B2 (en) | 1989-05-18 | 1989-05-18 | Hollow circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02303184A JPH02303184A (en) | 1990-12-17 |
JP2599458B2 true JP2599458B2 (en) | 1997-04-09 |
Family
ID=14894896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1124819A Expired - Fee Related JP2599458B2 (en) | 1989-05-18 | 1989-05-18 | Hollow circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2599458B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4939906B2 (en) * | 2005-11-18 | 2012-05-30 | 日本山村硝子株式会社 | Glass composition for sealing |
WO2019191350A1 (en) | 2018-03-28 | 2019-10-03 | Corning Incorporated | Boron phosphate glass-ceramics with low dielectric loss |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58118186A (en) * | 1982-01-05 | 1983-07-14 | 株式会社東芝 | Crystalline porcelain board |
JPH0793500B2 (en) * | 1986-10-23 | 1995-10-09 | 松下電器産業株式会社 | Method of manufacturing conductive circuit |
-
1989
- 1989-05-18 JP JP1124819A patent/JP2599458B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02303184A (en) | 1990-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2599458B2 (en) | Hollow circuit board | |
JPS61194794A (en) | Manufacture of hybrid integrated circuit board | |
US4806725A (en) | Circuit substrate and thermal printing head using the same | |
JP2002140975A (en) | Fuse element and its manufacturing method | |
CN113853058A (en) | Circuit board and preparation method thereof | |
JPS6149829B2 (en) | ||
JPS6260662A (en) | Manufacture of thermal heads | |
JPS617697A (en) | Multilayer circuit board and method of producing same | |
JPS6030196A (en) | Method of producing multilayer circuit board | |
JPH06150802A (en) | Chip type fuse resistor | |
JPS6120395A (en) | Method of producing porcelain circuit board | |
CN216752200U (en) | Circuit board | |
JP2000331590A (en) | Circuit protection element and its manufacture | |
JPH0257714B2 (en) | ||
JPS6034802B2 (en) | Thermal head for thermal recording device | |
KR900006976B1 (en) | Electrically condcutive circuit board and method of producing the same | |
JPS62287695A (en) | Manufacture of metal core copper-cladded enamelled board | |
JPS58100481A (en) | Electric circuit | |
JPS641079B2 (en) | ||
JPS6229192A (en) | Enamelled substrate for electronic circuit | |
JPS6346597B2 (en) | ||
JPS63299192A (en) | Manufacture of superconducting printed substrate | |
JPS62254491A (en) | Enamelled board for printed wiring board and manufacture of the same | |
JPS60229390A (en) | Method of producing porcelain circuit board | |
JPS6135588A (en) | Substrate for printed circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |