JP2597582B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2597582B2 JP2597582B2 JP62133783A JP13378387A JP2597582B2 JP 2597582 B2 JP2597582 B2 JP 2597582B2 JP 62133783 A JP62133783 A JP 62133783A JP 13378387 A JP13378387 A JP 13378387A JP 2597582 B2 JP2597582 B2 JP 2597582B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical ccd
- ccd register
- register
- signal
- signal charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、CCD撮像素子チップに光電変換部として光
導電膜を積層した構造の固体撮像装置に関する。
導電膜を積層した構造の固体撮像装置に関する。
（従来の技術） 従来のCCD撮像素子を信号電荷読み出し部とし、この
上にアモルファス・シリコン（ａ−Si）膜等の光導電膜
を積層して光電変換部とした積層型固体撮像装置は、高
感度であるという特徴を有する。
上にアモルファス・シリコン（ａ−Si）膜等の光導電膜
を積層して光電変換部とした積層型固体撮像装置は、高
感度であるという特徴を有する。
第４図（ａ）（ｂ）はそのような積層型CCD撮像装置
の要部断面構造とその一部を等価回路的に示した構造を
示す。21はｐ型Si基板であり、その表面部に蓄積ダイオ
ードを構成するn+型層22が複数個マトリクス状に形成さ
れている。蓄積ダイオード列に沿って、n+型埋込みチャ
ネル23を持ち、この上にゲート絶縁膜を介して転送ゲー
ト25を形成した垂直CCDレジスタが形成されている。26
はp+型チャネルストッパである。積層ダイオードのn+型
層22とn+型埋込みチャネル23の間の転送チャネル27上に
はゲート絶縁膜を介してフィールド転送ゲート26が形成
されている。このCCD撮像素子チップの表面はCVD絶縁膜
28で覆われ、これにコンタクト孔が開けられてn+型層22
に接触する各画素電極29が形成されている。このCCD撮
像素子チップ上に光導電膜としてａ−Si膜30が形成さ
れ、更にこの上に透明電極31が形成されている。
の要部断面構造とその一部を等価回路的に示した構造を
示す。21はｐ型Si基板であり、その表面部に蓄積ダイオ
ードを構成するn+型層22が複数個マトリクス状に形成さ
れている。蓄積ダイオード列に沿って、n+型埋込みチャ
ネル23を持ち、この上にゲート絶縁膜を介して転送ゲー
ト25を形成した垂直CCDレジスタが形成されている。26
はp+型チャネルストッパである。積層ダイオードのn+型
層22とn+型埋込みチャネル23の間の転送チャネル27上に
はゲート絶縁膜を介してフィールド転送ゲート26が形成
されている。このCCD撮像素子チップの表面はCVD絶縁膜
28で覆われ、これにコンタクト孔が開けられてn+型層22
に接触する各画素電極29が形成されている。このCCD撮
像素子チップ上に光導電膜としてａ−Si膜30が形成さ
れ、更にこの上に透明電極31が形成されている。
この様な積層型CCD撮像装置では、透明電極31に負の
バイアス電極VGを印加して撮像動作が行なわれる。これ
により、ａ−Si膜30内で光電変換により生成された信号
電荷（図の場合電子）は下方向にドリフトして画素電極
29に集められ、積層ダイオードに蓄積される。蓄積ダイ
オードの信号電荷は、１走査フィールドの無効期間にフ
ィールド転送ゲート26に負の転送パルスを印加すること
により、垂直CCDレジスタに読み出される。垂直CCDレジ
スタに読み出された信号電荷は、第４図には示さないが
垂直CCDレジスタの出力端に設けられた水平CCDレジスタ
により、有効期間に１水平列毎に読み出される。
バイアス電極VGを印加して撮像動作が行なわれる。これ
により、ａ−Si膜30内で光電変換により生成された信号
電荷（図の場合電子）は下方向にドリフトして画素電極
29に集められ、積層ダイオードに蓄積される。蓄積ダイ
オードの信号電荷は、１走査フィールドの無効期間にフ
ィールド転送ゲート26に負の転送パルスを印加すること
により、垂直CCDレジスタに読み出される。垂直CCDレジ
スタに読み出された信号電荷は、第４図には示さないが
垂直CCDレジスタの出力端に設けられた水平CCDレジスタ
により、有効期間に１水平列毎に読み出される。
この積層型CCD撮像装置において、透明電極31に印加
する負電圧VGを高いものとすると、ａ−Si膜30内の膜内
電子走行性が高くなり、感度向上が図られる。また膜内
ホット・エレクトロン効果が生じる程度にこの負電圧VG
を十分に高くすると、更に感度増倍が行なわれる。また
この様な高電圧印加により、ａ−Si膜30の膜内トラップ
準位に信号電荷が捕獲される確率が下がり、これにより
光導電性残像が減少する、という効果も得られる。
する負電圧VGを高いものとすると、ａ−Si膜30内の膜内
電子走行性が高くなり、感度向上が図られる。また膜内
ホット・エレクトロン効果が生じる程度にこの負電圧VG
を十分に高くすると、更に感度増倍が行なわれる。また
この様な高電圧印加により、ａ−Si膜30の膜内トラップ
準位に信号電荷が捕獲される確率が下がり、これにより
光導電性残像が減少する、という効果も得られる。
しかしながら、この様に透明電極31に高電圧を印加し
て感度増倍を図る場合、ａ−Si膜30内で過剰信号電荷が
生成されるとこれが垂直CCDレジスタにまで漏れ込み、
再生画像に影響を与える。即ち撮像セル部は等価的に第
４図（ｂ）のように表わすことができるから、透明電極
31に負の高い電圧VGを印加して撮像を行い、強い光スポ
ットなどでａ−Si30内で多数の信号電荷が生成された場
合、蓄積ダイオードのn+型層22の電位を大きく引下げ
る。この結果、フィールド転送ゲート26が零バイアスで
あっても、n+型層22の電子が転送チャネル27の障壁を越
えて垂直CCDレジスタのn+型埋込みチャネル層23に漏れ
込む。有効期間にはこの垂直CCDレジスタには先のフィ
ールドの信号電荷が蓄積されているから、この様な過剰
信号電荷の漏れ込みにより信号電荷の混合が起る。過剰
信号電荷漏れ込みが大きい場合にはこれが垂直CCDレジ
スタ内で広がり、再生画像上で縦方向の輝線とになって
現れる。
て感度増倍を図る場合、ａ−Si膜30内で過剰信号電荷が
生成されるとこれが垂直CCDレジスタにまで漏れ込み、
再生画像に影響を与える。即ち撮像セル部は等価的に第
４図（ｂ）のように表わすことができるから、透明電極
31に負の高い電圧VGを印加して撮像を行い、強い光スポ
ットなどでａ−Si30内で多数の信号電荷が生成された場
合、蓄積ダイオードのn+型層22の電位を大きく引下げ
る。この結果、フィールド転送ゲート26が零バイアスで
あっても、n+型層22の電子が転送チャネル27の障壁を越
えて垂直CCDレジスタのn+型埋込みチャネル層23に漏れ
込む。有効期間にはこの垂直CCDレジスタには先のフィ
ールドの信号電荷が蓄積されているから、この様な過剰
信号電荷の漏れ込みにより信号電荷の混合が起る。過剰
信号電荷漏れ込みが大きい場合にはこれが垂直CCDレジ
スタ内で広がり、再生画像上で縦方向の輝線とになって
現れる。
（発明が解決しようとする問題点） 以上のように積層型CCD撮像装置において、透明電極
に高電圧を印加して撮像を行う場合、光導電膜内で過剰
信号電荷が生成されるとこれが再生画像上で輝線の発生
をもたらすという問題があった。
に高電圧を印加して撮像を行う場合、光導電膜内で過剰
信号電荷が生成されるとこれが再生画像上で輝線の発生
をもたらすという問題があった。
本発明はこの様な問題を解決した積層型のCCD撮像装
置を提供することを目的とする。
置を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明にかかる積層型の撮像装置では、従来よりある
垂直CCDレジスタ（第１の垂直CCDレジスタ）の水平CCD
レジスタ側にその信号電荷を一時記憶するための第２の
垂直CCDレジスタが設けられ、また過剰信号電荷を排出
するためのドレイン領域が設けられる。撮像動作の有効
期間に、光導電膜上の透明電極に生成された信号電荷の
蓄積ダイオードへの輸送を加速する第１極性の電圧が印
加され、無効期間には逆の第２極性の電圧が印加され
る。そして無効期間の初期に、第１の垂直CCDレジスタ
の過剰信号電荷をドレイン領域に掃出す動作が行われ、
次いで蓄積ダイオードの信号電荷が第１の垂直CCDレジ
スタに転送され、引続きその信号電荷は第２の垂直CCD
レジスタに転送される。従って有効期間には、第１の垂
直CCDレジスタに信号電荷がない状態で撮像動作が行な
われ、第２の垂直CCDレジスタの信号電荷が１水平列毎
に水平CCDレジスタで読み出されることになる。
垂直CCDレジスタ（第１の垂直CCDレジスタ）の水平CCD
レジスタ側にその信号電荷を一時記憶するための第２の
垂直CCDレジスタが設けられ、また過剰信号電荷を排出
するためのドレイン領域が設けられる。撮像動作の有効
期間に、光導電膜上の透明電極に生成された信号電荷の
蓄積ダイオードへの輸送を加速する第１極性の電圧が印
加され、無効期間には逆の第２極性の電圧が印加され
る。そして無効期間の初期に、第１の垂直CCDレジスタ
の過剰信号電荷をドレイン領域に掃出す動作が行われ、
次いで蓄積ダイオードの信号電荷が第１の垂直CCDレジ
スタに転送され、引続きその信号電荷は第２の垂直CCD
レジスタに転送される。従って有効期間には、第１の垂
直CCDレジスタに信号電荷がない状態で撮像動作が行な
われ、第２の垂直CCDレジスタの信号電荷が１水平列毎
に水平CCDレジスタで読み出されることになる。
（作用） 本発明によれば、無効期間の初期に第１の垂直CCDレ
ジスタの過剰信号の掃出しが行なわれ、その後蓄積ダイ
オードの信号電荷が第１の垂直CCDレジスタに転送され
る。しかもこの時、光導電膜上の透明電極には、光導電
膜で過剰信号電荷が生成されても蓄積ダイオードへこれ
が輸送されないようにバイアス電圧が印加される。更に
有効期間には、過剰信号電荷が生成されるとこれが第１
の垂直CCDレジスタに漏れ込むが、このとき前のフィー
ルドの信号電荷は既に第２の垂直CCDレジスタに転送さ
れている。従って本発明によれば、光導電膜に高電圧を
印加して感度増倍を図った場合にも、光導電膜で生成さ
れた過剰信号電荷による信号電荷の混合が確実に防止さ
れ、再生画像上での輝線発生が防止される。
ジスタの過剰信号の掃出しが行なわれ、その後蓄積ダイ
オードの信号電荷が第１の垂直CCDレジスタに転送され
る。しかもこの時、光導電膜上の透明電極には、光導電
膜で過剰信号電荷が生成されても蓄積ダイオードへこれ
が輸送されないようにバイアス電圧が印加される。更に
有効期間には、過剰信号電荷が生成されるとこれが第１
の垂直CCDレジスタに漏れ込むが、このとき前のフィー
ルドの信号電荷は既に第２の垂直CCDレジスタに転送さ
れている。従って本発明によれば、光導電膜に高電圧を
印加して感度増倍を図った場合にも、光導電膜で生成さ
れた過剰信号電荷による信号電荷の混合が確実に防止さ
れ、再生画像上での輝線発生が防止される。
（実施例） 以下、本発明の実施例を説明する。
第１図は一実施例のCCD撮像装置を示す概略平面図で
ある。第１図において、11は感光領域であり、積層ダイ
オード12のマトリクス配列とその各列に沿って配置され
た第１の垂直CCDレジスタ12を有する。蓄積ダイオード1
2と第１の垂直CCDレジスタ13の間にはフィールド転送ゲ
ート14がある。この感光領域11には、図には現れないが
光導電膜が積層形成されている。この積層型の感光領域
11の断面構造は先に説明した第４図（ａ）のものと基本
的に同じである。この感光領域11の一方の端部に接して
一時記憶領域15が設けられている。一時記憶領域15は、
第１の垂直CCDレジスタ13のチャネルにつながるチャネ
ルが形成された第２の垂直CCDレジスタ16により構成さ
れている。第２の垂直CCDレジスタ16のクロック端子φ
S1〜φS4には、第１の垂直CCDレジスタ13のクロック端
子φI1〜φI4とは別の駆動電圧が印加されるようになっ
ている。第1,第２の垂直CCDレジスタ13,16間には転送ゲ
ート17が設けられている。感光領域11の他方の端部に
は、第１の垂直CCDレジスタ13の過剰信号電荷を排出す
るための、pn接合を構成するドレイン領域18が設けられ
ている。ドレイン領域18には所定の逆バイアスが印加さ
れる。一時記憶領域15の下には、第２の垂直CCDレジス
タ16の信号電荷を１水平列毎に読み出すための水平CCD
レジスタ19が設けられ、この水平CCDレジスタ19によ
り、出力部20に順次画素信号が読み出されるようになっ
ている。
ある。第１図において、11は感光領域であり、積層ダイ
オード12のマトリクス配列とその各列に沿って配置され
た第１の垂直CCDレジスタ12を有する。蓄積ダイオード1
2と第１の垂直CCDレジスタ13の間にはフィールド転送ゲ
ート14がある。この感光領域11には、図には現れないが
光導電膜が積層形成されている。この積層型の感光領域
11の断面構造は先に説明した第４図（ａ）のものと基本
的に同じである。この感光領域11の一方の端部に接して
一時記憶領域15が設けられている。一時記憶領域15は、
第１の垂直CCDレジスタ13のチャネルにつながるチャネ
ルが形成された第２の垂直CCDレジスタ16により構成さ
れている。第２の垂直CCDレジスタ16のクロック端子φ
S1〜φS4には、第１の垂直CCDレジスタ13のクロック端
子φI1〜φI4とは別の駆動電圧が印加されるようになっ
ている。第1,第２の垂直CCDレジスタ13,16間には転送ゲ
ート17が設けられている。感光領域11の他方の端部に
は、第１の垂直CCDレジスタ13の過剰信号電荷を排出す
るための、pn接合を構成するドレイン領域18が設けられ
ている。ドレイン領域18には所定の逆バイアスが印加さ
れる。一時記憶領域15の下には、第２の垂直CCDレジス
タ16の信号電荷を１水平列毎に読み出すための水平CCD
レジスタ19が設けられ、この水平CCDレジスタ19によ
り、出力部20に順次画素信号が読み出されるようになっ
ている。
このように構成されたCCD撮像装置の動作を次に説明
する。
する。
第２図は、光導電膜の透明電極に与える電圧VG、感光
領域11のクロック端子φI1に印加する駆動電圧、および
フィールド転送ゲート14に印加するクロック電圧φFSの
時間変化を示している。なおこの実施例は、ｎチャネル
である。信号電荷の読み出し動作は垂直無効期間と垂直
有効期間の繰返しにより構成される。光導電膜上の透明
電極に印加する電圧VGは、無効期間には正電圧VGHであ
り、有効期間には負電圧VGHとしている。これに対し、
クロックφI1は、有効期間において“H"レベル電圧（零
に近い負）VIHに保たれる。このような有効期間に、例
えば強い光スポットが当たり光導電膜で過剰信号電荷が
生成されると、その過剰信号電荷は従来例で説明したと
同様にフィールド転送ゲート下を通って感光領域11の第
１の垂直CCDレジスタ13に流れ込む。このとき図では省
略したが、第１の垂直CCDレジスタ13と第２の垂直CCDレ
ジスタ16間の転送ゲート17に“L"レベル電圧を印加して
おくことにより、第１の垂直CCDレジスタ13から第２の
垂直CCDレジスタ16への過剰信号電荷の流入は防止され
る。無効期間に入ると、その初期の第１の期間T1に、第
１の垂直CCDレジスタ13のクロック端子φI1〜φI4に転
送パルスが印加され、第１の垂直CCDレジスタ13の過剰
信号電荷のドレイン領域18への掃出し動作が行なわれ
る。次に第２の期間T2に、クロックφFSによって各蓄積
ダイオード12の信号電荷を第１の垂直CCDレジスタ13に
転送する。続いて第３の期間T3に、この第１の垂直CCD
レジスタ13に転送された信号電荷を、クロック端子φI1
〜φI4とφS1〜φS4に転送クロックを印加して、一時記
憶領域の第２の垂直CCDレジスタ16に転送する。この無
効期間の間、透明電極には正電圧VGHが印加されるか
ら、過剰信号電荷の第１の垂直CCDレジスタ13への流入
はない。こうして一時記憶領域15に転送された信号電荷
は次の有効期間に一水平列毎に水平CCDレジスタ19によ
り出力部20を介して読み出される。そして有効期間に前
述のように過剰信号電荷が生成されてこれが第１の垂直
CCDレジスタ13に流入したとしても、このとき先のフィ
ールドの有効期間に撮像された信号電荷は第２の垂直CC
Dレジスタ16に転送されいるので、信号電荷の混合が生
じることはない。
領域11のクロック端子φI1に印加する駆動電圧、および
フィールド転送ゲート14に印加するクロック電圧φFSの
時間変化を示している。なおこの実施例は、ｎチャネル
である。信号電荷の読み出し動作は垂直無効期間と垂直
有効期間の繰返しにより構成される。光導電膜上の透明
電極に印加する電圧VGは、無効期間には正電圧VGHであ
り、有効期間には負電圧VGHとしている。これに対し、
クロックφI1は、有効期間において“H"レベル電圧（零
に近い負）VIHに保たれる。このような有効期間に、例
えば強い光スポットが当たり光導電膜で過剰信号電荷が
生成されると、その過剰信号電荷は従来例で説明したと
同様にフィールド転送ゲート下を通って感光領域11の第
１の垂直CCDレジスタ13に流れ込む。このとき図では省
略したが、第１の垂直CCDレジスタ13と第２の垂直CCDレ
ジスタ16間の転送ゲート17に“L"レベル電圧を印加して
おくことにより、第１の垂直CCDレジスタ13から第２の
垂直CCDレジスタ16への過剰信号電荷の流入は防止され
る。無効期間に入ると、その初期の第１の期間T1に、第
１の垂直CCDレジスタ13のクロック端子φI1〜φI4に転
送パルスが印加され、第１の垂直CCDレジスタ13の過剰
信号電荷のドレイン領域18への掃出し動作が行なわれ
る。次に第２の期間T2に、クロックφFSによって各蓄積
ダイオード12の信号電荷を第１の垂直CCDレジスタ13に
転送する。続いて第３の期間T3に、この第１の垂直CCD
レジスタ13に転送された信号電荷を、クロック端子φI1
〜φI4とφS1〜φS4に転送クロックを印加して、一時記
憶領域の第２の垂直CCDレジスタ16に転送する。この無
効期間の間、透明電極には正電圧VGHが印加されるか
ら、過剰信号電荷の第１の垂直CCDレジスタ13への流入
はない。こうして一時記憶領域15に転送された信号電荷
は次の有効期間に一水平列毎に水平CCDレジスタ19によ
り出力部20を介して読み出される。そして有効期間に前
述のように過剰信号電荷が生成されてこれが第１の垂直
CCDレジスタ13に流入したとしても、このとき先のフィ
ールドの有効期間に撮像された信号電荷は第２の垂直CC
Dレジスタ16に転送されいるので、信号電荷の混合が生
じることはない。
第３図（ａ）〜（ｄ）は、第２図のタイミング図にお
ける主要な時刻t1〜t3でのセルの信号電荷の移動の様子
をポテンシャル分布により示す。第３図（ａ）のセル構
造図では、第４図と同じ符号を付してある。有効期間の
内の時刻t1では、既に説明したように過剰信号電荷が発
生して蓄積ダイオードのn+型層22の電位が大きく下降す
ると、第３図（ｂ）に示すようにフィールド転送ゲート
26下のチャネルを通って第１の垂直CCDレジスタのn+型
埋め込みチャネル23に流入する。第３図（ｃ）に示す時
刻t2は、第１の垂直CCDレジスタ13の過剰信号電荷をド
レイン領域18に除去した状態である。このとき光導電膜
内で過剰信号電荷が生成されても、透明電極に正電圧V
GHが印加されて過剰信号電荷はこの透明電極側に除去さ
れるため、第１の垂直CCDレジスタ13に流入することは
ない。第３図（ｄ）の時刻t3は、蓄積ダイオードのn+型
層22の信号電荷を、フィールド転送ゲート26に負パルス
電圧を印加することにより、第１の垂直CCDレジスタ13
のn+型層23に読み出している状態である。
ける主要な時刻t1〜t3でのセルの信号電荷の移動の様子
をポテンシャル分布により示す。第３図（ａ）のセル構
造図では、第４図と同じ符号を付してある。有効期間の
内の時刻t1では、既に説明したように過剰信号電荷が発
生して蓄積ダイオードのn+型層22の電位が大きく下降す
ると、第３図（ｂ）に示すようにフィールド転送ゲート
26下のチャネルを通って第１の垂直CCDレジスタのn+型
埋め込みチャネル23に流入する。第３図（ｃ）に示す時
刻t2は、第１の垂直CCDレジスタ13の過剰信号電荷をド
レイン領域18に除去した状態である。このとき光導電膜
内で過剰信号電荷が生成されても、透明電極に正電圧V
GHが印加されて過剰信号電荷はこの透明電極側に除去さ
れるため、第１の垂直CCDレジスタ13に流入することは
ない。第３図（ｄ）の時刻t3は、蓄積ダイオードのn+型
層22の信号電荷を、フィールド転送ゲート26に負パルス
電圧を印加することにより、第１の垂直CCDレジスタ13
のn+型層23に読み出している状態である。
以上のようにこの実施例によれば、積層型CCD撮像装
置の透明電極に高感度且つ低残像のために高電圧が印加
されるが、この結果第１の垂直CCDレジスタに流入する
過剰信号電荷は無効期間の初期にドレイン領域に掃出さ
れる。従って従来問題となっていた、再生画像上での輝
線の発生は確実に防止される。
置の透明電極に高感度且つ低残像のために高電圧が印加
されるが、この結果第１の垂直CCDレジスタに流入する
過剰信号電荷は無効期間の初期にドレイン領域に掃出さ
れる。従って従来問題となっていた、再生画像上での輝
線の発生は確実に防止される。
本発明は上記実施例に限られるものではない。例えば
実施例では光導電膜を単層としたが、複数層の積層光導
電膜であってもよい。また光導電膜とその上の透明電極
または下の画素電極の間に他の物質膜を介在させた構造
であってもよく、要は光導電膜で生成された信号電荷を
下の読み出し部で読み出す形式のものであればよい。第
１の垂直CCDレジスタと第２の垂直CCDレジスタの間に設
ける転送ゲートは、一つのゲート電極の場合に限らず、
複数電極構成であってもよい。また実施例では第１の垂
直CCDレジスタのチャネルと第２の垂直CCDレジスタのチ
ャネメルを1:1に対応させたが、第１の垂直CCDレジスタ
の１チャネルに対して例えば第２の垂直CCDレジスタの
２チャネルが対応するような構成でもよい。
実施例では光導電膜を単層としたが、複数層の積層光導
電膜であってもよい。また光導電膜とその上の透明電極
または下の画素電極の間に他の物質膜を介在させた構造
であってもよく、要は光導電膜で生成された信号電荷を
下の読み出し部で読み出す形式のものであればよい。第
１の垂直CCDレジスタと第２の垂直CCDレジスタの間に設
ける転送ゲートは、一つのゲート電極の場合に限らず、
複数電極構成であってもよい。また実施例では第１の垂
直CCDレジスタのチャネルと第２の垂直CCDレジスタのチ
ャネメルを1:1に対応させたが、第１の垂直CCDレジスタ
の１チャネルに対して例えば第２の垂直CCDレジスタの
２チャネルが対応するような構成でもよい。
その他本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。
して実施することができる。
第１図は本発明の一実施例のCCD撮像装置を示す概略平
面図、第２図はその動作を説明するためのタイミング
図、第３図（ａ）〜（ｄ）はその各タイミングでの信号
電荷の流れの様子を示す図、第４図（ａ）（ｂ）は積層
型CCD撮像装置の要部断面構造を示す図である。 11……感光領域、12……蓄積ダイオード、13……第１の
垂直CCDレジスタ、14……転送ゲート、15……一時記憶
領域、16……第２の垂直CCDレジスタ、17……転送ゲー
ト、18……ドレイン領域、19……水平CCDレジスタ、20
……出力部、21……ｐ型Si基板、22……n+型層（蓄積ダ
イオード）、23……n+型層（埋込みチャネル）、24……
p+型チヤネルストッパ、25……転送ゲート、26……転送
ゲート、27……転送チャネル、28……絶縁膜、29……画
素電極、30……ａ−Si膜（光導電膜）、31……透明電
極。
面図、第２図はその動作を説明するためのタイミング
図、第３図（ａ）〜（ｄ）はその各タイミングでの信号
電荷の流れの様子を示す図、第４図（ａ）（ｂ）は積層
型CCD撮像装置の要部断面構造を示す図である。 11……感光領域、12……蓄積ダイオード、13……第１の
垂直CCDレジスタ、14……転送ゲート、15……一時記憶
領域、16……第２の垂直CCDレジスタ、17……転送ゲー
ト、18……ドレイン領域、19……水平CCDレジスタ、20
……出力部、21……ｐ型Si基板、22……n+型層（蓄積ダ
イオード）、23……n+型層（埋込みチャネル）、24……
p+型チヤネルストッパ、25……転送ゲート、26……転送
ゲート、27……転送チャネル、28……絶縁膜、29……画
素電極、30……ａ−Si膜（光導電膜）、31……透明電
極。
Claims (2)
- 【請求項１】半導体基板に複数の信号電荷蓄積ダイオー
ドとその信号電荷を読み出す信号電荷読み出し部が配列
形成され、表面に前記各ダイオードに接続される画素電
極が形成された固体撮像素子チップと、このチップ上に
積層された光電変換部としての光導電膜と、この光導電
膜上に形成された透明電極とを有する固体撮像装置にお
いて、前記信号電荷読み出し部は、前記蓄積ダイオード
の各列に沿って形成された複数本の第１の垂直CCDレジ
スタと、この第１の垂直CCDレジスタの一方の端部に隣
接して設けられ、第１の垂直CCDレジスタの信号電荷を
一時記憶する第２の垂直CCDレジスタと、この第２の垂
直CCDレジスタの信号電荷を１水平列毎に読み出す水平C
CDレジスタと、前記第１の垂直CCDレジスタの過剰信号
電荷を排出するための前記第１の垂直CCDレジスタの転
送端部に隣接して設けられたドレイン領域とを有し、１
走査フィールドの有効期間に前記透明電極に前記光導電
膜で生成された信号電荷の前記蓄積ダイオードへの移送
を加速する第１極性の電圧を印加し、無効期間には前記
透明電極に前記蓄積ダイオードが逆バイアスとなる第２
極性の電圧を印加すると共に、その初期に前のフィール
ドの有効期間に前記蓄積ダイオードから第１の垂直CCD
レジスタに漏れ込んだ過剰信号電荷を前記ドレイン領域
に掃出す動作を行い、次いで前記蓄積ダイオードの信号
電荷を前記第１の垂直CCDレジスタに読み出し、この読
み出された第１の垂直CCDレジスタの信号電荷を前記第
２の垂直CCDレジスタに移送した後、前記有効期間に前
記第２の垂直CCDレジスタの信号電荷を１水平列毎に前
記水平CCDレジスタにより読み出すようにしたことを特
徴とする固体撮像装置。 - 【請求項２】前記第１の垂直CCDレジスタのチャネルと
第２の垂直CCDレジスタのチャネルは、両チャネル間で
信号電荷の移送を行う時のみ開けられる転送ゲートを介
して接続されている特許請求の範囲第１項記載の固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62133783A JP2597582B2 (ja) | 1987-05-29 | 1987-05-29 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62133783A JP2597582B2 (ja) | 1987-05-29 | 1987-05-29 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299580A JPS63299580A (ja) | 1988-12-07 |
| JP2597582B2 true JP2597582B2 (ja) | 1997-04-09 |
Family
ID=15112892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62133783A Expired - Fee Related JP2597582B2 (ja) | 1987-05-29 | 1987-05-29 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597582B2 (ja) |
-
1987
- 1987-05-29 JP JP62133783A patent/JP2597582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299580A (ja) | 1988-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485315A (en) | Blooming suppression in a CCD imaging device | |
| JP3579194B2 (ja) | 固体撮像装置の駆動方法 | |
| GB2065974A (en) | Integrated CCD Image Sensor of the Interline Transfer Type | |
| JPS5846068B2 (ja) | 電荷結合型装置 | |
| JPS6141468B2 (ja) | ||
| JP2597582B2 (ja) | 固体撮像装置 | |
| US5343061A (en) | Solid-state imaging device suppressing dark-current noise | |
| JPS6058779A (ja) | 固体撮像装置 | |
| JPH0150156B2 (ja) | ||
| JPS61294977A (ja) | 固体撮像装置の駆動方法 | |
| US4812668A (en) | Multiplexer elements for photovoltaic detectors | |
| JP3689619B2 (ja) | 放射線撮像装置 | |
| JPS62156859A (ja) | 固体撮像装置 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JPH0658951B2 (ja) | 積層型固体撮像装置 | |
| JPS5827711B2 (ja) | コタイサツゾウソウチ | |
| JPH0865449A (ja) | 電荷移動非効率を改善したｃｃｄ画像センサー及びそのｃｃｄ画像センサでの電荷キャリア読み出し方法 | |
| JPH07114276B2 (ja) | 固体撮像装置 | |
| JPS63185058A (ja) | 固体撮像素子 | |
| JP2975648B2 (ja) | 電荷結合装置 | |
| JPH0831585B2 (ja) | 固体撮像装置 | |
| JPH06339084A (ja) | 固体撮像素子 | |
| JPH06268924A (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0778957A (ja) | 固体撮像装置 | |
| JPH06291294A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |