JP2589855B2 - ＩｎＡｓホール素子用薄膜 - Google Patents
ＩｎＡｓホール素子用薄膜Info
- Publication number
- JP2589855B2 JP2589855B2 JP2157743A JP15774390A JP2589855B2 JP 2589855 B2 JP2589855 B2 JP 2589855B2 JP 2157743 A JP2157743 A JP 2157743A JP 15774390 A JP15774390 A JP 15774390A JP 2589855 B2 JP2589855 B2 JP 2589855B2
- Authority
- JP
- Japan
- Prior art keywords
- inas
- thin film
- hall element
- electron mobility
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、抵抗値の温度変化の極めて小さい新規な二
層構造をもつInAsホール素子用薄膜からなるInAsホール
素子用素材に関する。
層構造をもつInAsホール素子用薄膜からなるInAsホール
素子用素材に関する。
従来、InAsホール素子を作る方法としては、単結晶の
InAsをつくりこれをスライスし、ついで研磨により薄く
した材料を用いる方法、マイカ基板上に蒸着したInAs多
結晶薄膜をはがしてフェライト等の基板上に接着したも
のを用いる方法、GaAs基板上に成長させたInAs薄膜を用
いる方法等がある。
InAsをつくりこれをスライスし、ついで研磨により薄く
した材料を用いる方法、マイカ基板上に蒸着したInAs多
結晶薄膜をはがしてフェライト等の基板上に接着したも
のを用いる方法、GaAs基板上に成長させたInAs薄膜を用
いる方法等がある。
しかし、上に述べた第一の方法では工業的に一定の厚
さでInAs薄膜を製作することや、それを１μｍまたはそ
れ以下の厚さにすることが非常に難しく量産的でない。
第二の方法では、InAs薄膜の厚さは一定にそろえられる
が、薄膜と基板の間に接着剤として有機物の絶縁層が形
成されるため、100℃をこえる高温で動作させるInAsホ
ール素子を製作する材料としては好ましいものとはいい
がたい。第三の方法は、InAs薄膜と基板との界面には有
機層のようなものはなく高温までの使用に耐えうる。し
かし、InAsと基板とは異種材料であるため、基板との界
面付近のInAs単結晶は基板との格子不整合のために多く
の格子欠陥を有し、かつ結晶格子も乱れていることは知
られていた。このため、このInAs薄膜をホール素子とし
て利用すると抵抗値の温度変化が大きく、すなわち60℃
付近から抵抗値が温度の上昇とともに低下してゆく特性
をもっている。このため、この材料を用いたホール素子
は、100℃をこえて一定電圧の入力で使用すると、上述
の抵抗値の低下により発熱量が増大し素子温度が上昇し
更に抵抗値を下げるという自己暴走的なモードが有り、
ホール素子駆動上の大きな欠点をもっている。したがっ
て、この薄膜をホール素子として利用するには、100℃
以上で負である抵抗値の温度係数をほとんど零もしくは
正にする改善が必要である。
さでInAs薄膜を製作することや、それを１μｍまたはそ
れ以下の厚さにすることが非常に難しく量産的でない。
第二の方法では、InAs薄膜の厚さは一定にそろえられる
が、薄膜と基板の間に接着剤として有機物の絶縁層が形
成されるため、100℃をこえる高温で動作させるInAsホ
ール素子を製作する材料としては好ましいものとはいい
がたい。第三の方法は、InAs薄膜と基板との界面には有
機層のようなものはなく高温までの使用に耐えうる。し
かし、InAsと基板とは異種材料であるため、基板との界
面付近のInAs単結晶は基板との格子不整合のために多く
の格子欠陥を有し、かつ結晶格子も乱れていることは知
られていた。このため、このInAs薄膜をホール素子とし
て利用すると抵抗値の温度変化が大きく、すなわち60℃
付近から抵抗値が温度の上昇とともに低下してゆく特性
をもっている。このため、この材料を用いたホール素子
は、100℃をこえて一定電圧の入力で使用すると、上述
の抵抗値の低下により発熱量が増大し素子温度が上昇し
更に抵抗値を下げるという自己暴走的なモードが有り、
ホール素子駆動上の大きな欠点をもっている。したがっ
て、この薄膜をホール素子として利用するには、100℃
以上で負である抵抗値の温度係数をほとんど零もしくは
正にする改善が必要である。
GaAs上に成長させたInAs薄膜の抵抗値の温度変化をキ
ャリアー濃度を増やして少なくすることが可能である
が、実用素子としてキャリアー濃度ｎには上限があり、
キャリアー濃度を大きくすることによってだけでは、室
温から100℃付近までしか抵抗値の温度変化を少なくす
ることは期待できない。なぜならホール素子の駆動条件
から決まるInAs薄膜のシート抵抗値に下限があるためで
ある。しかも電子濃度の温度変化の他に電子移動度の温
度変化が100℃以上ではかなり大きく、抵抗値の温度変
化を後者が支配するようになる。このため、従来の技術
では厚さ1.4μｍ以下のInAs薄膜の抵抗値の温度変化を1
00℃以上においても小さくする技術は見出いだされてい
なかった。すなわち、実用的なホール素子を製作するの
に好都合の厚さ1.4μｍ以下のInAs薄膜において、100℃
以上での抵抗値の温度変化を小さくすることや温度の上
昇にともなう抵抗値の低下をなくすことは、従来未踏の
技術であった。その理由の一つは、このように薄いInAs
薄膜を単純に基板上に形成した場合は、電子移動度の温
度変化はバルクの状態とは異なっており、その温度変化
の様子も十分理解されていないことによる。
ャリアー濃度を増やして少なくすることが可能である
が、実用素子としてキャリアー濃度ｎには上限があり、
キャリアー濃度を大きくすることによってだけでは、室
温から100℃付近までしか抵抗値の温度変化を少なくす
ることは期待できない。なぜならホール素子の駆動条件
から決まるInAs薄膜のシート抵抗値に下限があるためで
ある。しかも電子濃度の温度変化の他に電子移動度の温
度変化が100℃以上ではかなり大きく、抵抗値の温度変
化を後者が支配するようになる。このため、従来の技術
では厚さ1.4μｍ以下のInAs薄膜の抵抗値の温度変化を1
00℃以上においても小さくする技術は見出いだされてい
なかった。すなわち、実用的なホール素子を製作するの
に好都合の厚さ1.4μｍ以下のInAs薄膜において、100℃
以上での抵抗値の温度変化を小さくすることや温度の上
昇にともなう抵抗値の低下をなくすことは、従来未踏の
技術であった。その理由の一つは、このように薄いInAs
薄膜を単純に基板上に形成した場合は、電子移動度の温
度変化はバルクの状態とは異なっており、その温度変化
の様子も十分理解されていないことによる。
また実用ホール素子の製作において、利用上の利便さ
やコストの要求から微少な（0.4mm角以下の）ホール素
子チップを作る必要があるが、この場合入力電流を流し
たときの消費電力による発熱が微少な部位に集中する。
このため、抵抗値の温度変化をできるだけおさえ、理想
的には温度上昇とともに抵抗値が下がらなくする必要が
あるが、現在まで実現されていない。
やコストの要求から微少な（0.4mm角以下の）ホール素
子チップを作る必要があるが、この場合入力電流を流し
たときの消費電力による発熱が微少な部位に集中する。
このため、抵抗値の温度変化をできるだけおさえ、理想
的には温度上昇とともに抵抗値が下がらなくする必要が
あるが、現在まで実現されていない。
本発明の目的は以上に説明した問題点を解消し、100
℃以上で150℃付近の温度まで使用できるInAsホール素
子用素材を提供することにある。特にこの素材は、抵抗
値が温度とともに低下しない特性をもつホール素子を提
供し、厚さ1.4μｍ以下で、かつ電子移動度が二層構造
を有するInAs薄膜からなるInAsホール素子用素材であ
る。
℃以上で150℃付近の温度まで使用できるInAsホール素
子用素材を提供することにある。特にこの素材は、抵抗
値が温度とともに低下しない特性をもつホール素子を提
供し、厚さ1.4μｍ以下で、かつ電子移動度が二層構造
を有するInAs薄膜からなるInAsホール素子用素材であ
る。
このような問題点を解決するために本発明者は、基板
上にエピタキシャル成長させたInAs薄膜に対して、電子
輸送現象の解析と不純物原子のドーピングによる特性改
善を試みた。すなわち、基板とInAs層との界面の格子不
整合によって界面に近い部分のInAsの格子が乱れるが、
この部分の電気伝導に関する寄与が少なくなるような薄
膜構造を検討した。
上にエピタキシャル成長させたInAs薄膜に対して、電子
輸送現象の解析と不純物原子のドーピングによる特性改
善を試みた。すなわち、基板とInAs層との界面の格子不
整合によって界面に近い部分のInAsの格子が乱れるが、
この部分の電気伝導に関する寄与が少なくなるような薄
膜構造を検討した。
実際には本発明者はGaAs上に成長させた厚さ1.4μｍ
以下のInAs薄膜に、InAsのドナー不純物として使用する
Siのドープを試みた。その結果、まずSiのドープ量の増
大とともにInAs薄膜中の電子濃度が大きくなったがさら
に、電子移動度の値 が同一の結晶成長条件にも関わらず電子濃度とともに大
きくなるという現象（第１表）と電子移動度の温度変化
が大きくかわるという現象を見いだした。
以下のInAs薄膜に、InAsのドナー不純物として使用する
Siのドープを試みた。その結果、まずSiのドープ量の増
大とともにInAs薄膜中の電子濃度が大きくなったがさら
に、電子移動度の値 が同一の結晶成長条件にも関わらず電子濃度とともに大
きくなるという現象（第１表）と電子移動度の温度変化
が大きくかわるという現象を見いだした。
次に、InAs薄膜中で電子の動きやすい部分と動きにく
い部分の存在の可能性について調べた。第２表には、In
As中のSiがドープされた位置と電子移動度の関係を示
す。第２表によれば、表面近くにSiをドープしたInAs薄
膜（No.4）は高い電子移動度を示しており、Siのドーピ
ングによりInAs薄膜の電子移動度が大きく向上している
ことがわかる。一方、Siを基板との界面付近にドープし
た場合（No.2）は、電子移動度の向上はみられていな
い。さらに、全体に均一にSiをドープした場合（No.3）
は電子移動度の大きな向上がみられる。このことから、
InAs薄膜では、厚さ方向で電子移動度の値が大きく変化
することが明らかである。すなわち、電流の流れやすい
層と流れにくい層があることが明かとなった。つまり、
このInAs薄膜は基板との界面近くにSiをドーピングして
も低い電子移動度 を示すが、基板との界面からある程度以上離れた部分に
Siをドープすると大きな電子移動度を示すことから、Si
のドーピングによりInAs薄膜が、低い電子移動度をもつ
部分（Ａ層と呼ぶ。）と高い電子移動度をもつ部分（Ｂ
層と呼ぶ。）の二層の構造をもつことは明らかである。
い部分の存在の可能性について調べた。第２表には、In
As中のSiがドープされた位置と電子移動度の関係を示
す。第２表によれば、表面近くにSiをドープしたInAs薄
膜（No.4）は高い電子移動度を示しており、Siのドーピ
ングによりInAs薄膜の電子移動度が大きく向上している
ことがわかる。一方、Siを基板との界面付近にドープし
た場合（No.2）は、電子移動度の向上はみられていな
い。さらに、全体に均一にSiをドープした場合（No.3）
は電子移動度の大きな向上がみられる。このことから、
InAs薄膜では、厚さ方向で電子移動度の値が大きく変化
することが明らかである。すなわち、電流の流れやすい
層と流れにくい層があることが明かとなった。つまり、
このInAs薄膜は基板との界面近くにSiをドーピングして
も低い電子移動度 を示すが、基板との界面からある程度以上離れた部分に
Siをドープすると大きな電子移動度を示すことから、Si
のドーピングによりInAs薄膜が、低い電子移動度をもつ
部分（Ａ層と呼ぶ。）と高い電子移動度をもつ部分（Ｂ
層と呼ぶ。）の二層の構造をもつことは明らかである。
第３表にはSiをドープしたInAs薄膜の膜厚と電子移動
度の関係を示す。第３表よりSiをドープしたInAs薄膜の
膜厚が厚くなるにしたがい電子移動度が大きくなること
がわかるが、その値は0.1μｍ と0.2μｍの間で急激にかわっており、変化高はこのと
き最大である。さらにこの事実を確かめるためにGaAs基
板上に成長させた0.6μｍ厚さのSiが一様にドープされ
たInAs薄膜を順次エッチングしながら測定した電子移動
度を第４表に示す。この表から0.1μｍ以下の部分は電
子移動度が非常に小さく、低い電子移動度の層であるＡ
層が存在することが実証された。
度の関係を示す。第３表よりSiをドープしたInAs薄膜の
膜厚が厚くなるにしたがい電子移動度が大きくなること
がわかるが、その値は0.1μｍ と0.2μｍの間で急激にかわっており、変化高はこのと
き最大である。さらにこの事実を確かめるためにGaAs基
板上に成長させた0.6μｍ厚さのSiが一様にドープされ
たInAs薄膜を順次エッチングしながら測定した電子移動
度を第４表に示す。この表から0.1μｍ以下の部分は電
子移動度が非常に小さく、低い電子移動度の層であるＡ
層が存在することが実証された。
この事実を前提に、第５表にはSiをドープしたInAs薄
膜の膜厚と電子移動度の関係及び基板の界面に近い低い
電子移動度部の電子移動度が膜厚に関係なく3,000cm2/V
sとしたときのＢ層の電子移動度を示す。第５表より基
板の界面近くは電子移度が小さく、界面よりはなれた部
分（表面も含む。）は電子移動度が極めて大きい構造と
なっている。すなわち、界面より0.1μｍまでは電子移
動度の 低い層（Ａ層）があり、0.1μｍを境界として表面まで
は電子移動度の極めて大きい層（Ｂ層）がある二層の電
子移動度部が形成されている。
膜の膜厚と電子移動度の関係及び基板の界面に近い低い
電子移動度部の電子移動度が膜厚に関係なく3,000cm2/V
sとしたときのＢ層の電子移動度を示す。第５表より基
板の界面近くは電子移度が小さく、界面よりはなれた部
分（表面も含む。）は電子移動度が極めて大きい構造と
なっている。すなわち、界面より0.1μｍまでは電子移
動度の 低い層（Ａ層）があり、0.1μｍを境界として表面まで
は電子移動度の極めて大きい層（Ｂ層）がある二層の電
子移動度部が形成されている。
本発明者はこのように二層の電子移動度部をもつ構造
のInAs薄膜とその作製に関する技術を完成した。すなわ
ち、ドナー不純物のドーピングにより、高い電子移動度
をもち、かつ電子移動度の大きいＢ層部と低い電子移動
部のＡ層をもつInAs薄膜を作製する技術を完成した。
のInAs薄膜とその作製に関する技術を完成した。すなわ
ち、ドナー不純物のドーピングにより、高い電子移動度
をもち、かつ電子移動度の大きいＢ層部と低い電子移動
部のＡ層をもつInAs薄膜を作製する技術を完成した。
更に、本発明者はこのような高い電子移動度部に大量
のドナー不純物をドープした層を有するInAs薄膜の抵抗
値の温度特性の測定を行ない、100℃以上でノンドープ
のInAs薄膜に比べて温度変化が大幅に小さくなる事実を
見いだした。
のドナー不純物をドープした層を有するInAs薄膜の抵抗
値の温度特性の測定を行ない、100℃以上でノンドープ
のInAs薄膜に比べて温度変化が大幅に小さくなる事実を
見いだした。
本発明者が作製した二層構造のInAs薄膜のＢ層部はホ
ール効果に寄与する割合が大きく、ドナー不純物のドー
ピングにより電子移動度が向上しており、かつこの部分
を走る電子数も従来のInAs薄膜に比べて増大しており、
薄膜の電気伝導はこの部分が主となる。この結果、InAs
薄膜の特性を大幅に改善することとなった。すなわち、
このInAs薄膜では、電子移動度の温度変化が低温から15
0℃まで極めて小さくなった。したがってドナー不純物
をドープすることにより電子移動度を大きくし、InAs薄
膜の電子濃度の温度変化に依存する抵抗率の温度係数β
ρを室温付近で小さくするとともに、100℃〜150℃にお
ける移動度の温度変化も大幅に小さくなり、この温度に
おける抵抗率の温度係数βρも大幅に小さくなった。第
３図には本発明のInAs薄膜の電子移動度の温度変化をグ
ラフにより示し、従来例と比較した。また、第４図に
は、本発明のInAs薄膜の抵抗率の温度特性をグラフによ
り示し、従来例と比較した。従来技術のInAs薄膜に比
べ、高温部において電子移動度、抵抗率とも大幅に温度
変化が小さくなっている。しかも150℃という高温まで
抵抗率がほぼ一定であるという従来にない特性を示して
いる。この結果、本発明のInAs薄膜は、低温部から高温
部まで抵抗率の温度係数が大幅に小さくなり、すなわち
厚さ1.4μｍ以下のInAs薄膜の抵抗値（正しくは抵抗
率）の温度係数をほとんど零もしくは非負の値にならし
めることを達成した。
ール効果に寄与する割合が大きく、ドナー不純物のドー
ピングにより電子移動度が向上しており、かつこの部分
を走る電子数も従来のInAs薄膜に比べて増大しており、
薄膜の電気伝導はこの部分が主となる。この結果、InAs
薄膜の特性を大幅に改善することとなった。すなわち、
このInAs薄膜では、電子移動度の温度変化が低温から15
0℃まで極めて小さくなった。したがってドナー不純物
をドープすることにより電子移動度を大きくし、InAs薄
膜の電子濃度の温度変化に依存する抵抗率の温度係数β
ρを室温付近で小さくするとともに、100℃〜150℃にお
ける移動度の温度変化も大幅に小さくなり、この温度に
おける抵抗率の温度係数βρも大幅に小さくなった。第
３図には本発明のInAs薄膜の電子移動度の温度変化をグ
ラフにより示し、従来例と比較した。また、第４図に
は、本発明のInAs薄膜の抵抗率の温度特性をグラフによ
り示し、従来例と比較した。従来技術のInAs薄膜に比
べ、高温部において電子移動度、抵抗率とも大幅に温度
変化が小さくなっている。しかも150℃という高温まで
抵抗率がほぼ一定であるという従来にない特性を示して
いる。この結果、本発明のInAs薄膜は、低温部から高温
部まで抵抗率の温度係数が大幅に小さくなり、すなわち
厚さ1.4μｍ以下のInAs薄膜の抵抗値（正しくは抵抗
率）の温度係数をほとんど零もしくは非負の値にならし
めることを達成した。
これらのことにより、GaAs半絶縁性基板上に成長させ
た厚さ1.4μｍ以下で、二層構造の電子移動度部を有す
るInAsエピタキシャル薄膜を用いて、温度領域−40℃か
ら＋150℃まで抵抗値の温度による低下がほとんどないI
nAsホール素子用素材を作製する技術を実現した。
た厚さ1.4μｍ以下で、二層構造の電子移動度部を有す
るInAsエピタキシャル薄膜を用いて、温度領域−40℃か
ら＋150℃まで抵抗値の温度による低下がほとんどないI
nAsホール素子用素材を作製する技術を実現した。
この結果、本発明のInAsホール素子用薄膜は、従来の
ように60℃を越えると抵抗値が温度の上昇とともに低下
するという現象がなくなり、この薄膜をホール素子に利
用したときにはInAsホール素子の定電圧駆動上での大き
な問題が解決する。さらに、微小素子を作っても温度の
上昇にともなって抵抗値が下がらないため電流が増大せ
ず、消費する電力が増大しないため余分な発熱もなく、
安定に高温まで動作することが明かとなった。このた
め、汎用性の高い高感度InAsホール素子の信頼性が大き
くアップするとともに駆動電圧も大きくでき、大きな出
力を得ることも可能となった。その結果InAsホール素子
の実用上の特性を大幅に向上することができた。
ように60℃を越えると抵抗値が温度の上昇とともに低下
するという現象がなくなり、この薄膜をホール素子に利
用したときにはInAsホール素子の定電圧駆動上での大き
な問題が解決する。さらに、微小素子を作っても温度の
上昇にともなって抵抗値が下がらないため電流が増大せ
ず、消費する電力が増大しないため余分な発熱もなく、
安定に高温まで動作することが明かとなった。このた
め、汎用性の高い高感度InAsホール素子の信頼性が大き
くアップするとともに駆動電圧も大きくでき、大きな出
力を得ることも可能となった。その結果InAsホール素子
の実用上の特性を大幅に向上することができた。
第１図は、本発明のInAsホール素子用素材の断面図の
例を示す。この素材は、基板の界面近くの低い電子移動
度部と界面よりはなれた高い電子移動度部の二層構造の
薄膜を有している。１は基板を示し、２はInAs薄膜で二
層の構造をしており、21は低い電子移動度のＡ層、22は
高い電子移動度のＢ層を示す。また３はドープされたド
ナー不純物を示している。第２図には本発明の基板上に
成長させた二層の電子移動度を有するInAs薄膜を感磁部
としたホール素子の構造を示した。（ａ）は上面図で
（ｂ）は断面図である。４はホール素子の電極を示し、
５はホール素子の感磁部を示している。
例を示す。この素材は、基板の界面近くの低い電子移動
度部と界面よりはなれた高い電子移動度部の二層構造の
薄膜を有している。１は基板を示し、２はInAs薄膜で二
層の構造をしており、21は低い電子移動度のＡ層、22は
高い電子移動度のＢ層を示す。また３はドープされたド
ナー不純物を示している。第２図には本発明の基板上に
成長させた二層の電子移動度を有するInAs薄膜を感磁部
としたホール素子の構造を示した。（ａ）は上面図で
（ｂ）は断面図である。４はホール素子の電極を示し、
５はホール素子の感磁部を示している。
このような本発明に用いられる基板は一般に、InAs薄
膜を成長できる基板であればGaAs、InP、サファイア、
表面に絶縁層を形成したSi基板等いずれでもよい。
膜を成長できる基板であればGaAs、InP、サファイア、
表面に絶縁層を形成したSi基板等いずれでもよい。
また、本発明で重要な役割を果たす不純物原子として
は一般にInAsドナー不純物として作用するものがよく、
Si,S,Ge等がある。そのドーピング量は少なくともキャ
リア濃度として４×1016個/cm3以上が必要であるが、不
純物原子のドーピング量の限界からキャリア濃度の上限
は８×1017個/cm3である。ホール素子としては好ましく
用いられる1.4μｍ以下の薄膜ではドーパントしてSi,S,
Geが特に好ましい原子である。
は一般にInAsドナー不純物として作用するものがよく、
Si,S,Ge等がある。そのドーピング量は少なくともキャ
リア濃度として４×1016個/cm3以上が必要であるが、不
純物原子のドーピング量の限界からキャリア濃度の上限
は８×1017個/cm3である。ホール素子としては好ましく
用いられる1.4μｍ以下の薄膜ではドーパントしてSi,S,
Geが特に好ましい原子である。
本発明のInAs薄膜のシート抵抗は、ホール素子を実使
用範囲から下限は50Ωである。また、InAsホール素子の
抵抗値は1kΩ以下がよく用いられるためInAs薄膜のシー
ト抵抗値としては400Ω以下が好ましい。
用範囲から下限は50Ωである。また、InAsホール素子の
抵抗値は1kΩ以下がよく用いられるためInAs薄膜のシー
ト抵抗値としては400Ω以下が好ましい。
InAs薄膜の抵抗率をρ、電子の電荷をｅ、電子濃度を
ｎ、電子のホール移動度をμＨとすると1/ρ＝lelnμＨ
の式より抵抗率ρの温度係数βρは βρ＝（1/ρ）（ｄρ/dT） ＝−（1/n）（dn/dT）＋（−1/μＨ）（ｄμH/dT） と表現できる。電子濃度ｎを十分大きくなるようにする
と、（dn/dT）の大きくないので、第１項の寄与は極め
て少なくなる。つまりｎが十分大きければこの項は抵抗
率の温度変化に寄与しなくなる。このような状況は高温
でｎが大きくなった場合またはドナー不純物のドーピン
グ等により電子濃度ｎを大きくした場合に実現される。
このときは、 βρ＝（1/ρ）（ｄρ/dT） ≒−（1/μＨ）（ｄμH/dT） という関係が成立し、βρ≒−βμＨが成り立つ。すな
わち、βρの温度変化はβμＨによって支配される。し
たがって、抵抗率の温度変化を小さくするには電子移動
度の温度変化を小さくすること、また、高温部でβρ≧
０とするにはβμＨ≦０とすることが必要であり、それ
を実現するのが二層構造の電子移動部を有するInAs薄膜
である。したがって、本発明のInAs薄膜を用いたInAsホ
ール素子は抵抗値の温度変化がなく、高温で抵抗値が低
下することがない。
ｎ、電子のホール移動度をμＨとすると1/ρ＝lelnμＨ
の式より抵抗率ρの温度係数βρは βρ＝（1/ρ）（ｄρ/dT） ＝−（1/n）（dn/dT）＋（−1/μＨ）（ｄμH/dT） と表現できる。電子濃度ｎを十分大きくなるようにする
と、（dn/dT）の大きくないので、第１項の寄与は極め
て少なくなる。つまりｎが十分大きければこの項は抵抗
率の温度変化に寄与しなくなる。このような状況は高温
でｎが大きくなった場合またはドナー不純物のドーピン
グ等により電子濃度ｎを大きくした場合に実現される。
このときは、 βρ＝（1/ρ）（ｄρ/dT） ≒−（1/μＨ）（ｄμH/dT） という関係が成立し、βρ≒−βμＨが成り立つ。すな
わち、βρの温度変化はβμＨによって支配される。し
たがって、抵抗率の温度変化を小さくするには電子移動
度の温度変化を小さくすること、また、高温部でβρ≧
０とするにはβμＨ≦０とすることが必要であり、それ
を実現するのが二層構造の電子移動部を有するInAs薄膜
である。したがって、本発明のInAs薄膜を用いたInAsホ
ール素子は抵抗値の温度変化がなく、高温で抵抗値が低
下することがない。
第５図には、本発明のInAsホール素子用薄膜を用いた
InAsホール素子の入力抵抗値の温度変化の様子を示し
た。第５図は、第４図の薄膜での特性を反映しており、
大幅に温度変化が小さくなっていることを示している。
ここで、（イ）の線は本発明のInAs薄膜を用いたInAsホ
ール素子の抵抗値の温度特性を示し、（ロ）は従来技術
のそれを示している。100℃以上において大幅にβρが
小さくなっている。これは、第１図および第３図に示し
た二層構造の電子移動度部を有するInAs薄膜のμＨの温
度変化を反映したものである。
InAsホール素子の入力抵抗値の温度変化の様子を示し
た。第５図は、第４図の薄膜での特性を反映しており、
大幅に温度変化が小さくなっていることを示している。
ここで、（イ）の線は本発明のInAs薄膜を用いたInAsホ
ール素子の抵抗値の温度特性を示し、（ロ）は従来技術
のそれを示している。100℃以上において大幅にβρが
小さくなっている。これは、第１図および第３図に示し
た二層構造の電子移動度部を有するInAs薄膜のμＨの温
度変化を反映したものである。
試作例１ 半絶縁性で厚さ0.3mm、片面を鏡面研磨した直径２イ
ンチのGaAs基板を12枚セットしたホルダーを基板導入室
より準備室を通して大型の分子線エピタキシー装置の超
高真空である成長室へセットした。この基板ホルダーを
水平回転させるとともにGaAs基板を基板加熱ヒーターに
より輻射加熱する。また、基板の鏡面側にはIn,Asおよ
びSiの蒸発源、すなわちクヌーセンセル（Ｋセル）が対
向して装着されている。ＫセルよりIn,Asを５分間蒸発
させ、その後、結晶表面平坦化のため、２分間Asのみ蒸
発させ結晶成長を中断した。２分間の成長中断後、In,A
s,Siの３元素を15分間蒸発させ、SiをドープしたInAs単
結晶で、0.4μｍ厚さの薄膜をGaAsの基板の鏡面側に成
長させた。基板の冷却後、この基板を分子線エピタキシ
ー装置より取り出した。このようにして、第１図（ａ）
に示したInAs薄膜を試作した。基板の界面近くは低電子
移動度であり、表面近くは高電子移動度であってSiがド
ナー不純物としてドープされている。製作したInAsホー
ル素子用薄膜の特性はシート抵抗130Ω、電子移動度15,
000cm2/Vsであった。
ンチのGaAs基板を12枚セットしたホルダーを基板導入室
より準備室を通して大型の分子線エピタキシー装置の超
高真空である成長室へセットした。この基板ホルダーを
水平回転させるとともにGaAs基板を基板加熱ヒーターに
より輻射加熱する。また、基板の鏡面側にはIn,Asおよ
びSiの蒸発源、すなわちクヌーセンセル（Ｋセル）が対
向して装着されている。ＫセルよりIn,Asを５分間蒸発
させ、その後、結晶表面平坦化のため、２分間Asのみ蒸
発させ結晶成長を中断した。２分間の成長中断後、In,A
s,Siの３元素を15分間蒸発させ、SiをドープしたInAs単
結晶で、0.4μｍ厚さの薄膜をGaAsの基板の鏡面側に成
長させた。基板の冷却後、この基板を分子線エピタキシ
ー装置より取り出した。このようにして、第１図（ａ）
に示したInAs薄膜を試作した。基板の界面近くは低電子
移動度であり、表面近くは高電子移動度であってSiがド
ナー不純物としてドープされている。製作したInAsホー
ル素子用薄膜の特性はシート抵抗130Ω、電子移動度15,
000cm2/Vsであった。
また、その温度特性を示したのが第３図および第４図
である。第３図は、本発明のInAsホール素子用薄膜の電
子移動度の温度変化を示し、第４図は、本発明のInAsホ
ール素子用薄膜の抵抗率の温度変化を示している。第４
図から、本発明のInAsホール素子用薄膜の抵抗率は150
℃まで低下することがないことが明らかになった。
である。第３図は、本発明のInAsホール素子用薄膜の電
子移動度の温度変化を示し、第４図は、本発明のInAsホ
ール素子用薄膜の抵抗率の温度変化を示している。第４
図から、本発明のInAsホール素子用薄膜の抵抗率は150
℃まで低下することがないことが明らかになった。
この発明のInAsホール素子用薄膜を用いてInAsホール
素子を試作した。試作したホール素子の特性を第６図表
に示す。またその温度特性を示したのが、第５図、第６
図および第７図である。第５図から、本発明のInAs薄膜
を用いたホール素子の入力抵抗値は150℃まで低下する
ことなく、第６図および第７図からホール出力電圧の温
度変化も150℃まで定電圧駆動で−0.12、定電流駆動で 定電圧駆動では入力電圧3V、磁束密度500G 定電流駆動では入力電流1mA,、磁束密度1kG −0.11％であり、極めて小さな値を示すことが明かとな
った。第７表はこうして作製したホール素子の信頼性テ
ストの結果を示す。室温の最大入力電圧は、従来素子に
比べ、約50％向上しており、熱的に大幅に強化されたこ
とを示しており、自己暴走的な高温でのトラブルモード
もなくなった。さらに温度による抵抗値の変化が小さ
く、ほぼ一定値のままであるため、不平衡電圧の温度変
化も 従来のホール素子に比べ、極めて小さくなった。
素子を試作した。試作したホール素子の特性を第６図表
に示す。またその温度特性を示したのが、第５図、第６
図および第７図である。第５図から、本発明のInAs薄膜
を用いたホール素子の入力抵抗値は150℃まで低下する
ことなく、第６図および第７図からホール出力電圧の温
度変化も150℃まで定電圧駆動で−0.12、定電流駆動で 定電圧駆動では入力電圧3V、磁束密度500G 定電流駆動では入力電流1mA,、磁束密度1kG −0.11％であり、極めて小さな値を示すことが明かとな
った。第７表はこうして作製したホール素子の信頼性テ
ストの結果を示す。室温の最大入力電圧は、従来素子に
比べ、約50％向上しており、熱的に大幅に強化されたこ
とを示しており、自己暴走的な高温でのトラブルモード
もなくなった。さらに温度による抵抗値の変化が小さ
く、ほぼ一定値のままであるため、不平衡電圧の温度変
化も 従来のホール素子に比べ、極めて小さくなった。
試作例２ 半絶縁性で厚さ0.3mm、片面を鏡面研磨した直径２イ
ンチのGaAs基板を12枚セットしたホルダーを基板導入室
より準備室を通して大型の分子線エピタキシー装置の超
高真空である成長室へセットした。この基板ホルダーを
水平回転させるとともにGaAs基板を基板加熱ヒーターに
より輻射加熱する。また、基板の鏡面側にはIn,Asおよ
びSiの蒸発源、すなわちＫセルが対向して装着されてい
る。ＫセルよりIn,Asを５分間蒸発させ、その後In,As,S
iを15分間蒸発させ、SiをドープしたInAs単結晶で、0.4
μｍ厚さの薄膜をGaAsの基板の鏡面側に成長させた。基
板の冷却後この基板を分子線エピタキシー装置より取り
出して特性を測定したところ、シート抵抗130Ω、電子
移動度14,000cm2/Vsであった。
ンチのGaAs基板を12枚セットしたホルダーを基板導入室
より準備室を通して大型の分子線エピタキシー装置の超
高真空である成長室へセットした。この基板ホルダーを
水平回転させるとともにGaAs基板を基板加熱ヒーターに
より輻射加熱する。また、基板の鏡面側にはIn,Asおよ
びSiの蒸発源、すなわちＫセルが対向して装着されてい
る。ＫセルよりIn,Asを５分間蒸発させ、その後In,As,S
iを15分間蒸発させ、SiをドープしたInAs単結晶で、0.4
μｍ厚さの薄膜をGaAsの基板の鏡面側に成長させた。基
板の冷却後この基板を分子線エピタキシー装置より取り
出して特性を測定したところ、シート抵抗130Ω、電子
移動度14,000cm2/Vsであった。
このようにして、第１図（ａ）に示したInAs薄膜から
なるInAsホール素子用素材を試作した。基板の界面近く
は低電子移動度であり、表面近くは高電子移動度であっ
てSiがドナー不純物としてドープされている。
なるInAsホール素子用素材を試作した。基板の界面近く
は低電子移動度であり、表面近くは高電子移動度であっ
てSiがドナー不純物としてドープされている。
この場合のInAsホール素子用薄膜の温度特性は試作例
１と同等の結果であった。さらに、この本発明のInAsホ
ール素子用素材を用いて試作例１と同様の方法でInAsホ
ール素子を試作した。この場合も、ホール素子の特性は
前記試作例１と同等であり、また、信頼性も同等の結果
を示した。
１と同等の結果であった。さらに、この本発明のInAsホ
ール素子用素材を用いて試作例１と同様の方法でInAsホ
ール素子を試作した。この場合も、ホール素子の特性は
前記試作例１と同等であり、また、信頼性も同等の結果
を示した。
試作例３ 試作例２において、SiのかわりにＳをドーパントして
同様にInAsホール素子用素材を試作した。この場合もSi
のドーパントを用いた試作例１と同等の結果を示した。
さらに、Geをドーパントとした場合も同等であった。
同様にInAsホール素子用素材を試作した。この場合もSi
のドーパントを用いた試作例１と同等の結果を示した。
さらに、Geをドーパントとした場合も同等であった。
このように、本発明のInAs薄膜を用いたホール素子は
入力抵抗値の温度変化が極めて小さく、さらに、ホール
出力電圧の温度変化も小さく、InAs薄膜に特有の高電子
移動度を利用できるためホール出力電圧を大きくでき
る。
入力抵抗値の温度変化が極めて小さく、さらに、ホール
出力電圧の温度変化も小さく、InAs薄膜に特有の高電子
移動度を利用できるためホール出力電圧を大きくでき
る。
試作例４ 半絶縁性で厚さ0.3mm、片面を鏡面研磨した直径２イ
ンチのGaAs基板を12枚セットしたホルダーを基板導入室
より準備室を通して大型の分子線エピタキシー装置の超
高真空である成長室へセットした。この基板ホルダーを
水平回転させるとともにGaAs基板を基板加熱ヒーターに
より輻射加熱し、基板の鏡面側に対向して装着されてい
るIn,AsおよびSiの蒸発源、すなわちＫセルにより前記
３元素を超高真空中で20分間蒸発させ、Siをドープした
InAs単結晶で、0.4μｍ厚さの薄膜をGaAsの基板の表面
に成長させた。基板の冷却後、この基板を分子線エピタ
キシー装置より取り出して特性を測定したところ、シー
ト抵抗120Ω、電子移動度14,000cm2/Vsであった。
ンチのGaAs基板を12枚セットしたホルダーを基板導入室
より準備室を通して大型の分子線エピタキシー装置の超
高真空である成長室へセットした。この基板ホルダーを
水平回転させるとともにGaAs基板を基板加熱ヒーターに
より輻射加熱し、基板の鏡面側に対向して装着されてい
るIn,AsおよびSiの蒸発源、すなわちＫセルにより前記
３元素を超高真空中で20分間蒸発させ、Siをドープした
InAs単結晶で、0.4μｍ厚さの薄膜をGaAsの基板の表面
に成長させた。基板の冷却後、この基板を分子線エピタ
キシー装置より取り出して特性を測定したところ、シー
ト抵抗120Ω、電子移動度14,000cm2/Vsであった。
このようにして、第１図（ｂ）に示したInAsホール素
子用薄膜からなるInAsホール素子用素材を試作した。基
板の界面近くは低電子移動度であり、表面近くは高電子
移動度であって、Siがドナー不純物としてドープされて
いる。
子用薄膜からなるInAsホール素子用素材を試作した。基
板の界面近くは低電子移動度であり、表面近くは高電子
移動度であって、Siがドナー不純物としてドープされて
いる。
この場合のInAsホール素子用薄膜の温度特性は試作例
１と同等の結果であった。さらに、このInAsホール素子
用素材を用いて試作例１と同様の方法でInAsホール素子
を試作した。この場合も、ホール素子の特性は前記試作
例１と同等であり、また、信頼性も同等の結果を示し
た。
１と同等の結果であった。さらに、このInAsホール素子
用素材を用いて試作例１と同様の方法でInAsホール素子
を試作した。この場合も、ホール素子の特性は前記試作
例１と同等であり、また、信頼性も同等の結果を示し
た。
〔発明の効果〕 以上説明したように、本発明によれば室温だけでな
く、100℃から150℃という高温まで安定に動作する高感
度InAsホール素子用薄膜からなるInAsホール素子用素材
を提供することができる。
く、100℃から150℃という高温まで安定に動作する高感
度InAsホール素子用薄膜からなるInAsホール素子用素材
を提供することができる。
第１図は、基板の界面近くの低い電子移動度部（Ａ層）
と界面より離れた高い電子移動度部（Ｂ層）の二層構造
のInAs薄膜を有する本発明のInAsホール素子用素材を示
す。 （ａ）はＢ層のみ不純物をドープ、 （ｂ）はＡ層、Ｂ層とも不純物をドープ。 第２図は本発明の基板上に成長させた二層の電子移動度
層を有するInAs薄膜を感磁部としたホール素子の構造
図、 （ａ）は上面図、 （ｂ）は断面図、 第３図は、本発明のInAs薄膜の電子移動度の温度変化を
示すグラフ、 第４図は、本発明のInAs薄膜の抵抗率の温度変化を示す
グラフ、 第５図は、本発明のInAsホール素子用素材を用いて試作
したInAsホール素子の抵抗値の温度変化を示すグラフ、 第６図および第７図は、本発明のInAsホール素子用素材
を用いて試作したInAsホール素子のホール出力電圧の温
度変化を定電圧駆動と定電流駆動でそれぞれ示したグラ
フである。 １……基板， ２……InAs薄膜， 21……Ａ層， 22……Ｂ層， ３……ドナー不純物， ４……電極， ５……ホール素子感磁部。
と界面より離れた高い電子移動度部（Ｂ層）の二層構造
のInAs薄膜を有する本発明のInAsホール素子用素材を示
す。 （ａ）はＢ層のみ不純物をドープ、 （ｂ）はＡ層、Ｂ層とも不純物をドープ。 第２図は本発明の基板上に成長させた二層の電子移動度
層を有するInAs薄膜を感磁部としたホール素子の構造
図、 （ａ）は上面図、 （ｂ）は断面図、 第３図は、本発明のInAs薄膜の電子移動度の温度変化を
示すグラフ、 第４図は、本発明のInAs薄膜の抵抗率の温度変化を示す
グラフ、 第５図は、本発明のInAsホール素子用素材を用いて試作
したInAsホール素子の抵抗値の温度変化を示すグラフ、 第６図および第７図は、本発明のInAsホール素子用素材
を用いて試作したInAsホール素子のホール出力電圧の温
度変化を定電圧駆動と定電流駆動でそれぞれ示したグラ
フである。 １……基板， ２……InAs薄膜， 21……Ａ層， 22……Ｂ層， ３……ドナー不純物， ４……電極， ５……ホール素子感磁部。
Claims (1)
- 【請求項１】絶縁性の基板上に形成され、厚さ0.2〜1.4
μｍでかつ低い電子移動度部と高い電子移動度部から成
る二層の電子移動度構造を有し、少なくとも高い電子移
動度部はキャリア濃度（電子濃度）４×1016〜８×1017
個/cm3の範囲でドナー不純物がドープされているInAs薄
膜からなるInAsホール素子用素材
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157743A JP2589855B2 (ja) | 1990-06-18 | 1990-06-18 | ＩｎＡｓホール素子用薄膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157743A JP2589855B2 (ja) | 1990-06-18 | 1990-06-18 | ＩｎＡｓホール素子用薄膜 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0453177A JPH0453177A (ja) | 1992-02-20 |
| JP2589855B2 true JP2589855B2 (ja) | 1997-03-12 |
Family
ID=15656382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157743A Expired - Lifetime JP2589855B2 (ja) | 1990-06-18 | 1990-06-18 | ＩｎＡｓホール素子用薄膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589855B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185873B2 (en) | 2001-09-27 | 2007-03-06 | Showa Corporation | Bracket mounting structure of propeller shaft |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034829B2 (ja) * | 1978-10-11 | 1985-08-10 | 旭化成株式会社 | 磁電変換素子とその製造法 |
| JPS55148479A (en) * | 1979-05-08 | 1980-11-19 | Matsushita Electric Ind Co Ltd | Hall element device |
-
1990
- 1990-06-18 JP JP2157743A patent/JP2589855B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185873B2 (en) | 2001-09-27 | 2007-03-06 | Showa Corporation | Bracket mounting structure of propeller shaft |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0453177A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557998B2 (ja) | ＩｎＡｓホール効果素子 | |
| US10256305B2 (en) | High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices | |
| US4885614A (en) | Semiconductor device with crystalline silicon-germanium-carbon alloy | |
| JP5079525B2 (ja) | 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法 | |
| US20100308376A1 (en) | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device | |
| JP2001048698A (ja) | 低抵抗ｐ型単結晶酸化亜鉛およびその製造方法 | |
| US5562770A (en) | Semiconductor manufacturing process for low dislocation defects | |
| JP5048033B2 (ja) | 半導体薄膜素子の製造方法 | |
| JP2518963B2 (ja) | ＩｎＡｓホ―ル素子 | |
| JPH0864596A (ja) | 半導体装置及びその製造方法 | |
| JP2000103699A (ja) | ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ | |
| KR940009999B1 (ko) | 자전 변환 소자 및 그의 제조법 | |
| JP2589855B2 (ja) | ＩｎＡｓホール素子用薄膜 | |
| EP3238229A1 (en) | A method of epitaxial growth of a material interface between group iii-v materials and silicon wafers providing counterbalancing of residual strains | |
| Doyle et al. | Mercury cadmium selenide for infrared detection | |
| US9997661B2 (en) | Method of making a copper oxide/silicon thin-film tandem solar cell using copper-inorganic film from a eutectic alloy | |
| JP2000183424A (ja) | 化合物半導体多層薄膜及び半導体装置 | |
| JP7159080B2 (ja) | 積層体および半導体装置 | |
| Nishida et al. | Improving photoresponsivity in GaAs film grown on Al-induced-crystallized Ge on an insulator | |
| CA1262293A (en) | Semiconductor super lattice device | |
| CN111430536A (zh) | 磁性二维半导体的同质结磁阻器件及其制备方法和应用 | |
| Rao et al. | Electrical properties of two-source evaporated polycrystalline films | |
| JP6937189B2 (ja) | 光電変換素子の製造方法 | |
| JPH012384A (ja) | ホ−ル素子 | |
| JP2537296B2 (ja) | ▲ｉｉ▼―▲ｖｉ▼族間化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |