JP2589809B2 - D / A converter - Google Patents
D / A converterInfo
- Publication number
- JP2589809B2 JP2589809B2 JP14898589A JP14898589A JP2589809B2 JP 2589809 B2 JP2589809 B2 JP 2589809B2 JP 14898589 A JP14898589 A JP 14898589A JP 14898589 A JP14898589 A JP 14898589A JP 2589809 B2 JP2589809 B2 JP 2589809B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- adder
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号をアナログ信号に変換するD/
A変換器に係り、特に、パルス幅変調（以下PWMと称す）
を用いたものに関する。Description: TECHNICAL FIELD The present invention relates to a digital / analog (D / D) converter for converting a digital signal into an analog signal.
Regarding A converter, especially pulse width modulation (hereinafter referred to as PWM)
Related to the use of
従来の技術 D/A変換を行なう方式としてPWMを用いたものがある。
この方式を用いると、高精度の部品を用いることなく高
精度のD/A変換を行なうことが可能である。しかし、通
常PWM方式を用いたD/A変換では２次の高調波歪が発生す
ることが知られており、この２次高調波を抑えたD/A変
換器が特開昭58−27430号公報に示されている。2. Description of the Related Art As a method for performing D / A conversion, there is a method using PWM.
By using this method, it is possible to perform high-precision D / A conversion without using high-precision components. However, it is known that D / A conversion using the normal PWM method causes second harmonic distortion, and a D / A converter suppressing the second harmonic is disclosed in Japanese Patent Application Laid-Open No. 58-27430. It is indicated in the gazette.
以下図面に基づき、従来のD/A変換器の説明を行な
う。Hereinafter, a conventional D / A converter will be described with reference to the drawings.
第３図は、従来のD/A変換器を示したブロック図であ
る。この図において、１は補数発生器であり、入力され
るディジタル信号の補数を発生する。2,3はパルス幅変
調器であり、それぞれタイミング信号に同期して入力さ
れるディジタル信号値に対応するパルス幅で、且つその
パルス幅の中心位置がタイミング信号と常に一定の位相
関係を有するパルス幅信号を発生する。10は逆相加算器
であり、＋端子に入力される波形に対して−端子に入力
される波形の位相を反転させて加算し出力する。14は平
滑用のフィルタである。FIG. 3 is a block diagram showing a conventional D / A converter. In this figure, 1 is a complement generator, which generates a complement of an input digital signal. Reference numerals 2 and 3 denote pulse width modulators, each of which has a pulse width corresponding to a digital signal value input in synchronization with the timing signal, and a pulse whose center position of the pulse width always has a constant phase relationship with the timing signal. Generate width signal. An antiphase adder 10 inverts the phase of the waveform input to the-terminal with respect to the waveform input to the + terminal, and adds and outputs the inverted waveform. 14 is a smoothing filter.
次に第３図の動作について説明するにあたり、PWM方
式による２次高調波歪について第４図を用いて説明す
る。第４図Ａに示すような８サンプルより成る正弦波信
号をPWMにより発生したとすると、この波形と、アナロ
グ波形におけるゼロ基準レベルに対応する信号、即ち、
第４図Ｂに示すデューティ1/2の矩形波との差を求める
と第４図Ｃのとおりになる。つまり、正負のパルスの波
形が非対称となり、第４図Ｄにて点線で示すような２次
高調波歪が発生する。Next, in describing the operation in FIG. 3, the second harmonic distortion by the PWM method will be described with reference to FIG. If a sine wave signal composed of 8 samples as shown in FIG. 4A is generated by PWM, this waveform and a signal corresponding to the zero reference level in the analog waveform, that is,
FIG. 4C shows the difference from the rectangular wave having a duty of 1/2 shown in FIG. 4B. That is, the waveforms of the positive and negative pulses become asymmetric, and the second harmonic distortion as shown by the dotted line in FIG. 4D occurs.
ここで、パルス幅変調器２にディジタルで表わされた
正弦波が入力されると、入力値に対応したパルス幅のパ
ルス幅信号を発生する。この波形には、前述の通り正弦
波に対して２次の高調波が加わったものとなっているた
め、基本波をAsinωｔとすると、高調波は＋Δcos2ωｔ
の形で表わされ、パルス幅変調器２の出力はAsinωｔ＋
Δcos2ωｔとなる。一方、パルス幅変調器３の出力は、
ディジタル信号が補数発生器１により補数化されている
ので、基本波は−Asinωｔとなり、発生する２次高調波
は位相変化の無い＋Δcos2ωｔとなる。故に、パルス幅
変調器３の出力は−Asinωｔ＋Δcos2ωｔとなる。これ
らの信号が逆相加算器10により逆相加算されるので、逆
相加算器10の出力は （Asinωｔ＋Δcos2ωｔ）−（−Asinωｔ＋Δcos2ωｔ）＝2Asinωｔ …（１） となり、２次の高調波歪が相殺され、歪の無いアナログ
信号が出力されるというものである。When a digital sine wave is input to the pulse width modulator 2, a pulse width signal having a pulse width corresponding to the input value is generated. As described above, this waveform is obtained by adding the second harmonic to the sine wave, and if the fundamental wave is Asinωt, the harmonic is + Δcos2ωt
And the output of the pulse width modulator 2 is Asinωt +
Δcos2ωt. On the other hand, the output of the pulse width modulator 3 is
Since the digital signal is complemented by the complement generator 1, the fundamental wave is -Asinωt, and the generated second harmonic is + Δcos2ωt with no phase change. Therefore, the output of the pulse width modulator 3 is -Asinωt + Δcos2ωt. Since these signals are subjected to reverse-phase addition by the reverse-phase adder 10, the output of the reverse-phase adder 10 is (Asinωt + Δcos2ωt) − (− Asinωt + Δcos2ωt) = 2Asinωt (1) The second harmonic distortion is canceled. , An analog signal without distortion is output.
発明が解決しようとする課題 しかしながら上記のような構成では、逆相加算器10と
して通常用いられるオペアンプのスルーレートが有限で
あるため、パルスの立ち上がり時、たち下がり時に新た
な歪を生じるという問題点があった。Problems to be Solved by the Invention However, in the configuration as described above, since the slew rate of the operational amplifier normally used as the antiphase adder 10 is finite, a new distortion is generated when the pulse rises and falls. was there.
本発明は上記の問題点に鑑み、２次の高調波歪を発生
することなく、また、パルスの立ち上がり時、たち下が
り時にも歪を発生することがないD/A変換器を提供する
ものである。The present invention has been made in view of the above problems, and provides a D / A converter that does not generate second-order harmonic distortion and that does not generate distortion even when a pulse rises or falls. is there.
課題を解決するための手段 この目的を達成するために本発明によるD/A変換器
は、タイミング信号に同期して取り込まれるディジタル
信号を所定のパルス幅を有する第１のパルス幅信号に変
換する第１のパルス幅変調器と、前記ディジタル信号の
補数値を発生する補数発生器と、前記補数値を所定のパ
ルス幅を有する第２のパルス幅信号に変換する第２のパ
ルス幅変調器と、前記第１のパルス幅信号を反転して前
記第１のパルス幅信号との減算を行なう第１の逆相加算
器と、前記第２のパルス幅信号を反転して前記第２のパ
ルス幅信号との減算を行なう第２の逆相加算器と、前記
第１、第２の逆相加算器の出力を平滑した後、差分を取
り出力する第３の逆相加算器を備えるようにしたもので
ある。Means for Solving the Problems To achieve this object, a D / A converter according to the present invention converts a digital signal taken in synchronization with a timing signal into a first pulse width signal having a predetermined pulse width. A first pulse width modulator, a complement generator for generating a complement value of the digital signal, and a second pulse width modulator for converting the complement value to a second pulse width signal having a predetermined pulse width. A first antiphase adder that inverts the first pulse width signal and subtracts the first pulse width signal from the first pulse width signal; and a second pulse width that inverts the second pulse width signal to invert the second pulse width signal. A second anti-phase adder for performing subtraction with a signal, and a third anti-phase adder for obtaining a difference after smoothing the outputs of the first and second anti-phase adders are provided. Things.
作用 上記のように、ディジタル信号とその補数に相当する
パルス幅信号の各々を逆相加算し、それらを平滑した後
に逆相加算するようにしたため、パルスの立ち上がり、
立ち下がりにおける歪を打ち消すことができ、歪の少な
いD/A変換を行なうことが出来るものである。Operation As described above, the digital signal and the pulse width signal corresponding to the complement thereof are each subjected to reverse-phase addition, and after smoothing them, reverse-phase addition is performed.
The distortion at the falling edge can be canceled, and D / A conversion with less distortion can be performed.
実施例 以下図面に基づき本発明の説明を行う。The present invention will be described below with reference to the drawings.
第１図は本発明によるD/A変換器の実施例である。こ
の図において第３図と同一の機能を有するものについて
は同一の符号を付し、詳細な説明は省略する。４〜９は
インバータであり、入力信号の位相反転を行う。10,11
は逆相加算器である。15はフィルタであり、入力信号の
平滑を行う。FIG. 1 shows an embodiment of a D / A converter according to the present invention. In this figure, components having the same functions as those in FIG. 3 are denoted by the same reference numerals, and detailed description is omitted. Reference numerals 4 to 9 denote inverters for inverting the phase of the input signal. 10,11
Is an antiphase adder. Reference numeral 15 denotes a filter for smoothing an input signal.
次に第１図の動作を説明すると、ディジタル信号が与
えられると、パルス幅変調器2,3は入力される値に応じ
たパルス幅のパルス波を発生するが、パルス幅変調器３
にはパルス幅変調器２に与えられるディジタル信号の補
数をとった値が与えられているため、パルス幅変調器2,
3の出力波形は第２図Ａ、Ｂに示すとおり、相補的なパ
ルス幅を有する形となる。パルス幅変調器２の出力はイ
ンバータ4,6、パルス幅変調器３の出力はインバータ7,9
に与えられ、インバータ4,7の出力が更にインバータ5,8
にて再度位相反転されるため、インバータ5,8の出力波
形は第２図C,Dのとおりになる。故に逆相加算器10の
＋，−端子には第２図A,Cに示す波形が、また逆相加算
器11の＋，−端子には第２図B,Dに示す波形がそれぞれ
与えられる。Next, the operation of FIG. 1 will be described. When a digital signal is supplied, the pulse width modulators 2 and 3 generate a pulse wave having a pulse width corresponding to the input value.
Is given a value obtained by complementing the digital signal supplied to the pulse width modulator 2, so that the pulse width modulator 2,
The output waveform 3 has a complementary pulse width as shown in FIGS. 2A and 2B. The output of the pulse width modulator 2 is inverters 4 and 6, and the output of the pulse width modulator 3 is inverters 7 and 9.
And the outputs of inverters 4 and 7 are further
, The output waveforms of the inverters 5 and 8 are as shown in FIGS. 2C and 2D. Therefore, the waveforms shown in FIGS. 2A and 2C are given to the + and-terminals of the antiphase adder 10, and the waveforms shown in FIGS. 2B and 2D are given to the + and-terminals of the antiphase adder 11 respectively. .
ここで逆相加算器10に与えられる波形について考える
とパルス波の立ち上がり、立ち下がりが同一時刻に逆相
で発生しているためパルス波の立ち上がり、立ち下がり
に伴う歪がちょうど逆相になって打ち消されるため逆相
加算器10からは従来例で述べたところの２（Asinωｔ＋
Δcos2ωｔ）なる波形が出力される。一方逆相加算器11
についても同様にパルス波の立ち上がり、立ち下がりに
伴う歪は打ち消され、２（−Asinωｔ＋Δcos2ωｔ）な
る波形が出力される。Here, considering the waveform given to the negative-phase adder 10, the rising and falling edges of the pulse wave occur in opposite phases at the same time, so that the distortion associated with the rising and falling edges of the pulse wave becomes exactly the opposite phase. Because of the cancellation, the inverse phase adder 10 outputs 2 (Asinωt +
Δcos2ωt) is output. On the other hand, antiphase adder 11
Similarly, the distortion associated with the rise and fall of the pulse wave is canceled, and a waveform of 2 (−Asinωt + Δcos2ωt) is output.
次に、逆相加算器10,11の出力がそれぞれ平滑用のフ
ィルタ14,15により高周波成分が除去されるため、逆相
加算器12にはなめらかな波形が入力される。逆相加算器
10の出力が２（Asinωｔ＋Δcos2ωｔ）、逆相加算器11
の出力が２（−Asinωｔ＋Δcos2ωｔ）であるので、逆
相加算器12の出力は、 ２（Asinωｔ＋Δcos2ωｔ）−２（−Asinωｔ＋Δcos2ωｔ）＝4Asinωｔ …（２） となり２次高調波歪が除去される。前述の通り、逆相加
算器12にはなめらかな波形が与えられているのでパルス
波の立ち上がり立ち下がりに伴う歪は発生せず基本波の
み出力される。Next, since the high-frequency components are removed from the outputs of the negative-phase adders 10 and 11 by the smoothing filters 14 and 15, respectively, a smooth waveform is input to the negative-phase adder 12. Antiphase adder
The output of 10 is 2 (Asinωt + Δcos2ωt), and the antiphase adder 11
Is 2 (−Asinωt + Δcos2ωt), the output of the antiphase adder 12 is 2 (Asinωt + Δcos2ωt) −2 (−Asinωt + Δcos2ωt) = 4Asinωt (2), and the second harmonic distortion is removed. As described above, since the antiphase adder 12 is given a smooth waveform, no distortion is caused by the rise and fall of the pulse wave, and only the fundamental wave is output.
なお、本実施例においては、インバータ4,5,7,8を用
いて２度信号を反転しているが、無論パルス幅変調器2,
3の信号を直接逆相加算器10,11の＋端子に与えるように
しても良いものである。また、逆相加算器12の出力に更
に平滑用のフィルタを接続しても良いことはいうまでも
ない。更に平滑用のフィルタ14,15については高次のも
のを用いる必要はなく、例えばCRによる１次のフィルタ
でよい。In the present embodiment, although the signal is inverted twice using the inverters 4, 5, 7, and 8, the pulse width modulator 2,
The signal of 3 may be directly applied to the + terminals of the antiphase adders 10 and 11. It goes without saying that a smoothing filter may be further connected to the output of the antiphase adder 12. Further, it is not necessary to use high-order filters 14 and 15 for smoothing, and for example, primary filters based on CR may be used.
発明の効果 以上、述べたように本発明は、タイミング信号に同期
して取り込まれるディジタル信号を所定のパルス幅を有
する第１のパルス幅信号に変換する第１のパルス幅変調
器と、前記ディジタル信号の補数値を発生する補数発生
器と、前記補数値を所定のパルス幅を有する第２のパル
ス幅信号に変換する第２のパルス幅変調器と、前記第１
のパルス幅信号を反転して前記第１のパルス幅信号との
減算を行なう第１の逆相加算器と、前記第２のパルス幅
信号を反転して前記第２のパルス幅信号との減算を行な
う第２の逆相加算器と、前記第１、第２の逆相加算器の
出力を平滑するフィルタと、該フィルタ出力の差分を取
り出力する第３の逆相加算器を備え、第３の逆相加算器
出力をD/A変換器出力としたことにより、パルス波の立
ち上がり立ち下がりに伴う歪を発生させることなくPWM
方式によるD/A変換器特有の２次高調波歪の発生を抑え
ることができるという優れた効果を有するものである。As described above, the present invention provides a first pulse width modulator that converts a digital signal captured in synchronization with a timing signal into a first pulse width signal having a predetermined pulse width, A complement generator for generating a complement value of the signal; a second pulse width modulator for converting the complement value to a second pulse width signal having a predetermined pulse width;
A first antiphase adder for inverting the pulse width signal of the second pulse width signal and subtracting the second pulse width signal from the first pulse width signal, and subtracting the second pulse width signal from the second pulse width signal by inverting the second pulse width signal , A filter for smoothing the outputs of the first and second negative-phase adders, and a third negative-phase adder for taking the difference between the filter outputs and outputting the result. By using the output of the negative phase adder of 3 as the output of the D / A converter, the PWM without generating the distortion due to the rise and fall of the pulse wave
This has an excellent effect that generation of second harmonic distortion peculiar to the D / A converter by the method can be suppressed.
第１図は本発明によるD/A変換器の実施例を示すブロッ
ク図、第２図は第１図における各部の出力波形を示す波
形図、第３図は従来のD/A変換器を示すブロック図、第
４図はPWMにおける歪を示す波形図である。 １……補数発生器、2,3……パルス幅変調器、 ４〜９……インバータ、10〜12……逆相加算器、 14,15……フィルタ。FIG. 1 is a block diagram showing an embodiment of a D / A converter according to the present invention, FIG. 2 is a waveform diagram showing output waveforms of various parts in FIG. 1, and FIG. 3 shows a conventional D / A converter. FIG. 4 is a block diagram, and FIG. 4 is a waveform diagram showing distortion in PWM. 1 ... Complement generator, 2,3 ... Pulse width modulator, 4-9 ... Inverter, 10-12 ... Negative phase adder, 14,15 ... Filter.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷 泰範 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 中村 哲哉 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 松下 正寿 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平２−214224（ＪＰ，Ａ) 特開 昭63−167523（ＪＰ，Ａ) ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Yasunori Tani 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Tetsuya Nakamura 1006 Odakadoma Kadoma, Osaka Pref. (72) Inventor: Masatoshi Matsushita 1006, Kadoma, Kazuma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-2-214224 (JP, A) JP-A-63-167523 (JP, A)
Claims (1)
ィジタル信号を所定のパルス幅を有する第１のパルス幅
信号に変換する第１のパルス幅変調器と、前記ディジタ
ル信号の補数値を発生する補数発生器と、前記補数値を
所定のパルス幅を有する第２のパルス幅信号に変換する
第２のパルス幅変調器と、前記第１のパルス幅信号を反
転して前記第１のパルス幅信号との減算を行なう第１の
逆相加算器と、前記第２のパルス幅信号を反転して前記
第２のパルス幅信号との減算を行なう第２の逆相加算器
と、前記第１、第２の逆相加算器の出力を平滑するフィ
ルタと、該フィルタ出力の差分を取り出力する第３の逆
相加算器を備えたことを特徴とするD/A変換器。1. A first pulse width modulator for converting a digital signal taken in synchronism with a timing signal into a first pulse width signal having a predetermined pulse width, and a complement for generating a complement value of the digital signal A generator, a second pulse width modulator for converting the complement value to a second pulse width signal having a predetermined pulse width, and inverting the first pulse width signal to produce the first pulse width signal A first anti-phase adder for performing subtraction with the first and second pulse width signals, and a second anti-phase adder for inverting the second pulse width signal and performing subtraction with the second pulse width signal; A D / A converter comprising: a filter for smoothing an output of a second negative-phase adder; and a third negative-phase adder for taking a difference between the filter outputs and outputting the difference.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898589A JP2589809B2 (en) | 1989-06-12 | 1989-06-12 | D / A converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898589A JP2589809B2 (en) | 1989-06-12 | 1989-06-12 | D / A converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0313124A JPH0313124A (en) | 1991-01-22 |
| JP2589809B2 true JP2589809B2 (en) | 1997-03-12 |
Family
ID=15465117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14898589A Expired - Fee Related JP2589809B2 (en) | 1989-06-12 | 1989-06-12 | D / A converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589809B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145422A (en) * | 1991-11-19 | 1993-06-11 | Matsushita Electric Ind Co Ltd | Pulse modulation system and d/a converter |
| US8902965B2 (en) * | 2012-09-27 | 2014-12-02 | Qualcomm Incorporated | Pulse shaping for generating NFC initiator transmit waveform |
| FR3089370B1 (en) * | 2018-11-29 | 2020-11-27 | Teledyne E2V Semiconductors Sas | Analog signal generation device |
-
1989
- 1989-06-12 JP JP14898589A patent/JP2589809B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313124A (en) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU721526B2 (en) | Conversion of a PCM signal into a UPWM signal | |
| JPS59144396A (en) | Pwm pulse generator | |
| JP2589809B2 (en) | D / A converter | |
| JPH0648767B2 (en) | Digital amplitude modulator | |
| JPH05327511A (en) | Digital/analog converter | |
| JPH05276035A (en) | D/a converter | |
| JP3953164B2 (en) | Digital quadrature modulator and demodulator | |
| JP3102024B2 (en) | D / A conversion method | |
| JPH026659Y2 (en) | ||
| KR100540152B1 (en) | The signal converter for converting a PCM input signal into a UPWM output signal and The method of converting a PCM input signal into UPWM output signal | |
| JPS63185105A (en) | Generating circuit for high frequency optional signal | |
| JP2006115028A (en) | Pulse width modulation signal generator | |
| JPH02165729A (en) | D/a converter | |
| JP3852101B2 (en) | AC signal converter | |
| JPH08149170A (en) | Modulator | |
| JPH0644307Y2 (en) | Sync signal detector | |
| JPS59153314A (en) | Harmonic suppressor filter | |
| JPH03242024A (en) | D/a conversion method | |
| JPH0237818A (en) | Signal generating circuit | |
| JPH0336446B2 (en) | ||
| JPS5863226A (en) | Shaping processing system for output waveform of digital-analog converter | |
| JPH05244008A (en) | Digital-to-analog converter device | |
| JPS5947349B2 (en) | Multiplication method and device | |
| JPH0787151A (en) | Modulator for communication machine | |
| JPS63123211A (en) | Signal processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |