JP2587267B2 - コンピュータへ結合する回路の資源の構成を決定する改良した方法および回路 - Google Patents

コンピュータへ結合する回路の資源の構成を決定する改良した方法および回路

Info

Publication number
JP2587267B2
JP2587267B2 JP63093282A JP9328288A JP2587267B2 JP 2587267 B2 JP2587267 B2 JP 2587267B2 JP 63093282 A JP63093282 A JP 63093282A JP 9328288 A JP9328288 A JP 9328288A JP 2587267 B2 JP2587267 B2 JP 2587267B2
Authority
JP
Japan
Prior art keywords
memory
resource
address
computer
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63093282A
Other languages
English (en)
Other versions
JPS63279340A (ja
Inventor
ジヨージ・ノーマン
ウエイン・ルーフボアロウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of JPS63279340A publication Critical patent/JPS63279340A/ja
Application granted granted Critical
Publication of JP2587267B2 publication Critical patent/JP2587267B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Computer And Data Communications (AREA)
  • Storage Device Security (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピユータの自動資源構成装置の分野に関
するものである。
〔従来の技術〕
従来のコンピユータとくにマイクロコンピユータで
は、コンピユータの利用できる資源（リソース）を、コ
ンピユータの利用者の特定の必要に合わせてその利用者
が構成することができるようになつていることがしばし
ばある。たとえば、付加メモリを必要とする利用者はア
ドオンカードを購入できる。その付加メモリはたとえ
ば、ある種のアツプル（Apple）IIシリーズコンピユー
タにおけるようなマザーボードに設けられているスロツ
ト中に差込むことができる。あるコンピユータはカラー
グラフィツクスモニタで動作させるカードで構成でき、
別のコンピユータな黒白モニタで動作させるカードで構
成できる。それらのアドオンカードを受けるためにとく
に構成されたコンピユータにおいては、利用できる各ス
ロツト中にどのような種類のカードが差込まれているか
を中央処理装置が知る必要がある。
コンピユータ装置に電源が投入された時にそのコンピ
ユータ装置がそれに装備されている資源の構成を決定で
きるようにするためいくつかの方法が用いられる。ある
コンピユータ装置においては、コンピユータ装置の資源
の定義およびアドレスに組付けることにより、コンピユ
ータ装置の管理者は利用できる資源をコンピユータ装置
に対して手動で定めなければならない。別の方法は、コ
ンピユータに対するアドオンカード上の資源を識別する
ためにそれらのアドオンカードにスイツチを設けること
を含む。
本願発明に最も関連するものとして本願発明者が知つ
ている従来技術はテキサス・インスツルメンツ（Texas
Instruments）のヌバス（NuBus）システムである。NuBu
sシステム32ビツトをアドレシングできる性能（４ギガ
バイト）を有するバスを含む。そのNuBusシステムの規
約により、このアドレス空間の上側の256メガバイトが
カードのための制御空間として留保される。その制御空
間は16個の16メガバイト区間に分割される。各区間はコ
ンピユータ装置に装備されている１枚のカードへ割当て
られる。したがつて、NuBusアドレシング技術はそれの
ダイナミツクな構成方法論において16枚までのカードを
サポートする。16個の各16メガバイトアドレス区画は12
8バイト構成のROMアドレス空間へ更に分割され、残りの
16メガバイトは個々のカードにより定められているとこ
ろに従つて利用できる。
128バイト構成のROMアドレス空間は、一連番号、ペン
ダー識別子、カードの種類、部品番号、構成レジスタと
装置ドライバおよび診断ツールのようなものについての
アドレスオフセツトのようなカードについての各種の情
報等に割当てられた固定アドレスを有する。アドレス空
間を分割し、アドレスオフセツトを利用すること規約に
より、装置ドライバ、診断ツールおよびその他の情報を
メモリの16メガバイトの残りに置くことができるように
されるとともに、その情報がカードの特定の種類に応じ
て変化する量のメモリを占めることができるようにされ
る。いいかえると、比較的多量の装置バライバーコード
と、比較的少量の診断コードを必要とするカードは各種
のコードごとに必要な量のメモリを利用できる。比較的
少量の装置ドライバコードと、比較的多量の診断コード
を必要とする別のカードは、それらのために必要とされ
る割合でメモリを利用できる。装置ドライバコード、診
断コード等のためには一定量のメモリは要求されない。
構成情報はシステム中の各カードの読出し専用メモリ
（ROM）内に含まれ、前記したようにしてアドレスでき
る。システムがスタートすると同時に、自動自己構成、
自動システム自己試験およびプロセツサプーテイング
が、それらのROMに格納されている情報を基にして行わ
れる。
この明細書を読めばわかるように、本発明は、前記規
約における固定された１組の資源の代りに、多数の資源
を形成できるようにすることにより前記規約から逸脱し
ない発展するものであり、それに加えてその他の逸脱し
ない発展も行うものである。
〔発明の概要〕
この明細書においてはコンピユータにおいてシステム
資源識別を自動的に構成する改良した方法および装置に
ついて説明する。本願発明は、コンピユータ装置内に置
かれている各アドオンカードに構成（configuration）R
OMを置くことを含む。各構成ROMにはコンピユータ装置
のアドレシング空間内の１組のアドレスが割当てられ
る。その１組のアドレス内においては、フオーマツトヘ
ツダが１組の定義可能なアドレスの１つに配置される。
そのフオーマツトヘツダは、システム資源識別アイデン
テイテイ（Ids）ダイレクトリに対するオフセツトを他
の情報のうちで含む。システム資源Idsのダイレクトリ
は、マザーボード上の各種の資源を記述する資源リスト
に対するオフセツトを含む。この方法により、多数の資
源を固定されたセツトの代りに、システムに対して定め
ることができるようにする点が従来技術より優れてい
る。
フオーマツトヘツダはカードがどのバイトレーンを使
用するか、フオーマツトヘツダを妥当化するための試験
パターン、改訂レベル指示子、構成ROMに誤りが存在す
るかどうかについて判定および妥当化するためのチエツ
クサム値、およびダイレクトリに加えて宣言ROMにより
用いられる最低アドレスを指定する長さフイールドのよ
うな情報等を含む。
各種のカードと中央処理装置の間で通信するためのバ
スはいくつかのバイトレーンに分割される。各バイトレ
ーンはシステムの構成部の間でデータを伝えることがで
きる。フオーマツトヘツダは、どのバイトレーンがカー
ドにより使用されるかを記述するデータを含む。カード
は利用できるバイトレーンの任意の組合わせを使用でき
る。コンピユータ装置へ電源が投入されると、各カード
のフオーマツトヘツダのアドレスが決定され、それから
カード構成と資源識別がオペレーテイングシステムによ
り読取られる。
長さフイールドは、構成ROMにより使用されるカード
に割当てられたアドレス空間中の最低アドレスを指定す
る。これにより、他の必要のために、利用できるメモリ
の残りが留保される。
本発明の目的は、コンピユータに電源が投入された時
にコンピユータの資源識別構成をコンピユータが行える
ようにする方法が得ることである。
本発明の別の目的は、どのバイトレーンがカードによ
り使用されるかに応じて、フオーマツトヘツダのアドレ
スを決定する方法を得ることである。
本発明の別の目的は、フオーマツトヘツダ内のオフセ
ツト値に応じて構成データのアドレスを決定する方法を
得ることである。
本発明の更に別の目的は、与えられたカードに対して
ｎ個の資源を形成できるようにするために、資源ダイレ
クトリおよび資源リストを使用する方法を得ることであ
る。
〔実施例〕
以下、図面を参照して本発明を詳しく説明する。
この明細書においてはコンピユータの資源構成方法論
を自動的に決定する方法論および装置について説明す
る。本発明を完全に理解できるようにするために、以下
の説明においては、特定の事項の詳細について数多く述
べてある。しかし、そのような特定の詳細事項なしに本
発明を実施できることが当業者には明らかであろう。そ
の他の場合には、本発明を不必要に詳しく説明して本発
明をあいまいしないようにするために、周知の方法およ
び構造は説明しなかった。
第１図は、本願発明に最も関連するものとして本願発
明者が知つている従来技術である前記テキサス・インス
ツルメンツのNuBusを示す。このNuBus装置は３ビツトア
ドレシング性能（４ギガバイト）１を有するバスを含
む。このアドレス空間の上側256メガバイトがボードの
ための制御空間３用として留保される。残りの3840メガ
バイトがグローバルメモリ空間２のために用いられる。
その制御空間３は16個の16メガバイト区画５に更に分割
される。各16メガバイト区画５は128バイト構成ROM9
と、他のデータのための領域８とに更に分割される。
128バイトの構成ROM9は一連番号、ペンダー識別子、
カードの種類、部品番号、構成レジスタと装置ドライバ
および診断ツールのようなものについてのアドレスオフ
セツトのようなカードについての各種の情報等に割当て
られた固定アドレスを有する。この方法により固定され
ている１組の資源のみについての情報に対するオフセツ
トを行えるようにする。
次に、好適な実施例においてアドレスを割当てる規約
が示されている第２図を参照する。この好適な実施例４
はギガバイトのメモリ、ブロツク20、をアドレスでき
る。アドレス空間の下側の3840メガバイト22（アドレス
OOOO OOOO〜FFFF FFFF（16進）がランダムアクセスメ
モリ（RAM）と、読出し専用メモリ（ROM）と、超スロツ
ト空間（super slot space）のために用いられ、かつ
将来の使用のために取つておかれる。上側の256メガバ
イト21（アドレスFOOOO OOOO〜FFFF FFFF）がカード
をアクセスするため、およびそれらのカードの構成メモ
リのために用いられる。この好適な実施例はそれの記憶
装置としてROM回路を用いるが、別の手段を利用できる
ことが当業者には明らかであろう。
上側の256メガバイトは第２図に示されているように
ブロツク24へ更に分割される。ここで説明している好適
な実施例において、６枚のカード９〜Ｅ（16進法）に対
してスロツト空間を形成している。各カードには16メガ
バイトのアドレス空間26が割当てられる。ブロツク27に
おいて、各カードに割当てられている16メガバイトのア
ドレス空間は、規約により、フオーマツトヘツダ29のた
めの領域29と、資源ダイレクトリ、資源リスト、資源コ
ードおよびデータのような他のコードおよびデータのた
めの領域28と更に分割される。この増俸等はまとまつて
構成ROM27を形成する。26メモリ空間の残り30はシステ
ムの他の必要のために用いられる。フオーマツトヘツダ
29の最初のバイトは、そのカードのために留保されてい
るスロツト空間の上側の４バイトのうちの１つになけれ
ばならない。すなわち、フオーマツトヘツダ29の最初の
バイトはアドレスFnFFF FFFF（16進法）〜FnFF FFFC
（16進法;nはスロツト番号）になければならない。
第４図は好適な実施例のフオーマツトヘツダ29を示す
ものである。このフオーマツトヘツダ29はバイトレーン
フイールド42と、留保されているフイールド43と、試験
パターンフイールド44と、フオーマツトフイールド45
と、改訂フイールド46と、周期的冗長性チエツク（CR
C）フイールド47と、長さフイールド48とダイレクトリ
オフセツトフイールド49とで構成される。
バイトレーンフイールド42は、カードの構成ROM27と
通信する時にバス上のどのバイトレーンを使用するかを
コンピユータへ知らせる。好適な実施例は０から３番ま
での４つのバイトレーンを有するバスを用いるこの技術
により、カードの設計者が構成ROM27を４つのバイトレ
ーンの任意の組合わせをすることができ、それによりカ
ード設計者が、構成ROMのフイールドを固定アドレスに
おく必要がある従来技術の方法より設計に際してはるか
に大きい融通性を持つことができる。
次の表は妥当なバイトレーン値103と、使用できるバ
イトレーンの組合わせ101と、対応するフオーマツトヘ
ツダスタートアドレス105とを示すものである。用いら
れる各バイトレーンごとにビツトをバイトレーンフイー
ルド42の低ニツプルにセツトし、それからバイトレーン
フイールド42の高ニツプルを低ニツプルの補数にセツト
することにより、バイトレーンフイールド42の値を計算
できる。たとえば、コンピユータと通信する時にカード
の構成ROM27がバイトレーン 0,1,3を用いたとすると、それのバイトレーンフイール
ド42の低ニツプルが01011（２進法）にセツトされる。
それから、高ニツプルが低ニツプルの補数すなわち1011
（２進法）にセツトされて、0100 1011（２進法）すな
わち4B1（16進法）のフイールドに対する値を生ずる。
それから、フオーマツトヘツダ29がアドレスFnFF FFFF
16進法においてスタートする（ｎはそのカードのスロツ
ト番号）。
なお第４図を参照して、好適な実施例におけるフオー
マツトヘツダの第２とバイトは留保されたフイールド43
であつて、16進法の00にセツトしなければならないこの
フオーマツトヘツダの次の４つのバイトは、妥当化なバ
イトレーン値が見出されたことを確認するために用いら
れる試験パターン44である。規約により、この好適な実
施例は、このフイールドを5A932BC7にセツトすることを
求める。それらの値はこの好適な実施例により用いられ
るが、別の実施例においては、本発明の要旨を逸脱する
ことなしに、それらの値を別の値とすることができるこ
とが当業者には明らかであろう。
フオーマツトフイールド45は構成ROM27のフオーマツ
トを識別する。この好適な実施例はこのフイールドにお
いてただ１つの値、01（16進法）を許す。しかしよ、よ
り多くのフオーマツトの形式が定められれば、より多く
の値を割当ることができることが当業者には明らかであ
ろう。改訂レベルフイールド46は現在のROM改訂を識別
する。現在は好適な実施例は１〜９の範囲の値を受け
る。
次の４つのバイトは周期的冗長性チエツク（CRC）フ
イールド47である。このフイールドは、構成ROM27を妥
当化できるようにするチエツクサムを含む。長さフイー
ルド48により指定されたバイトの数に32ビツトの回転−
左−および−加算（rotate−left−and−add）関数を適
用することによそれは計算される。バイトレーンフイー
ルド42により指定されたバイトレーンのみがCRCフイー
ルド47の計算に用いられる。CRC計算の実行において
は、CRCフイールド47の値自体は０として取扱われる。
長さフイールド48は、構成ROM27のスタートアドレス
から構成ROM27に用いられる最低アドレスバイトまでの
バイトの数を指定する値を含む。そうすると、カードの
ために留保されているアドレス空間の残りは他の用途の
ために利用できる。
ダイレクトリオフセツト値49はそれのアドレスから資
源ダイレクトリ50（第５図）のアドレスまでのオフセツ
トを指定する。それは使用されているバイトレーン中の
バイトのみをカウントする。
次に第３図を参照する。カードの資源ダイレクトリ50
のアドレスを決定するためにダイレクトリオフセツト値
が用いられる。この資源ダイレクトリ50はカードのため
のスロツト空間内にアドレスを有する（そのアドレスは
FnOO OOOO〜FnFF FFFF（16進法）であつて、ｎは、フ
オーマツトヘツダに割付けられた空間を除き、カードの
スロツト番号である）。
資源ダイレクトリ50の内容を第５図に示す。資源ダイ
レクトリ50はカードのフアームウエア中の各資源リスト
（資源Id51によりリストされている）に対するエントリ
を含み、各資源リスト60（第６図）へオフセツト52へ与
える。この好適な実施例では資源Idを０〜254の範囲と
することができる。０〜127の範囲はコンピユータによ
り求められる資源リスト60のために留保され、128〜254
の範囲は個々のカード設計者により割当てられる。資源
リスト50中の最後のエントリ55は識別番号255とオフセ
ツト値０を有しなければならず、リストの終りを示す。
カードのため１〜255の資源リストを持つことができる
ようにするこの方法により、前記テキサス・インスツル
メンツのNuBusシステムでは利用できなかつた融通性が
カード設計者にもたらされる。そのNuBusシステムでは
一定数の所定の資源の種類を定めることができ、フオー
マツトヘツダ中にオフセツトポインタを有する。本発明
は、個々のカード設計者により独立に拡張するための良
く定められた機構を提供するものである。
再び第３図を参照して、資源ダイレクトリ50中のオフ
セツト値52は資源リスト60を指す。資源リスト60の内容
は第６図に一層詳しく示されている。各資源リスト60は
１つの資源についての情報に対する１組の基準を含む。
この情報は資源の種類61と資源の名称64を含まなければ
ならない。この情報は、アイコン（icon）66と、ドライ
バおよび他のパラメータ67についての情報に対する基準
も含むことができる。資源リスト60は各エントリについ
ての識別番号63と、情報に対するオフセツト62とを含
む。この好適な実施例においては、識別番号63は０〜25
4の範囲でなければならない。番号０〜127は割当てられ
たエントリの種類のために留保され、128〜254の番号は
個々のカード説明者が必要に応じて使用できる。全ての
リストの最後の値69はリストの終りを示す値255を持た
なければならない。各識別番号には情報のアドレスを与
えるオフセツト値が組合わされる。
第３図はエントリに関連するコードまたはデータ31を
指す資源リスト60におけるオフセツト62の使用を示す。
この好適な実施例は、ボードの資源リストを求めたコ
ンピユータと通信する全てのカードについての１つの特
殊な資源リストを要する。この資源リストはカード識別
番号と、ペンダー情報と、ボードフラツグと、初期化コ
ードとをコンピユータへ与える。
コンピユータが動作を開始すると同時に、２段階プロ
セスが起る。第１に、カードが差込まれているかどうか
について各スロツトが調べられ、もし差込まれておれば
フオーマツトヘツダが読取られ、フオーマツトヘツダか
らの関連する情報が表に格納される。それから、各資源
についての情報が読出されて第２の表に格納される。
次に第７図を参照する。コンピユータは、最初に調べ
るべきスロツトを決定することにより、自動資源構成プ
ロセスを開始する（ブロツク70）。最初に調べるバイト
レーンが選択される（ブロツク71）。最大数のバイトレ
ーンの組合わせ101がバイトレーン３中にフオーマツト
ヘツダスタートアドレス105を有するから、本発明はそ
のバイトレーン３を初めに調べる。第１のスロツト中の
カードのためフオーマツトヘツダ29の始り第１のバイト
レーンにあるかどうかの検査が行われる（ブロツク7
2）。もしあれば、バイトレーン値が次に調べるバイト
レーンへ変えられ（ブロツク75）、フオーマツトヘツダ
の始りについてそのバイトレーンが調べられる。現在の
カードスロツトについて調べるべきバイトレーンがもう
なければ、誤りが表に記録される（ブロツク77）。調べ
るべきスロツトがまだあれば（ブロツク74）、調べられ
るスロツト番号が増加されて（ブロツク79）、プロセス
が繰返えされる。
次に第８図を参照する。この図には、フオーマツトヘ
ツダの始りが見出されたかどうかを調べるためにこの好
適な実施例により用いられる方法が示されている。ま
ず、バイトレーンコードフイールドが、前述の表に示さ
れている妥当なバイトレーンコードの１つを含んでいる
かどうかについてそのバイトレーンコードフイールドが
調べられる（ブロツク80）。バイトレーンコードが妥当
でなければ（分岐81）、フオーマツトヘツダの始りがこ
のバイトレーン89で見出されなかつたことになる。バイ
トレーンコードが妥当であれば（分岐82）、試験パター
ンフイールドが妥当な試験パターンを含んでいるかどう
かについてそのフイールドが調べられる（ブロツク8
4）。もし妥当な試験パターンを含んでいなければ（ブ
ロツク85）、フオーマツトヘツダの始りがこのバイトレ
ーンにおいて見出されなかつたことになる。逆に、妥当
な試験パターンが見出されたとすると（分岐86）、それ
は、フオーマツトヘツダの始りが見出されたことを示す
（ブロツク87）。
第７図と第８図に示されているように各スロツトがフ
オーマツトヘツダ29について調べられた後で、妥当なフ
オーマツトヘツダ29を有するスロツトが調べられる。資
源ダイレクトリ50と、資源リスト60と、その他の情報と
が読出され、基準の種類のようなデータとハードウエア
装置識別子が表に格納される。次に、資源ダイレクトリ
50と資源リスト60を読出すプロセスが示されている第９
図を参照する。第１にいくつかの編集が行われる。留保
されているフイールドが０にセツトされていることを確
かめるためにそのフイールドが調べられる（ブロツク9
0）。フオーマツトヘツダフイールドが妥当なフオーマ
ツトコードを含んでいるかどうかを確かめるためにその
フイールドが調べられる（ブロツク91）。改訂フイール
ドが妥当な改訂レベルを含んでいるかどうかを確かめる
ためにそのフイールドが調べられる（ブロツク92。CRC
値が正しい値を含んでいることを確かめるためにCRC値
が調べられる（ブロツク94）。いずれかの編集が失敗す
れば誤り状態が記録される（ブロツク99）。
フオーマツトヘツダのダイレクトリオフセツトフイー
ルド中のオフセツト値を調べることにより、資源ダイレ
クトリのアドレスが決定される（ブロツク95）。それか
ら、リソースダイレクトリ中の各エントリに対して、オ
フセツトにより基準とされている資源リストが読出さ
れ、関連する情報が表に格納される（ブロツク97）。
各カード上の各資源リストから関連する情報が読取ら
れて、格納された後で、コンピユータは自動資源構成プ
ロセスを終了する。装置に取付けられている各カードは
それの識別番号、ペンダー情報、カードの種類により識
別され、初期化コード、装置ドライバ等についての情報
が決定されている。
本発明はいくつかの面で従来技術より優れている。第
１に、アドレス空間中の所定の場所にフオーマツトヘツ
ダ29の僅かに20バイトを配置させる必要があるだけであ
る。従来のアドレツシング法は、固定されている場所に
128バイトのヘツダ情報９を配置する必要があつた。第
２に、フオーマツトヘツダ29を含んでいる構成ROM27
を、利用できるバイトレーンの任意の組合わせで配置で
きる。従来技術とは異なり、カード設計者は、構成ROM2
7を固定場所に置くことに制約されることはない。第３
に、任意の数の資源を定めることができる。従来技術と
は異なり、カード設計者は設定された数のリソースに限
定されない。第４に、従来の方法は、資源の種類のフイ
ールド中にビツトをセツトすることにより資源の種類を
決定していた。各ビツトは異なる種類の資源を示してい
た。たとえば、ビツト０をセツトすることはメモリ資源
を示し、ビツト１をセツトすることはブート資源を示
し、ビツト２をセツトすることはLAN資源を示し、ビツ
ト３をセツトすることはモニタ資源を示す。この方法を
用いると、より多くの資源の種類が加えられるにつれ
て、このフイールドに付加ビツトを加えなければならな
い。本発明は、資源の種類を識別するコードを含んでい
る８バイトフイールドを用いる。このフイールドは、フ
イールドの種類を示すフラツグと、資源の全体的な部類
を記述する部類記述子と、サブクラス指示子と、ドライ
バインターフエイス情報とを含むサブフイールドに分け
られる。そのサブクラスは資源の全体的な部類に更に分
ける。この利点の記載は本発明の全ての特徴を示すもの
ではなく、従来技術に対する本発明の重要な改良のいく
つかの例を示すものである。
以上、コンピユータ装置において資源を自動的に構成
する改良した方法および装置について説明した。アドレ
ス空間の使用を定するために構成ROMと規約を用いるこ
と、およびコンピユータの装置が動作を開始した時に資
源の種類および他の情報を決定する方法について説明し
た。
【図面の簡単な説明】
第１図はコンピユータ装置においてアドレス空間を割当
てる従来の規約を示す線図、第２図はアドレス空間を割
当てる本発明の規約を示す線図、第３図は本発明に従つ
てコンピユータ内のカードに対してｎ個の資源リストを
形成できるようにするためにオフセツトポインタを用い
る方法を示すブロツク図、第４図は本発明によるフオー
マツトヘツダーおよびその内容を示す線図、第５図は本
発明による資源ダイレクトリおよびその内容を示す線
図、第６図は本発明による資源リストおよびそれの内容
を示す線図、第７図はコンピユータがスタートさせられ
た時に本発明に従つて構成を決定する方法を示す流れ
図、第８図はフオーマツトヘツダのスタートが構成メモ
リ中に見出されたかどうかを決定する本発明の方法を示
す流れ図、第９図は本発明に従つて構成メモリ中の資源
ダイレクトリと資源リストを読出す方法を示す流れ図で
ある。 21,22……メモリ空間、26……アドレス空間、28,29,30
……領域、50……資源ダイレクトリ、60……資源リス
ト。
フロントページの続き (72)発明者 ウエイン・ルーフボアロウ アメリカ合衆国 94086 カリフオルニ ア州・サニイベール・ナンバー エフ 201・サウス フエアオークス アヴエ ニユウ・655 (56)参考文献 特開 昭60−86642（ＪＰ，Ａ) 特開 昭61−162899（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】コンピユータへ結合する回路を受けるため
    のスロツトを有する前記コンピユータにおいて前記回路
    の資源を構成を決定する改良した方法において、 （ａ）前記スロツトごとに、前記コンピユータのアドレ
    ス空間内の１組の所定のアドレスを調べてフオーマツト
    ヘツダの始りを探す過程と、 （ｂ）前記スロツトごとに、前記コンピユータのアドレ
    ス空間内のアドレスであつて、資源ダイレクトリが配置
    されているアドレスを、前記フオーマツトヘツダ中に配
    置されているダイレクトリフイールド内のオフセット値
    から計算する過程と、 （ｃ）前記資源ダイレクトリからエントリを順次読出
    し、対応する資源リストのアドレスを前記エントリ中の
    オフセツト値から決定する過程と、 （ｄ）前記資源リストごとに、前記資源リスト中に含ま
    れているデータと、前記資源リスト中に含まれているオ
    フセツトから計算されたアドレスに配置されているデー
    タとを順次読出することにより前記回路上の資源につい
    ての情報を決定する過程と、 （ｅ）前記資源の情報を前記コンピユータがアクセスで
    きる表に記録する過程と、 を備え、それにより前記コンピユータ内の前記回路上の
    資源の構成を決定することを特徴とするコンピユータへ
    結合する回路の資源の構成を決定する改良した方法。
  2. 【請求項２】コンピユータへ結合する回路を受けるため
    のスロツトを有する前記コンピユータにおいて前記回路
    の資源の構成を決定する改良した方法において、 （ａ）前記スロツトごとに、妥当なバイトレーンコード
    が存在するかどうかについて、前記スロツトへ割付けら
    れたアドレス区画内の各バイトレーン中の最高バイトに
    対応する１組のアドレスの１つに配置されている構成メ
    モリを調べる過程と、 （ｂ）前記妥当なバイトレーンコードが見出された前記
    スロツトごとに、妥当な試験パターンが存在するかどう
    かについて、前記レーンコードフイールドから所定のオ
    フセツトにある試験パターンフイールドを調べる過程
    と、 （ｃ）妥当なバイトレーンコードおよび妥当な試験パタ
    ーンが見出された前記スロツトごとに、前記バイトレー
    ンコードからの所定のオフセツトにおいてフイールドを
    編集して妥当な値の存在を検出する過程と、 （ｄ）妥当なバイトレーンコードと、妥当な試験パター
    ンおよび妥当な値が前記編集されたフイールド中に存在
    するような前記スロツトごとに、前記バイトレーンコー
    ドフイールドのアドレスからの所定のオフセツトである
    ダイレクトリオフセツトフイールドのアドレスとそのダ
    イレクトリオフセツトフイールドの内容の和を計算する
    ことにより、資源ダイレクトリが配置されているコンピ
    ユータのアドレス空間内のアドレスを決定する過程と、 （ｅ）前記資源ダイレクトリ中のエントリを順次読出
    し、前記エントリごとの対応する資源リストのアドレス
    を前記エントリ中のオフセツト値から決定する過程と、 （ｆ）前記資源リストごとに、前記資源リスト中に含ま
    れているデータと、前記資源リスト中に含まれているオ
    フセツトから計算されたアドレスに配置されているデー
    タとを順次読出すことにより前記回路上の資源について
    の情報を決定する過程と、 （ｇ）各前記回路上の資源の情報を前記コンピユータが
    アクセスできるデータ表に記録する過程と、を備え、そ
    れにより前記コンピユータ内の回路上の資源の構成を決
    定することを特徴とするコンピユータへ結合する回路の
    資源と構成を決定する改良した方法。
  3. 【請求項３】回路を受ける少くとも１個のスロツトを有
    するコンピユータに用いる前記回路であつて、この回路
    は、その回路の資源を決定する構成データを前記コンピ
    ユータへ与えるメモリを含む前記回路において、 フオーマツトヘツダを有する、前記メモリ中の１組の所
    定のアドレスの１つにおける前記メモリ中の第１のメモ
    リ空間と、 資源ダイレクトリを有する、前記第１のメモリ空間内の
    オフセツト値から決定できるアドレスにおける前記メモ
    リ中の第２のメモリ空間と、 資源リストを有する、前記第２のメモリ空間内のオフセ
    ツト値から決定できるアドレスにおける前記メモリ中の
    第３のメモリ空間と、 資源構成情報を有する、前記第３のメモリ空間内のオフ
    セツト値から決定できるアドレスにおける前記メモリ中
    の第４のメモリ空間と、 を備えることを特徴とする少くとも１個のスロツトを有
    するコンピユータに用いる回路。
  4. 【請求項４】回路を受ける少くとも１個のスロツトを有
    するコンピユータに用いる前記回路であつて、この回路
    は、その回路の資源を決定する構成データを前記コンピ
    ユータへ与えるメモリを含む前記回路において、 バイトレーンコードを有する、前記メモリ中の１組の所
    定のアドレスの１つにおける前記メモリ中の第１のメモ
    リ空間と、 ダイレクトリオフセツトを有する、前記メモリ中の前記
    第１とメモリ空間からの決定できるオフセツトにおける
    前記メモリ中の第２のメモリ空間と、 資源ダイレクトリを有する、前記第２のメモリ空間内の
    前記ダイレクトリオフセツトから計算される前記メモリ
    中のアドレスにおける前記メモリ中の第３のメモリ空間
    と、 資源構成情報またはオフセツト値を有するエントリを有
    する資源リストを有する、前記第３のメモリ空間内のオ
    フセツト値から決定できるアドレスにおける前記メモリ
    中の第４のメモリ空間と、 資源形式を有する、前記第４のメモリ空間内のオフセツ
    トから決定されれアドレスにおける前記メモリ中の第５
    のメモリ空間と、 資源構成情報を有する、前記第５のメモリ空間内のオフ
    セツトから決定できるアドレスにおける前記メモリ中の
    第６のメモリ空間と、 を備えることを特徴とする少くとも１個のスロツトを有
    するコンピユータに用いる回路。
JP63093282A 1987-04-17 1988-04-15 コンピュータへ結合する回路の資源の構成を決定する改良した方法および回路 Expired - Lifetime JP2587267B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3952187A 1987-04-17 1987-04-17
US039,521 1987-04-17

Publications (2)

Publication Number Publication Date
JPS63279340A JPS63279340A (ja) 1988-11-16
JP2587267B2 true JP2587267B2 (ja) 1997-03-05

Family

ID=21905919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63093282A Expired - Lifetime JP2587267B2 (ja) 1987-04-17 1988-04-15 コンピュータへ結合する回路の資源の構成を決定する改良した方法および回路

Country Status (10)

Country Link
JP (1) JP2587267B2 (ja)
KR (1) KR880013065A (ja)
AU (1) AU611137B2 (ja)
BR (1) BR8801840A (ja)
CA (1) CA1296806C (ja)
DE (1) DE3812607A1 (ja)
FR (1) FR2614122B1 (ja)
GB (1) GB2203869B (ja)
HK (1) HK52992A (ja)
SG (1) SG39292G (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693161A (zh) * 2012-05-16 2012-09-26 武汉大学 一种并行的土地资源质量评价因子空间量化方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979148A (en) * 1988-12-09 1990-12-18 International Business Machines Corporation Increasing options in mapping ROM in computer memory space
EP0375981B1 (en) * 1988-12-30 1995-08-02 International Business Machines Corporation Method and apparatus for applying electric power to electronic components
US5121500A (en) * 1988-12-30 1992-06-09 International Business Machines Corporation Preliminary polling for identification and location of removable/replaceable computer components prior to power-up
FR2645989A1 (fr) * 1989-04-17 1990-10-19 Bull Sa Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier
DE3942139C2 (de) * 1989-12-20 1995-04-13 Siemens Ag Verfahren zur Initialisierung von in einem Rechnersystem zusammengeschalteten Prozessoren
DE4009437A1 (de) * 1990-03-23 1991-09-26 Voest Alpine Automotive Mehrcomputersystem
GB2245726B (en) * 1990-06-29 1994-08-24 Sun Microsystems Inc Accessing an option board in a computer system
FR2692701B1 (fr) * 1992-06-18 1994-09-30 Aerospatiale Procédé de contrôle de configuration d'une installation complexe et dispositif pour la mise en Óoeuvre de ce procédé.
US5325532A (en) * 1992-09-25 1994-06-28 Compaq Computer Corporation Automatic development of operating system boot image
JPH08502378A (ja) * 1992-11-16 1996-03-12 マイクロソフト コーポレイション 装置ドライバをロードする方法
WO1995017714A1 (en) * 1993-12-21 1995-06-29 Taligent, Inc. Automatic hardware configuration
US6421069B1 (en) * 1997-07-31 2002-07-16 Sony Corporation Method and apparatus for including self-describing information within devices
US6098117A (en) * 1998-04-20 2000-08-01 National Instruments Corporation System and method for controlling access to memory configured within an I/O module in a distributed I/O system
US6233611B1 (en) 1998-05-08 2001-05-15 Sony Corporation Media manager for controlling autonomous media devices within a network environment and managing the flow and format of data between the devices
US6694354B1 (en) * 1998-11-30 2004-02-17 Telefonaktiebolaget Lm Ericsson (Publ) Host computer access to peripheral device drivers
GB2345354B (en) * 1998-12-29 2003-07-09 Inventec Corp Sound blaster (RTM) interface card auto-detection method
US6539476B1 (en) * 1999-08-12 2003-03-25 Handspring, Inc. Mobile computer system capable for copying set-up application including removal routine from peripheral device for removing device programs after the device is removed
US6611912B1 (en) 2000-02-04 2003-08-26 Advanced Micro Devices, Inc. Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
GB2368669B (en) 2000-10-31 2005-06-22 Advanced Risc Mach Ltd Integrated circuit configuration
US6823449B2 (en) * 2001-03-09 2004-11-23 Sun Microsystems, Inc. Directory structure-based reading of configuration ROM
GB2383854B (en) * 2001-09-06 2005-06-22 Sun Microsystems Inc Method for checking a computer system configuration
DE10343670A1 (de) * 2003-09-18 2005-05-25 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Gerätetreiber für Feldgeräte der Prozessautomatisierungstechnik
US7565220B2 (en) 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7814046B2 (en) 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor
KR101591076B1 (ko) * 2014-10-02 2016-02-03 (주)스마일게이트엔터테인먼트 리소스 무결성 체크 장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3803560A (en) * 1973-01-03 1974-04-09 Honeywell Inf Systems Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system
US4589063A (en) * 1983-08-04 1986-05-13 Fortune Systems Corporation Data processing system having automatic configuration
IL85518A0 (en) * 1987-03-13 1988-08-31 Apple Computer Computer with expansion slots for cards and card therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693161A (zh) * 2012-05-16 2012-09-26 武汉大学 一种并行的土地资源质量评价因子空间量化方法
CN102693161B (zh) * 2012-05-16 2014-04-16 武汉大学 一种并行的土地资源质量评价因子空间量化方法

Also Published As

Publication number Publication date
KR880013065A (ko) 1988-11-29
BR8801840A (pt) 1988-11-22
AU1418588A (en) 1988-10-20
SG39292G (en) 1992-05-22
HK52992A (en) 1992-07-24
DE3812607A1 (de) 1988-10-27
GB2203869B (en) 1991-10-23
FR2614122B1 (fr) 1992-01-24
AU611137B2 (en) 1991-06-06
GB8720019D0 (en) 1987-09-30
CA1296806C (en) 1992-03-03
JPS63279340A (ja) 1988-11-16
FR2614122A1 (fr) 1988-10-21
GB2203869A (en) 1988-10-26

Similar Documents

Publication Publication Date Title
JP2587267B2 (ja) コンピュータへ結合する回路の資源の構成を決定する改良した方法および回路
CA1293821C (en) Computer system having mode independent addressing
JP2986075B2 (ja) ローカル・オブジェクト・アドレス及びグローバル・オブジェクト識別子を結合して単一オブジェクト・ポインタにするためのシステム
US5581787A (en) Processing system and method for allocating address space among adapters using slot ID and address information unique to the adapter's group
JP2718423B2 (ja) オペレーティング・システム定義ファイルを有するデータ処理システム
US20130080838A1 (en) Programming in a Simultaneous Multi-Threaded Processor Environment
EP0889422A2 (en) Global file system-based system and method for rendering devices on a cluster globally visible
US4979148A (en) Increasing options in mapping ROM in computer memory space
US4787030A (en) Data processing apparatus with fixed address space
US5640507A (en) Method and apparatus for identifying read only memory
JPH05225046A (ja) 構成可能メモリサブシステム
JPH11175378A (ja) Ｒａｍディスクを使用するためのシステムおよび方法
US6304951B1 (en) Data processing system and method for generating virtual memory descriptors including pretranslated physical addresses
WO1999001817A1 (en) Defragmentation of stored data without pointer indirection
US3942155A (en) System for packing page frames with segments
US6625673B1 (en) Method for assigning addresses to input/output devices
US6167463A (en) Firm addressing for devices on a fibre channel arbitrated loop
US5394545A (en) System for determination and display of memory used, dedicated, and shared by a process at a particular time
US7039733B2 (en) Method, system, and apparatus for eliminating bus renumbering in a computer system
JP3141146B2 (ja) ワンチップマイクロコンピュータ
US6272576B1 (en) Method for extending the available number of configuration registers
JP3253357B2 (ja) 連結テーブル内の格納データへの高効率アクセス方法
US6493822B1 (en) Foreign drive determination and drive letter conflict resolution
CN108874468B (zh) 应用程序的加载方法、装置、计算机设备及存储介质
US6374340B1 (en) Method of managing memory for a PCI bus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12