JP2586863B2 - 相補形ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
相補形ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JP2586863B2 JP2586863B2 JP4219154A JP21915492A JP2586863B2 JP 2586863 B2 JP2586863 B2 JP 2586863B2 JP 4219154 A JP4219154 A JP 4219154A JP 21915492 A JP21915492 A JP 21915492A JP 2586863 B2 JP2586863 B2 JP 2586863B2
- Authority
- JP
- Japan
- Prior art keywords
- profile
- npn
- pnp
- layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 67
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 5
- 239000010410 layer Substances 0.000 description 112
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000011161 development Methods 0.000 description 6
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- 239000000654 additive Substances 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 5
- 229910052790 beryllium Inorganic materials 0.000 description 5
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000234435 Lilium Species 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【従来の技術】本発明は、一般に、単一基層上の相補形
ＮＰＮ及びＰＮＰバイポーラトランジスタの製造方法、
より詳しくは、単一基層上に相補形ＮＰＮ及びＰＮＰヘ
テロ接合バイポーラトランジスタを製造するための選択
的分子ビームエピタキシー方法に関する。
ＮＰＮ及びＰＮＰバイポーラトランジスタの製造方法、
より詳しくは、単一基層上に相補形ＮＰＮ及びＰＮＰヘ
テロ接合バイポーラトランジスタを製造するための選択
的分子ビームエピタキシー方法に関する。
【０００２】
【産業上の利用分野】所望のＮＰＮ若しくはＰＮＰ半導
体デバイスを製造するため、従来技術では異なる方法が
知られている。ＮＰＮ及びＰＮＰバイポーラトランジス
タそれら両方を含む回路を製造する場合、別々の基層上
にそれらのトランジスタを形成する必要があると考える
ことがある。しかしながら、相補形ＮＰＮ・ＰＮＰバイ
ポーラトランジスタを同一基層上に成長させることによ
り、多くの分野で多大な利点がもたらされることが知ら
れている。このような相補形デバイスは、これに限定さ
れるものではないが、共に公知技術であるプッシュ・プ
ル電力増幅器及び能動負荷を組み入んだ回路に適用でき
る。別々のＮＰＮ及びＰＮＰトランジスタと比較した場
合の相補形ＮＰＮ／ＰＮＰバイポーラトランジスタの利
点が、Ｐ．Ｒ．Ｇｒａｙ及びＲ．Ｇ．Ｍｅｙｅｒ等によ
る「Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ
Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
ｓ」 （Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｎｅ
ｗ Ｙｏｒｋ， １９７７）に更に詳しく記述されてい
る。シリコンから形成された半導体デバイスに対して、
拡散やイオン注入のような現存の製造技術を用いて同一
基層上の有用な回路にバイポーラＮＰＮ・ＰＮＰトラン
ジスタを製造することが可能である。
体デバイスを製造するため、従来技術では異なる方法が
知られている。ＮＰＮ及びＰＮＰバイポーラトランジス
タそれら両方を含む回路を製造する場合、別々の基層上
にそれらのトランジスタを形成する必要があると考える
ことがある。しかしながら、相補形ＮＰＮ・ＰＮＰバイ
ポーラトランジスタを同一基層上に成長させることによ
り、多くの分野で多大な利点がもたらされることが知ら
れている。このような相補形デバイスは、これに限定さ
れるものではないが、共に公知技術であるプッシュ・プ
ル電力増幅器及び能動負荷を組み入んだ回路に適用でき
る。別々のＮＰＮ及びＰＮＰトランジスタと比較した場
合の相補形ＮＰＮ／ＰＮＰバイポーラトランジスタの利
点が、Ｐ．Ｒ．Ｇｒａｙ及びＲ．Ｇ．Ｍｅｙｅｒ等によ
る「Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ
Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
ｓ」 （Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｎｅ
ｗ Ｙｏｒｋ， １９７７）に更に詳しく記述されてい
る。シリコンから形成された半導体デバイスに対して、
拡散やイオン注入のような現存の製造技術を用いて同一
基層上の有用な回路にバイポーラＮＰＮ・ＰＮＰトラン
ジスタを製造することが可能である。
【０００３】今日のようにパイポーラトンラジスタに周
波数とスピードが要求されることを考えれば、非常に有
用なものとされるデバイスは、ヘテロ接合型パイポーラ
（ＨＢＴ）トランジスタ、即ち、ＧａＡｓ／ＡｌＧａＡ
ｓ（ガリウム ひ化物／アルミニウム・ガリウム ひ化
物）若しくはＩｎＧａＡｓ／ＩｎＡｌＡｓ／ＩｎＰ（イ
ンジウム ガリウム ひ化物／インジウム アルミニウ
ム ひ化物／インジウム リン化物）で一般的に構成さ
れた異なる物質の少なくとも１つのＰＮ接合を含むバイ
ポーラトランジスタである。相補形シリコンＮＰＮ・Ｐ
ＮＰバイポーラトランジスタに適用できる製造技術は一
般に、ＧａＡｓ／ＡｌＧａＡｓやＩｎＧａＡｓ／ＩｎＡ
ｌＡｓ／ＩｎＰ ＨＢＴｓのような型には適していな
い。
波数とスピードが要求されることを考えれば、非常に有
用なものとされるデバイスは、ヘテロ接合型パイポーラ
（ＨＢＴ）トランジスタ、即ち、ＧａＡｓ／ＡｌＧａＡ
ｓ（ガリウム ひ化物／アルミニウム・ガリウム ひ化
物）若しくはＩｎＧａＡｓ／ＩｎＡｌＡｓ／ＩｎＰ（イ
ンジウム ガリウム ひ化物／インジウム アルミニウ
ム ひ化物／インジウム リン化物）で一般的に構成さ
れた異なる物質の少なくとも１つのＰＮ接合を含むバイ
ポーラトランジスタである。相補形シリコンＮＰＮ・Ｐ
ＮＰバイポーラトランジスタに適用できる製造技術は一
般に、ＧａＡｓ／ＡｌＧａＡｓやＩｎＧａＡｓ／ＩｎＡ
ｌＡｓ／ＩｎＰ ＨＢＴｓのような型には適していな
い。
【０００４】分子ビームエピタキシーは、非常に正確な
ドーピングと厚みの制約を必要とする半導体デバイスを
製造する場合に一般的に使用される。それがシリコンホ
モ接合であっても、ＧａＡｓ／ＡｌＧａＡｓ若しくはＩ
ｎＧａＡｓ／ＩｎＡｌＡｓ／ＩｎＰヘテロ接合トランジ
スタデバイスであっても、同一基層上に分子ビームエピ
タキシーを用いてＮＰＮ・ＰＮＰトランジスタを製造し
しかも質の高いデバイスを作り出すことは、今まで不可
能と考えられてきた。従来試みた１つの方法は、ある基
層上にＮＰＮ若しくはＰＮＰプロフィール（ｐｒｏｆｉ
ｌｅ）のいづれかを製造し、その後、その形成されたプ
ロフィールを窒化けい素層で覆うというものである。窒
化けい素は適当な方法により、相対するＮＰＮ若しくは
ＰＮＰプロフィールを成長させる基層領域から除去され
る。この手続きによれば、既に成長させたＮＰＮ若しく
はＰＮＰプロフィールに対して他のプロフィールの成長
処理の間に損失を与えてしまうため、全く完全なものを
製造することはできない。それ故、このような手続きは
最終デバイスの応答特性を劣化させる。
ドーピングと厚みの制約を必要とする半導体デバイスを
製造する場合に一般的に使用される。それがシリコンホ
モ接合であっても、ＧａＡｓ／ＡｌＧａＡｓ若しくはＩ
ｎＧａＡｓ／ＩｎＡｌＡｓ／ＩｎＰヘテロ接合トランジ
スタデバイスであっても、同一基層上に分子ビームエピ
タキシーを用いてＮＰＮ・ＰＮＰトランジスタを製造し
しかも質の高いデバイスを作り出すことは、今まで不可
能と考えられてきた。従来試みた１つの方法は、ある基
層上にＮＰＮ若しくはＰＮＰプロフィール（ｐｒｏｆｉ
ｌｅ）のいづれかを製造し、その後、その形成されたプ
ロフィールを窒化けい素層で覆うというものである。窒
化けい素は適当な方法により、相対するＮＰＮ若しくは
ＰＮＰプロフィールを成長させる基層領域から除去され
る。この手続きによれば、既に成長させたＮＰＮ若しく
はＰＮＰプロフィールに対して他のプロフィールの成長
処理の間に損失を与えてしまうため、全く完全なものを
製造することはできない。それ故、このような手続きは
最終デバイスの応答特性を劣化させる。
【０００５】相補形ＨＢＴを開発するために金属有機気
相エピタキシー（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐ
ｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）（ＭＯＶＰＥ）を
用いる方法が最近ある文献で報告された。Ｄａｖｉｄ
Ｂ． Ｓｌａｔｅｒ、Ｊｒ．等による「Ｍｏｎｏｌｉｔ
ｈｉｃ Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｃｏｍｐｌｅ
ｍｅｎｔａｒｙ ＨＢＴ’ｓ Ｂｙ Ｓｅｌｅｃｔｅｄ
ＭＯＶＰＥ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅ、Ｌｅｔｔｅｒｓ、Ｖｏｌ．１１、Ｎｏ．４、１
９９０年４月を参照。この手続きでは、先ず、ＰＮＰ若
しくはＮＰＮプロフィールをＭＯＶＰＥプロセスを用い
て設けた後、窒化けい素のマスクがそのプロフィール上
に付与される。窒化けい素のマスクを選択的にエッチン
グして取り除き、そうして残りのＮＰＮ構造を設けるこ
とができる。この手続きによってもある程度の成功は得
られるが、こうして得られた相補形ＨＢＴデバイスの性
能は低い。また、ＭＯＶＰＥプロセスのパラメータ制御
は分子ビームエピタキシーによって達成し得るパラメー
タ制御と同じではない。
相エピタキシー（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐ
ｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）（ＭＯＶＰＥ）を
用いる方法が最近ある文献で報告された。Ｄａｖｉｄ
Ｂ． Ｓｌａｔｅｒ、Ｊｒ．等による「Ｍｏｎｏｌｉｔ
ｈｉｃ Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｃｏｍｐｌｅ
ｍｅｎｔａｒｙ ＨＢＴ’ｓ Ｂｙ Ｓｅｌｅｃｔｅｄ
ＭＯＶＰＥ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅ、Ｌｅｔｔｅｒｓ、Ｖｏｌ．１１、Ｎｏ．４、１
９９０年４月を参照。この手続きでは、先ず、ＰＮＰ若
しくはＮＰＮプロフィールをＭＯＶＰＥプロセスを用い
て設けた後、窒化けい素のマスクがそのプロフィール上
に付与される。窒化けい素のマスクを選択的にエッチン
グして取り除き、そうして残りのＮＰＮ構造を設けるこ
とができる。この手続きによってもある程度の成功は得
られるが、こうして得られた相補形ＨＢＴデバイスの性
能は低い。また、ＭＯＶＰＥプロセスのパラメータ制御
は分子ビームエピタキシーによって達成し得るパラメー
タ制御と同じではない。
【０００６】ここで必要となるものは、共通基層上の相
補形ＮＰＮ・ＰＮＰ ＨＢＴデバイスを成長させること
ができる分子ビームエピタキシー手続きである。従っ
て、本発明の目的はそのような方法を提供することにあ
る。
補形ＮＰＮ・ＰＮＰ ＨＢＴデバイスを成長させること
ができる分子ビームエピタキシー手続きである。従っ
て、本発明の目的はそのような方法を提供することにあ
る。
【０００７】
【発明の概要】分子ビームエピタキシーによって共通基
層上に相補形ＮＰＮ及びＰＮＰヘテロ接合バイポーラト
ランジスタを製造する方法が開示されている。このエピ
タキシャル成長手続きにおいては、ＮＰＮ若しくはＰＮ
Ｐプロフィールが最初に適切な基層上に付与される。そ
の後、窒化けい素層が蒸着プロセスによってこのプロフ
ィールの上部に付与され、この窒化けい素はマスキング
物質として機能する。次に、レジスト層が窒化けい素マ
スキング物質上に付与される。パターン化されたマスキ
ング物質層をレジスト層に関連する形態として所望のパ
ターンを形成する。このレジスト層は従来と同様の方法
でマスキング物質を通じて照射され且つエッチングさ
れ、相対するＨＢＴ構造が製造される基層上のエリアを
溶解し、除去する。開口エリアにおいて基層が再びエッ
チングされ、適切なエピタキシャル成長を行なうために
清浄された表面を露出する。次に、基層を加熱すること
によって窒化けい素マスキング物質が濃密にされ、真空
中でプロフィール層を成長させる。ＮＰＮ若しくはＰＮ
Ｐ相補形デバイスプロフィールが分子ビームエピタキシ
ーによって付与され、露出された基層上に質の高い結晶
性プロフィール層を、窒化けい素マスキングフィルム上
に多結晶質物質を形成する。その後、成長させたプロフ
ィール層の上部にレジストが付与され、適当なマスクが
レジスト層に関連して形成される。多結晶質層がエッチ
ングによって除去され、この結果、２つの隣接する相補
形ＮＰＮ及びＰＮＰ構造が同一の基層上に形成される。
層上に相補形ＮＰＮ及びＰＮＰヘテロ接合バイポーラト
ランジスタを製造する方法が開示されている。このエピ
タキシャル成長手続きにおいては、ＮＰＮ若しくはＰＮ
Ｐプロフィールが最初に適切な基層上に付与される。そ
の後、窒化けい素層が蒸着プロセスによってこのプロフ
ィールの上部に付与され、この窒化けい素はマスキング
物質として機能する。次に、レジスト層が窒化けい素マ
スキング物質上に付与される。パターン化されたマスキ
ング物質層をレジスト層に関連する形態として所望のパ
ターンを形成する。このレジスト層は従来と同様の方法
でマスキング物質を通じて照射され且つエッチングさ
れ、相対するＨＢＴ構造が製造される基層上のエリアを
溶解し、除去する。開口エリアにおいて基層が再びエッ
チングされ、適切なエピタキシャル成長を行なうために
清浄された表面を露出する。次に、基層を加熱すること
によって窒化けい素マスキング物質が濃密にされ、真空
中でプロフィール層を成長させる。ＮＰＮ若しくはＰＮ
Ｐ相補形デバイスプロフィールが分子ビームエピタキシ
ーによって付与され、露出された基層上に質の高い結晶
性プロフィール層を、窒化けい素マスキングフィルム上
に多結晶質物質を形成する。その後、成長させたプロフ
ィール層の上部にレジストが付与され、適当なマスクが
レジスト層に関連して形成される。多結晶質層がエッチ
ングによって除去され、この結果、２つの隣接する相補
形ＮＰＮ及びＰＮＰ構造が同一の基層上に形成される。
【０００８】ＨＢＴトランジスタ回路自身を開発するに
は、上で形成された構造を適当なチャンバに位置づけて
更に処理を施す。以下の製造段階においては、所望のエ
ミッタ及びベースメサ（ｍｅｓａ）が適当なオーム接触
と共に開発される。本発明のより好ましい実施例によれ
ば、Ｐオーム接触はＮオーム接触でなされるのと同様な
方法で、ＮＰＮ及びＰＮＰプロフィール上で同時に開発
される。残りの層も付与され、こうして多くの所望の特
性を有する有用なソリッドステート回路を形成する。
は、上で形成された構造を適当なチャンバに位置づけて
更に処理を施す。以下の製造段階においては、所望のエ
ミッタ及びベースメサ（ｍｅｓａ）が適当なオーム接触
と共に開発される。本発明のより好ましい実施例によれ
ば、Ｐオーム接触はＮオーム接触でなされるのと同様な
方法で、ＮＰＮ及びＰＮＰプロフィール上で同時に開発
される。残りの層も付与され、こうして多くの所望の特
性を有する有用なソリッドステート回路を形成する。
【０００９】本発明の他の目的、利点、及び特徴は、以
下の記述及び請求項を添付図面とともに参照することに
よって明かとなるであろう。
下の記述及び請求項を添付図面とともに参照することに
よって明かとなるであろう。
【００１０】
【実施例】より好ましい実施例である以下の記述は単な
る例であり、本発明若しくはその用途若しくはその使用
を限定する趣旨ではない。図１は、共通基層上に相補形
ＮＰＮ・ＰＮＰ型プロフィールを製造する方法を示す。
図１において、参照番号１０は、本発明のより好ましい
実施例の１つに従って種々の開発段階を通じて形成され
ている製造中の構造を示す。構造１０は図１の（Ａ）〜
（Ｆ）に示した種々の製造段階の各々において、適当な
真空チャンバ（図示せず）に配置されるであろうことに
注意していただきたい。また、これらのプロフィールは
分子ビームエピタキシーによって付与され、またその手
続きは当業者によく知られたものであるということにも
注意していただきたい。
る例であり、本発明若しくはその用途若しくはその使用
を限定する趣旨ではない。図１は、共通基層上に相補形
ＮＰＮ・ＰＮＰ型プロフィールを製造する方法を示す。
図１において、参照番号１０は、本発明のより好ましい
実施例の１つに従って種々の開発段階を通じて形成され
ている製造中の構造を示す。構造１０は図１の（Ａ）〜
（Ｆ）に示した種々の製造段階の各々において、適当な
真空チャンバ（図示せず）に配置されるであろうことに
注意していただきたい。また、これらのプロフィールは
分子ビームエピタキシーによって付与され、またその手
続きは当業者によく知られたものであるということにも
注意していただきたい。
【００１１】図１の（Ａ）を参照すると、半絶縁性Ｇａ
Ａｓ基層１２が示されている。基層１２上には、ＰＮＰ
プロフィール１４が分子ビームエピタキシーによって所
望の厚さまで成長されている。図１において、プロフィ
ール１４（以下に述べるプロフィール２２も同様）は単
一層として示されているが、図２を参照しつつ以下に記
述している通り、実際には正確に成長させた一連のフィ
ルムを含むことが理解されよう。また、ＧａＡｓ基層１
２は例として用いられており、ＩｎＰのような他の適当
な基層を用いて等しく置換できる。最後に、ＰＮＰプロ
フィール１４を先に成長させる。なぜなら、ＰＮＰプロ
フィールは最終デバイスのＮＰＮプロフィールに比べて
より大きなエリアで用いられ、このようにＮＰＮプロフ
ィールの前にＰＮＰプロフィールを下の配置した場合に
は、より質の高いデバイスを作るのにより適しているか
らである。それ故、ＮＰＮプロフィールを初めに付与す
ることは、本発明の範囲内となることが理解されよう。
Ａｓ基層１２が示されている。基層１２上には、ＰＮＰ
プロフィール１４が分子ビームエピタキシーによって所
望の厚さまで成長されている。図１において、プロフィ
ール１４（以下に述べるプロフィール２２も同様）は単
一層として示されているが、図２を参照しつつ以下に記
述している通り、実際には正確に成長させた一連のフィ
ルムを含むことが理解されよう。また、ＧａＡｓ基層１
２は例として用いられており、ＩｎＰのような他の適当
な基層を用いて等しく置換できる。最後に、ＰＮＰプロ
フィール１４を先に成長させる。なぜなら、ＰＮＰプロ
フィールは最終デバイスのＮＰＮプロフィールに比べて
より大きなエリアで用いられ、このようにＮＰＮプロフ
ィールの前にＰＮＰプロフィールを下の配置した場合に
は、より質の高いデバイスを作るのにより適しているか
らである。それ故、ＮＰＮプロフィールを初めに付与す
ることは、本発明の範囲内となることが理解されよう。
【００１２】図１の（Ｂ）は、基層１２と向き合ったＰ
ＮＰプロフィール１４上に、プラズマ強化型気相成長法
のようなプロセスによって付与された窒化けい素層１６
を示す。窒化けい素層１６は、ＰＮＰ ＨＢＴが製造さ
れるエリアに成長させるＰＮＰ層をシールドするために
ブロッキング層として用いられるものである。ＰＮＰプ
ロフィール１４上に窒化けい素層１６を付与する他の方
法も、本発明の範囲にあることに注意すべきであろう。
ＮＰプロフィール１４上に、プラズマ強化型気相成長法
のようなプロセスによって付与された窒化けい素層１６
を示す。窒化けい素層１６は、ＰＮＰ ＨＢＴが製造さ
れるエリアに成長させるＰＮＰ層をシールドするために
ブロッキング層として用いられるものである。ＰＮＰプ
ロフィール１４上に窒化けい素層１６を付与する他の方
法も、本発明の範囲にあることに注意すべきであろう。
【００１３】次に、レジスト層１８が、窒化けい素層１
６上によく知られたプロセスによって付与される。マス
ク２０が層１８の上に形成され、基層１２上のＰＮＰプ
ロフィールエリアの所望パターンを確立するために用い
られる。図１の（Ｂ）では、マスク２０はレジスト層１
８上部でいくらかの適当な距離をおいて示されている
が、このマスク２０をレジスト層１８上を含む他のレベ
ルに位置付けることも知られている。レジスト層１８の
いくつかのエリアを照射によって露光するため、マスク
２０に形成された穴を通じてレジスト層１８が照射によ
って露光され、所望のＰＮＰエリアを窒化けい素層１６
の上に確立する。その後、レジスト層１８が適当な溶剤
によって現像され、この現像により、照射によって露光
されたエリアは溶解され、露光されなかったレジストエ
リアは溶解されない。次に、エッチング剤溶液が窒化け
い素層１６に付与され、レジスト層１８の溶解領域と一
致するエリアの窒化けい素が除去され、ＰＮＰプロフィ
ール層が下方で露出される。図１の（Ｂ）は、レジスト
層１８をエッチングして、マスク２０のパターンによっ
て表された窒化けい素層１６を露出し且つ除去した後の
構造１０を示す。
６上によく知られたプロセスによって付与される。マス
ク２０が層１８の上に形成され、基層１２上のＰＮＰプ
ロフィールエリアの所望パターンを確立するために用い
られる。図１の（Ｂ）では、マスク２０はレジスト層１
８上部でいくらかの適当な距離をおいて示されている
が、このマスク２０をレジスト層１８上を含む他のレベ
ルに位置付けることも知られている。レジスト層１８の
いくつかのエリアを照射によって露光するため、マスク
２０に形成された穴を通じてレジスト層１８が照射によ
って露光され、所望のＰＮＰエリアを窒化けい素層１６
の上に確立する。その後、レジスト層１８が適当な溶剤
によって現像され、この現像により、照射によって露光
されたエリアは溶解され、露光されなかったレジストエ
リアは溶解されない。次に、エッチング剤溶液が窒化け
い素層１６に付与され、レジスト層１８の溶解領域と一
致するエリアの窒化けい素が除去され、ＰＮＰプロフィ
ール層が下方で露出される。図１の（Ｂ）は、レジスト
層１８をエッチングして、マスク２０のパターンによっ
て表された窒化けい素層１６を露出し且つ除去した後の
構造１０を示す。
【００１４】図１の（Ｃ）には、ＰＮＰプロフィール層
１４上のパターン化された窒化けい素層１６が示されて
おり、ＮＰＮプロフィールが成長される基層１２のエリ
アを清浄する。特に、プロフィール層１４とそれに対応
する窒化けい素層１６は、上述のように、相補形ＮＰＮ
プロフィール層が付与されるエリアで適当な溶剤によっ
てエッチングされる。残りのレジスト層１８も、適当な
溶剤によって溶解される。その後、ＧａＡｓ基層１２が
露出エリアでエッチングされ、清浄した表面に対して適
当なエピタキシャル成長を利用できるようにする。更
に、残りの窒化けい素マスク層１６が、真空内で構造１
０全体をほぼ３５０°Ｃまで熱を加えることによって濃
密に（ｄｅｎｓｉｆｙ）される。これにより、清浄さ
れ、ガス抜きされた濃密な窒化けい素層１６が、構造１
０を分子ビームエピタキシャル成長チャンバに再導入す
る前に提供されることになる。
１４上のパターン化された窒化けい素層１６が示されて
おり、ＮＰＮプロフィールが成長される基層１２のエリ
アを清浄する。特に、プロフィール層１４とそれに対応
する窒化けい素層１６は、上述のように、相補形ＮＰＮ
プロフィール層が付与されるエリアで適当な溶剤によっ
てエッチングされる。残りのレジスト層１８も、適当な
溶剤によって溶解される。その後、ＧａＡｓ基層１２が
露出エリアでエッチングされ、清浄した表面に対して適
当なエピタキシャル成長を利用できるようにする。更
に、残りの窒化けい素マスク層１６が、真空内で構造１
０全体をほぼ３５０°Ｃまで熱を加えることによって濃
密に（ｄｅｎｓｉｆｙ）される。これにより、清浄さ
れ、ガス抜きされた濃密な窒化けい素層１６が、構造１
０を分子ビームエピタキシャル成長チャンバに再導入す
る前に提供されることになる。
【００１５】図１の（Ｄ）には、ＰＮＰプロフィール１
４上部の残りの窒化けい素層１６上で分子ビームエピタ
キシーによってＮＰＮプロフィール層２２を成長させた
ものと、清浄されエッチングされた基層１２の一部が示
されている。この手続きによれば、質の高い結晶質のエ
ピタキシャルフィルム層が基層１２の清浄エリア上に形
成され、多結晶質物質が窒化けい素層１６上に形成され
る。ＮＰＮプロフィール層２２が第２のレジスト層２４
で覆われ、適当なマスク２６が所望のＮＰＮパターンに
従って図１の（Ｅ）に示すように位置付けられる。照射
段階が実行されると、ＰＮＰプロフィールに関連して上
で述べたようにレジスト層２４が溶解される。図１の
（Ｅ）は、レジスト層２４がマスク２６を通じて照射さ
れ、その照射位置において適当な溶液によってエッチン
グされた後の構造１０を示している。次に、ＮＰＮプロ
フィール２２の多結晶質部分が適当な溶液によってエッ
チングされ、残りのレジスト層２４と同様に、２つの隣
接領域、ＰＮＰプロフィール１４及びＮＰＮプロフィー
ル２２が図１の（Ｆ）のように形成される。
４上部の残りの窒化けい素層１６上で分子ビームエピタ
キシーによってＮＰＮプロフィール層２２を成長させた
ものと、清浄されエッチングされた基層１２の一部が示
されている。この手続きによれば、質の高い結晶質のエ
ピタキシャルフィルム層が基層１２の清浄エリア上に形
成され、多結晶質物質が窒化けい素層１６上に形成され
る。ＮＰＮプロフィール層２２が第２のレジスト層２４
で覆われ、適当なマスク２６が所望のＮＰＮパターンに
従って図１の（Ｅ）に示すように位置付けられる。照射
段階が実行されると、ＰＮＰプロフィールに関連して上
で述べたようにレジスト層２４が溶解される。図１の
（Ｅ）は、レジスト層２４がマスク２６を通じて照射さ
れ、その照射位置において適当な溶液によってエッチン
グされた後の構造１０を示している。次に、ＮＰＮプロ
フィール２２の多結晶質部分が適当な溶液によってエッ
チングされ、残りのレジスト層２４と同様に、２つの隣
接領域、ＰＮＰプロフィール１４及びＮＰＮプロフィー
ル２２が図１の（Ｆ）のように形成される。
【００１６】図２は、図１の（Ｆ）に示したものと同様
にして分子ビームエピタキシーによって成長させたＰＮ
Ｐプロフィール１４及びＮＰＮプロフィール２２の異な
る層を示す。この図において、ＮＰＮ及びＰＮＰプロフ
ィールは図１の（Ｅ）のそれらとは逆になっており、従
ってＰＮＰプロフィール１４は右側にＮＰＮプロフィー
ル２２は左側にある。ヘテロ接合ＮＰＮ及びＰＮＰプロ
フィール自体は既知であるため、それらの動作について
ここで述べる必要なないであろう。しかしながら特にＰ
ＮＰプロフィール１４は、ほぼ６０００オングストロー
ムの厚みを有し且つベリリウム添加物原子でほぼ６×１
０１８ａｔｏｍ／ｃｍ−３にドープされているような第
１のＰ型ＧａＡｓ接触層３２を含む。ＧａＡｓ接触層３
２の上部に、ほぼ７０００オングストロームの厚みを有
し且つベリリウム添加物原子でほぼ７×１０１５ａｔｏ
ｍ／ｃｍ−３に軽くドープされているＰ型ＧａＡｓコレ
クタ層が形成される。ＧａＡｓコレクタ層３４の上部に
は、ほぼ１４００オングストロームの厚みを有し且つシ
リコン添加物原子でほぼ６×１０１８ａｔｏｍ／ｃｍ
−３にドープされているＮ型ＧａＡｓベース層３６が形
成される。ベース層３６の上部には、ほぼ１８００オン
グストロームの厚みを有し且つべリリウム添加物原子で
５×１０１７ａｔｏｍ／ｃｍ−３にドープされているＰ
型ＡｌＧａＡｓエミッタ層４０が形成される。エミッタ
層４０の上部には、ほぼ７５オングストロームの厚みを
有し且つベリリウム添加物原子で１×１０１９ａｔｏｍ
／ｃｍ−３にドープされているＰ型ＧａＡｓ接触層４２
が形成される。領域３８及び４４は層４０のエリアを表
す。このエリアでドーピングが移行され、隣接する層３
６及び４４のドーピングのそれぞれと接触する。領域３
８及び４４はそれぞれほぼ３００オングストロームの厚
みを有するため、層４０の残りの領域はほぼ１２００オ
ングストロームである。
にして分子ビームエピタキシーによって成長させたＰＮ
Ｐプロフィール１４及びＮＰＮプロフィール２２の異な
る層を示す。この図において、ＮＰＮ及びＰＮＰプロフ
ィールは図１の（Ｅ）のそれらとは逆になっており、従
ってＰＮＰプロフィール１４は右側にＮＰＮプロフィー
ル２２は左側にある。ヘテロ接合ＮＰＮ及びＰＮＰプロ
フィール自体は既知であるため、それらの動作について
ここで述べる必要なないであろう。しかしながら特にＰ
ＮＰプロフィール１４は、ほぼ６０００オングストロー
ムの厚みを有し且つベリリウム添加物原子でほぼ６×１
０１８ａｔｏｍ／ｃｍ−３にドープされているような第
１のＰ型ＧａＡｓ接触層３２を含む。ＧａＡｓ接触層３
２の上部に、ほぼ７０００オングストロームの厚みを有
し且つベリリウム添加物原子でほぼ７×１０１５ａｔｏ
ｍ／ｃｍ−３に軽くドープされているＰ型ＧａＡｓコレ
クタ層が形成される。ＧａＡｓコレクタ層３４の上部に
は、ほぼ１４００オングストロームの厚みを有し且つシ
リコン添加物原子でほぼ６×１０１８ａｔｏｍ／ｃｍ
−３にドープされているＮ型ＧａＡｓベース層３６が形
成される。ベース層３６の上部には、ほぼ１８００オン
グストロームの厚みを有し且つべリリウム添加物原子で
５×１０１７ａｔｏｍ／ｃｍ−３にドープされているＰ
型ＡｌＧａＡｓエミッタ層４０が形成される。エミッタ
層４０の上部には、ほぼ７５オングストロームの厚みを
有し且つベリリウム添加物原子で１×１０１９ａｔｏｍ
／ｃｍ−３にドープされているＰ型ＧａＡｓ接触層４２
が形成される。領域３８及び４４は層４０のエリアを表
す。このエリアでドーピングが移行され、隣接する層３
６及び４４のドーピングのそれぞれと接触する。領域３
８及び４４はそれぞれほぼ３００オングストロームの厚
みを有するため、層４０の残りの領域はほぼ１２００オ
ングストロームである。
【００１７】次にＮＰＮ領域２２に注目する。このＮＰ
Ｎ領域では、まず初めにＮ型ＧａＡｓ接触層４６を領域
１４に隣接する基層１２の上に成長させる。接触層４６
はほぼ６０００オングストロームの厚みを有し、シリコ
ン原子でほぼ６×１０１８ａｔｏｍ／ｃｍ−３にドープ
されている。接触層４６の上部には、ほぼ７０００オン
グストロームの厚みを有し且つシリコン原子でほぼ７×
１０１５ａｔｏｍ／ｃｍ−３に軽くドープされているＮ
型ＧａＡｓコレクタ層４８が形成される。コレクタ層４
８の上部には、ほぼ１４００オングストロームの厚みを
有し且つベリリウム原子でほぼ１×１０１９ａｔｏｍ／
ｃｍ−３に重くドープされているＰ型ＧａＡｓベース層
５０を成長させる。ベース層５０の上部には、ほぼ１８
００オングストロームの厚みを有し且つシリコン原子で
ほぼ５×１０１７ａｔｏｍ／ｃｍ−３にドープされてい
るＮ型ＡｌＧａＡｓエミッタ層５４を成長させる。上部
層は、ほぼ７５０オングストロームの厚みを有し且つシ
リコン原子でほぼ６×１０１８ａｔｏｍ／ｃｍ−３にド
ープされているＮ型接触層５８である。領域５２及び５
６は層５４のエリアを表す。このエリアでドーピングが
移行され、隣接する層５０及び５８のドーピングのそれ
ぞれと接触する。領域５２及び５６はそれぞれほぼ３０
０オングストロームの厚みを有するため、層５４の残り
の領域はほぼ１２００オングストロームである。図２に
示されたＮＰＮ及びＰＮＰプロフィールが図１に記述し
たプロセスによって一旦現像されると、これら２つのプ
ロフィールを最終的な所望の部品とする必要がある。本
発明の実施例では上述のように、ＮＰＮ及びＰＮＰプロ
フィールがヘテロ接合バイポーラトランジスタとされる
であろう。
Ｎ領域では、まず初めにＮ型ＧａＡｓ接触層４６を領域
１４に隣接する基層１２の上に成長させる。接触層４６
はほぼ６０００オングストロームの厚みを有し、シリコ
ン原子でほぼ６×１０１８ａｔｏｍ／ｃｍ−３にドープ
されている。接触層４６の上部には、ほぼ７０００オン
グストロームの厚みを有し且つシリコン原子でほぼ７×
１０１５ａｔｏｍ／ｃｍ−３に軽くドープされているＮ
型ＧａＡｓコレクタ層４８が形成される。コレクタ層４
８の上部には、ほぼ１４００オングストロームの厚みを
有し且つベリリウム原子でほぼ１×１０１９ａｔｏｍ／
ｃｍ−３に重くドープされているＰ型ＧａＡｓベース層
５０を成長させる。ベース層５０の上部には、ほぼ１８
００オングストロームの厚みを有し且つシリコン原子で
ほぼ５×１０１７ａｔｏｍ／ｃｍ−３にドープされてい
るＮ型ＡｌＧａＡｓエミッタ層５４を成長させる。上部
層は、ほぼ７５０オングストロームの厚みを有し且つシ
リコン原子でほぼ６×１０１８ａｔｏｍ／ｃｍ−３にド
ープされているＮ型接触層５８である。領域５２及び５
６は層５４のエリアを表す。このエリアでドーピングが
移行され、隣接する層５０及び５８のドーピングのそれ
ぞれと接触する。領域５２及び５６はそれぞれほぼ３０
０オングストロームの厚みを有するため、層５４の残り
の領域はほぼ１２００オングストロームである。図２に
示されたＮＰＮ及びＰＮＰプロフィールが図１に記述し
たプロセスによって一旦現像されると、これら２つのプ
ロフィールを最終的な所望の部品とする必要がある。本
発明の実施例では上述のように、ＮＰＮ及びＰＮＰプロ
フィールがヘテロ接合バイポーラトランジスタとされる
であろう。
【００１８】図３には、ＮＰＮ及びＰＮＰ型ヘテロ接合
バイポーラトランジスタの両方を同時に組み込んだ回路
を図２に示されたプロフィールから開発するためのプロ
セスが、流れ図で示されている。図２に示された構造１
０を所望の形態を持つヘテロ接合バイポーラトランジス
タの相補形アレイ（支持デバイスと同様に）とする第１
の段階として、ボックス６４によって示された段階が含
まれ、構造１０を適当な機械に整列し、ボックス６６及
び６８の段階によって示されたように、ＰＮＰ及びＮＰ
Ｎ ＨＢＴ両方のエミッタメサ及びベースメサをエッチ
ングする。エミッタメサ及びベースメサをエッチングす
る段階には、従来技術で知られているように、レジスト
及び適当な形態とされたマスクを使用するプロセスが含
まれる。
バイポーラトランジスタの両方を同時に組み込んだ回路
を図２に示されたプロフィールから開発するためのプロ
セスが、流れ図で示されている。図２に示された構造１
０を所望の形態を持つヘテロ接合バイポーラトランジス
タの相補形アレイ（支持デバイスと同様に）とする第１
の段階として、ボックス６４によって示された段階が含
まれ、構造１０を適当な機械に整列し、ボックス６６及
び６８の段階によって示されたように、ＰＮＰ及びＮＰ
Ｎ ＨＢＴ両方のエミッタメサ及びベースメサをエッチ
ングする。エミッタメサ及びベースメサをエッチングす
る段階には、従来技術で知られているように、レジスト
及び適当な形態とされたマスクを使用するプロセスが含
まれる。
【００１９】ボックス７０によって示された次の段階
は、相補形ヘテロ接合バイポーラトランジスタを形成す
るための重要な段階の１つであり、この段階によってそ
れらのトランジスタを共通のプロセスで同時に開発する
ことが可能となる。更に言えば、ボックス７０はＰ型オ
ーム蒸着（ｏｈｍｉｃ ｅｖａｐｏｒａｔｉｏｎ）段階
である。この段階で、ＮＰＮ及びＰＮＰプロフィールの
両方に関して、単一段階の適当な蒸着プロセスによりオ
ーム接触層がＰ型物質の上に形成される。この段階では
レジスト層及びマスクが使用されて所望の蒸着を形成す
る。ＮＰＮトランジスタでＰオーム接触を得るのはＰ型
ベースであり、ＰＮＰトランジスタでＰオーム接触を得
るのはエミッタ及びコレクタである。より好ましい実施
例において、Ｐオーム接触は、開発中のＮＰＮ及びＰＮ
Ｐプロフィール上の所望の位置に当業者によく知られた
電子ビーム蒸着プロセスによって形成されるゴールドベ
リリウム合成物である。
は、相補形ヘテロ接合バイポーラトランジスタを形成す
るための重要な段階の１つであり、この段階によってそ
れらのトランジスタを共通のプロセスで同時に開発する
ことが可能となる。更に言えば、ボックス７０はＰ型オ
ーム蒸着（ｏｈｍｉｃ ｅｖａｐｏｒａｔｉｏｎ）段階
である。この段階で、ＮＰＮ及びＰＮＰプロフィールの
両方に関して、単一段階の適当な蒸着プロセスによりオ
ーム接触層がＰ型物質の上に形成される。この段階では
レジスト層及びマスクが使用されて所望の蒸着を形成す
る。ＮＰＮトランジスタでＰオーム接触を得るのはＰ型
ベースであり、ＰＮＰトランジスタでＰオーム接触を得
るのはエミッタ及びコレクタである。より好ましい実施
例において、Ｐオーム接触は、開発中のＮＰＮ及びＰＮ
Ｐプロフィール上の所望の位置に当業者によく知られた
電子ビーム蒸着プロセスによって形成されるゴールドベ
リリウム合成物である。
【００２０】ボックス７２は、開発中のＮＰＮ及びＰＮ
Ｐプロフィール上部に絶縁層を形成することにより、あ
る抵抗及びコンデンサ素子に対して絶縁を与え、更にま
た開発中の構造に対して保護層を与える第１の窒化けい
素の付与プロセスを表している。ボックス７４は、第１
の窒化けい素付与段階後のＰ型オームアニールプロセス
を表している。この段階では、ウエハを適当なチャンバ
で熱を加え、そうして所望のオーム接触が提供されるよ
う冷却することが可能である。
Ｐプロフィール上部に絶縁層を形成することにより、あ
る抵抗及びコンデンサ素子に対して絶縁を与え、更にま
た開発中の構造に対して保護層を与える第１の窒化けい
素の付与プロセスを表している。ボックス７４は、第１
の窒化けい素付与段階後のＰ型オームアニールプロセス
を表している。この段階では、ウエハを適当なチャンバ
で熱を加え、そうして所望のオーム接触が提供されるよ
う冷却することが可能である。
【００２１】ボックス７６は、ＮＰＮ及びＰＮＰ型プロ
フィールの両方のＮ型物質上にオーム接触を開発するた
めのＮ型オーム蒸着段階を表している。ＮＰＮ型プロフ
ィールでＮオーム接触を得るのはエミッタ及びコレクタ
であり、ＰＮＰプロフィールでＮオーム接触を得るのは
ベースである。このプロセスはゴールドゲルマニウム合
成物の電子ビーム蒸着によるものである。付与されたゴ
ールドゲルマニウム接触に熱を加え且つ選択的に冷却
し、ボックス７８の段階によって示されているように接
触層のアニーリングを提供する。
フィールの両方のＮ型物質上にオーム接触を開発するた
めのＮ型オーム蒸着段階を表している。ＮＰＮ型プロフ
ィールでＮオーム接触を得るのはエミッタ及びコレクタ
であり、ＰＮＰプロフィールでＮオーム接触を得るのは
ベースである。このプロセスはゴールドゲルマニウム合
成物の電子ビーム蒸着によるものである。付与されたゴ
ールドゲルマニウム接触に熱を加え且つ選択的に冷却
し、ボックス７８の段階によって示されているように接
触層のアニーリングを提供する。
【００２２】次に、ボックス８０の段階によって示され
ているように、インプラントアイソレーションプロセス
が実行され、ＮＰＮ及びＰＮＰプロフィールの所定のト
ランジスタエリアが確定される。インプラントアイソレ
ーションプロセス８０では一般に、選択的なエネルギー
レベルでホウ素をイプラントしてプロフィールのＧａＡ
ｓにダメージを与えることにより、ある所定のトランジ
スタエリアを分離する。このインプラントアイソレーシ
ョンはトランジスタのサイズを減少させ、容量は減少し
トランジスタのスピードは増加する。
ているように、インプラントアイソレーションプロセス
が実行され、ＮＰＮ及びＰＮＰプロフィールの所定のト
ランジスタエリアが確定される。インプラントアイソレ
ーションプロセス８０では一般に、選択的なエネルギー
レベルでホウ素をイプラントしてプロフィールのＧａＡ
ｓにダメージを与えることにより、ある所定のトランジ
スタエリアを分離する。このインプラントアイソレーシ
ョンはトランジスタのサイズを減少させ、容量は減少し
トランジスタのスピードは増加する。
【００２３】ボックス８２の段階によって示された適当
な蒸着方法により、第２の窒化けい素層が付与される。
この窒化けい素は、その下に存在する層を絶縁するため
のパシベイション層である。付与された第２の窒化けい
素層に選択的な穴を開口するためにエッチングプロセス
が実行され、ボックス８６の段階によって示されるよう
に後に付与される薄膜抵抗層と接触をなす。薄膜抵抗層
は適当なレジストとスパッタ処理によって形成され、そ
れらが使用される用途に基づいて開発されたトランジス
タ回路と所望の抵抗接触をなす。接触層は次に、ボック
ス８８の相互接続段階によって示された気相成長プロセ
スによりボックス８６の段階によって形成された穴に付
与される。これは、抵抗層とトランジスタの所望の接触
との間に接触を提供する。
な蒸着方法により、第２の窒化けい素層が付与される。
この窒化けい素は、その下に存在する層を絶縁するため
のパシベイション層である。付与された第２の窒化けい
素層に選択的な穴を開口するためにエッチングプロセス
が実行され、ボックス８６の段階によって示されるよう
に後に付与される薄膜抵抗層と接触をなす。薄膜抵抗層
は適当なレジストとスパッタ処理によって形成され、そ
れらが使用される用途に基づいて開発されたトランジス
タ回路と所望の抵抗接触をなす。接触層は次に、ボック
ス８８の相互接続段階によって示された気相成長プロセ
スによりボックス８６の段階によって形成された穴に付
与される。これは、抵抗層とトランジスタの所望の接触
との間に接触を提供する。
【００２４】次に、ボックス９０の段階によって示され
るように、第３の窒化けい素絶縁層が段階８８の接触層
の上部に付与され、ボックス８８の段階で下に設置され
た薄膜抵抗が２つの絶縁層の間、即ち、一方はボックス
８２の段階の窒化けい素付与層により、もう一方はボッ
クス９０の段階のシリコン付与層により、挟まれ、そう
して所望の回路を形成する。第３の窒化けい素もまた、
下に横たわる回路を保護するためのパシベイション層で
ある。
るように、第３の窒化けい素絶縁層が段階８８の接触層
の上部に付与され、ボックス８８の段階で下に設置され
た薄膜抵抗が２つの絶縁層の間、即ち、一方はボックス
８２の段階の窒化けい素付与層により、もう一方はボッ
クス９０の段階のシリコン付与層により、挟まれ、そう
して所望の回路を形成する。第３の窒化けい素もまた、
下に横たわる回路を保護するためのパシベイション層で
ある。
【００２５】次に、当業者によく知られたマスキング及
びエッチングプロセスで、ボックス９２によって示され
た第３の窒化けい素絶縁層を通じて穴が開口され、これ
によりボックス９４の段階によって示された回路上部に
形成された上部金属接触層と適当な接触をなす。上述の
段階が図１で開発されたＰＮＰ及びＮＰＮプロフィール
上で一旦なされると、実行可能な相補形ヘテロ接合バイ
ポーラトランジスタ結合回路が特定の用途に関して開発
される。
びエッチングプロセスで、ボックス９２によって示され
た第３の窒化けい素絶縁層を通じて穴が開口され、これ
によりボックス９４の段階によって示された回路上部に
形成された上部金属接触層と適当な接触をなす。上述の
段階が図１で開発されたＰＮＰ及びＮＰＮプロフィール
上で一旦なされると、実行可能な相補形ヘテロ接合バイ
ポーラトランジスタ結合回路が特定の用途に関して開発
される。
【００２６】上述のプロセスにより、ＤＣとマイクロ波
性能の両方に関して非常に良好な性能を備えた相補形ヘ
テロ接合バイポーラトランジスタが作り出される。図４
は、上述のプロセスによって開発されたほぼ３０μｍ２
のエミッタエリアを有する一般的なヘテロ接合バイポー
ラトランジスタデバイスに関しての、共通電流−電圧
（Ｉ−Ｖ）エミッタ特性を示す。更に言えば、図４の
（Ａ）のＩ−Ｖ曲線はＮＰＮ型ヘテロ接合バイポーラト
ランジスタのものであり、図４の（Ｂ）のＩ−Ｖ曲線は
ＰＮＰ型ヘテロ接合バイポーラトランジスタのものであ
る。明かなように、これらのデバイスの両方で、良好な
バルク及び接触抵抗を持つ良好なＤＣ特性を示す。ＮＰ
Ｎ曲線は１０μＡベース電流で開始する２５μＡ段階サ
イズを有する。ＰＮＰ曲線は−１０μＡベース電流で始
まり、７５μＡ段階サイズを有する。更に、この例に関
する共通エミッタゲインは一般に、ＮＰＮ ＨＢＴに対
しては５０〜６０、ＰＮＰ ＨＢＴに対しては６〜１０
である。
性能の両方に関して非常に良好な性能を備えた相補形ヘ
テロ接合バイポーラトランジスタが作り出される。図４
は、上述のプロセスによって開発されたほぼ３０μｍ２
のエミッタエリアを有する一般的なヘテロ接合バイポー
ラトランジスタデバイスに関しての、共通電流−電圧
（Ｉ−Ｖ）エミッタ特性を示す。更に言えば、図４の
（Ａ）のＩ−Ｖ曲線はＮＰＮ型ヘテロ接合バイポーラト
ランジスタのものであり、図４の（Ｂ）のＩ−Ｖ曲線は
ＰＮＰ型ヘテロ接合バイポーラトランジスタのものであ
る。明かなように、これらのデバイスの両方で、良好な
バルク及び接触抵抗を持つ良好なＤＣ特性を示す。ＮＰ
Ｎ曲線は１０μＡベース電流で開始する２５μＡ段階サ
イズを有する。ＰＮＰ曲線は−１０μＡベース電流で始
まり、７５μＡ段階サイズを有する。更に、この例に関
する共通エミッタゲインは一般に、ＮＰＮ ＨＢＴに対
しては５０〜６０、ＰＮＰ ＨＢＴに対しては６〜１０
である。
【００２７】図５は、Ｓ−パラメータ（散乱パラメー
タ）測定を１〜２６ＧＨｚからのゲインに対する周波数
のグラフで示している。更に言えば、最大安定ゲイン
（ＭＳＧ）及び最大利用可能ゲイン（ＭＡＧ）が、相補
形ＨＢＴデバイスに関する周波数の関数として示されて
いる。この周波数応答は、３０μｍ２エミッタエリアを
備えた相補、形ＮＰＮ及びＰＮＰデバイスに関するもの
である。ＤＣ及びマイクロ波の両方で、別々のウエハ上
に従来の分子ビームエピタキシーを用いて製造されたデ
バイスから得られるものに匹敵する近似した結果が得ら
れた。このように、これらのデバイスを製造するために
必要とされる付加的な成長及びプロセス段階は、デバイ
ス性能に悪影響を及ぼすものでなかった。
タ）測定を１〜２６ＧＨｚからのゲインに対する周波数
のグラフで示している。更に言えば、最大安定ゲイン
（ＭＳＧ）及び最大利用可能ゲイン（ＭＡＧ）が、相補
形ＨＢＴデバイスに関する周波数の関数として示されて
いる。この周波数応答は、３０μｍ２エミッタエリアを
備えた相補、形ＮＰＮ及びＰＮＰデバイスに関するもの
である。ＤＣ及びマイクロ波の両方で、別々のウエハ上
に従来の分子ビームエピタキシーを用いて製造されたデ
バイスから得られるものに匹敵する近似した結果が得ら
れた。このように、これらのデバイスを製造するために
必要とされる付加的な成長及びプロセス段階は、デバイ
ス性能に悪影響を及ぼすものでなかった。
【００２８】以上の記載は、本発明の実施例を単に例と
して開示したものである。この応用として、高電子移動
度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂ
ｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ）（ＨＥＭＴ）及
びＨＢＴ、レーザ及びＨＢＴ等を同一のウエハ上に含む
ものがある。当業者であれば、以上の記載、添付図面及
び請求の範囲から、請求の範囲に定義された本発明の意
図する範囲から逸脱することなく、容易に変形や変更を
行い得ることに気付くであろう。
して開示したものである。この応用として、高電子移動
度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂ
ｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ）（ＨＥＭＴ）及
びＨＢＴ、レーザ及びＨＢＴ等を同一のウエハ上に含む
ものがある。当業者であれば、以上の記載、添付図面及
び請求の範囲から、請求の範囲に定義された本発明の意
図する範囲から逸脱することなく、容易に変形や変更を
行い得ることに気付くであろう。
【図１】単一の基層上に相補形ＮＰＮ・ＰＮＰプロフィ
ールを製造する段階を示す図。
ールを製造する段階を示す図。
【図２】図１のＮＰＮ及びＰＮＰプロフィールの異なる
層のドーピング濃度を示す図。
層のドーピング濃度を示す図。
【図３】図２のプロフィールからＨＢＴトランジスタ回
路を開発するために必要な処理段階を流れ図で示した
図。
路を開発するために必要な処理段階を流れ図で示した
図。
【図４】本発明のプロセスによって開発されたＮＰＮ・
ＰＮＰ ＨＢＴ相補形トランジスタのＩ−Ｖ特性を示す
図。
ＰＮＰ ＨＢＴ相補形トランジスタのＩ−Ｖ特性を示す
図。
【図５】ＰＮＰ及びＮＰＮトランジスタのゲイン曲線に
対する周波数のＳパラメータを示す図。
対する周波数のＳパラメータを示す図。
１２ 基層 １４ ＰＮＰプロフィール １６ 窒化けい素層 １８ レジスト層 ２０ マスク ２２ ＮＰＮプロフィール層
フロントページの続き (72)発明者 ドナルド ケイ ウメモト アメリカ合衆国 カリフォルニア州 90266 マンハッタン ビーチ ノース ペック 615 (72)発明者 ジェームズ ラッセル ヴェレビア ジ ュニア アメリカ合衆国 カリフォルニア州 92677 ラグナ ニジェール テラシナ 29752 (56)参考文献 特開 平１−198068（ＪＰ，Ａ) 特開 昭60−24074（ＪＰ，Ａ) 特開 昭57−187978（ＪＰ，Ａ)
Claims (16)
- 【請求項１】 分子ビームエピタキシープロセスによっ
て同一基層上に相補形ＰＮＰ及びＮＰＮプロフィールを
製造する方法において、前記方法が、 ＮＰＮ若しくはＰＮＰプロフィールのいづれか一方を分
子ビームエピタキシープロセスによって基層上に付与す
る段階と、 前記基層に相対して付与されたＮＰＮ若しくはＰＮＰプ
ロフィール上に窒化けい素層を付与する段階と、 前記基層上の所定エリアにおいて前記ＮＰＮ若しくはＰ
ＮＰプロフィール及び前記窒化けい素層をエッチングに
よって除去する段階と、 前記基層に所定の温度まで熱を加えて残りの窒化けい素
層を濃密にする段階と、 ＮＰＮ若しくはＰＮＰのいづれか一方を付与する前記段
階で付与されなかった相対するＰＮＰ若しくはＮＰＮプ
ロフィールを残りの窒化けい素層及び選択的にエッチン
グされた基層エリアの上に分子ビームエピタキシープロ
セスによって付与する段階と、 前記残りの窒化けい素層及び前記残りの窒化けい素層上
に付与された相対するＮＰＮ若しくはＰＮＰプロフィー
ルをエッチングによって除去し、隣接するＮＰＮ及びＰ
ＮＰプロフィールを前記基層上に形成する段階と、 を備えることを特徴とする方法。 - 【請求項２】 請求項１記載の方法において更に、選択
的にエッチングされる窒化けい素層の該エッチングに先
立って前記窒化けい素層の上にレジストを付与し、マス
キング層を照射することによって前記レジストを所望の
形状パターンに選択的に現像して、所望のＮＰＮ若しく
はＰＮＰプロフィールパターンを形成する段階を備える
方法。 - 【請求項３】 請求項１記載の方法において更に、前記
残りの窒化けい素層をエッチングする前に相対して付与
されたＮＰＮ若しくはＰＮＰプロフィール上にレジスト
層を付与し、マスキング層を照射することによって前記
レジストを所望の形状パターンに選択的に現像して、所
望のＮＰＮ若しくはＰＮＰプロフィールパターンを形成
する段階を備える方法。 - 【請求項４】 請求項１記載の方法において、ＮＰＮプ
ロフィール及びＰＮＰプロフィールを前記分子ビームエ
ピタキシーによって付与する段階が、ヘテロ接合バイポ
ーラトランジスタプロフィールの付与を含む方法。 - 【請求項５】 請求項１記載の方法において、前記基層
の加熱段階が前記基層を真空チャンバにおいてほぼ３５
０°Ｃまで熱を加えることを含む方法。 - 【請求項６】 請求項１記載の方法において、最初に付
与された前記ＮＰＮ若しくはＰＮＰプロフィール及び窒
化けい素層をエッチングによって除去する前記段階が、
所定エリアで前記基層をエッチングして、前記相対する
ＮＰＮ若しくはＰＮＰプロフィールを付与する前記段階
のために清浄された表面を準備する段階を含む方法。 - 【請求項７】 請求項４記載の方法において、ＮＰＮ若
しくはＰＮＰプロフィールを付与する段階が、ＧａＡｓ
／ＡｌＧａＡｓヘテロ接合プロフィールの付与を含む方
法。 - 【請求項８】 請求項４記載の方法において、ＮＰＮ若
しくはＰＮＰプロフィールを付与する前記段階が、Ｉｎ
ＧａＡｓ／ＩｎＡｌＡｓ／ＩｎＰヘテロ接合プロフィー
ルの付与を含む方法。 - 【請求項９】 所望形状のトランジスタデバイスを共通
基層上に含む回路を製造する方法において、前記方法
は、 少なくともエミッタ領域、ベース領域、及びコレクタ領
域を含むＰＮＰプロフィールを分子ビームエピタキシー
によって前記基層上に付与する段階と、 前記基層に相対するＰＮＰプロフィール上に窒化けい素
層を付与する段階と、 前記基層の所定エリアにおいて前記ＰＮＰプロフィール
及び窒化けい素層をエッチングにより除去する段階と、 残りの窒化けい素層を濃密にするために前記基層に所定
温度まで熱を加える段階と、 前記残りの窒化けい素層及び選択的にエッチングされた
前記基層エリア上にＮＰＮプロフィールを分子ビームエ
ピタキシーによって付与する段階であって、前記ＮＰＮ
プロフィールが少なくともエミッタ領域、ベース領域及
び、コレクタ領域を含む段階と、 前記残りの窒化けい素層及び前記窒化けい素層上に付与
された前記ＮＰＮプロフィールをエッチングにより除去
して前記基層上に隣接するＮＰＮ及びＰＮＰプロフィー
ルを形成する段階と、 を備えることを特徴とする方法。 - 【請求項１０】 請求項９記載の方法において更に、前
記窒化けい素層の上にレジストを付与し、前記基層に関
して形成されたマスキング層を照射することによって前
記レジストを所望の形状パターンに選択的に現像して、
所望のＰＮＰプロフィールパターンを形成する段階を備
える方法。 - 【請求項１１】 請求項９記載の方法において更に、前
記ＮＰＮプロフィール上にレジスト層を付与し、前記基
層に関して形成されたマスキング層を照射することによ
って前記レジストを所望の形状パターンに選択的に現像
して、所望のＮＰＮプロフィールパターンを形成する方
法。 - 【請求項１２】 請求項９記載の方法において、ＮＰＮ
プロフィール及びＰＮＰプロフィールを分子ビームエピ
タキシーによって付与する段階が、ヘテロ接合バイポー
ラトランジスタプロフィールの付与を含む方法。 - 【請求項１３】 請求項９記載の方法において、前記基
層の加熱段階が、前記基層を真空チャンバ内でほぼ３５
０゜Ｃまで熱を加えることを含む方法。 - 【請求項１４】 請求項９記載の方法において、ＰＮＰ
プロフィール及び窒化けい素層をエッチングによって除
去する前記段階が、所定エリアで前記基層をエッチング
して前記ＮＰＮプロフィールを付与する前記段階のため
に清浄された表面を準備する方法。 - 【請求項１５】 請求項９記載の方法において更に、Ｎ
ＰＮ及びＰＮＰプロフィール各々の上にエミッタメサ及
びベースメサを開発する段階を備える方法。 - 【請求項１６】 請求項１５記載の方法において更に、
ＮＰＮプロフィールのベース領域及びＰＮＰプロフィー
ルのエミッタ及びコレクタ領域上にＰオーム接触を同時
に蒸着し、このＰオーム接触をアニールし、ＮＰＮプロ
フィールのエミッタ及びコレクタ領域及びＰＮＰプロフ
ィールのベース領域上にＮオーム接触を同時に蒸着し、
このＮオーム接触をアニールする段階を備える方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/772,809 US5262335A (en) | 1991-10-08 | 1991-10-08 | Method to produce complementary heterojunction bipolar transistors |
| US07/772809 | 1991-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218063A JPH05218063A (ja) | 1993-08-27 |
| JP2586863B2 true JP2586863B2 (ja) | 1997-03-05 |
Family
ID=25096301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4219154A Expired - Fee Related JP2586863B2 (ja) | 1991-10-08 | 1992-08-18 | 相補形ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5262335A (ja) |
| EP (1) | EP0541205B1 (ja) |
| JP (1) | JP2586863B2 (ja) |
| DE (1) | DE69228648T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698460A (en) * | 1994-04-20 | 1997-12-16 | Texas Instruments Incorporated | Method of self-aligning an emitter contact in a planar heterojunction bipolar transistor and apparatus thereof |
| DE69522075T2 (de) | 1994-11-02 | 2002-01-03 | Trw Inc | Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen |
| US5940695A (en) | 1996-10-11 | 1999-08-17 | Trw Inc. | Gallium antimonide complementary HFET |
| US5930635A (en) * | 1997-05-02 | 1999-07-27 | National Semiconductor Corporation | Complementary Si/SiGe heterojunction bipolar technology |
| US6610143B2 (en) * | 2001-01-16 | 2003-08-26 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component |
| US6469581B1 (en) | 2001-06-08 | 2002-10-22 | Trw Inc. | HEMT-HBT doherty microwave amplifier |
| US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| KR100674835B1 (ko) * | 2005-02-28 | 2007-01-26 | 삼성전기주식회사 | 다파장 반도체 레이저 제조방법 |
| US20100073978A1 (en) * | 2008-09-25 | 2010-03-25 | Infineon Technologies Ag | Bridge rectifier circuit with bipolar transistors |
| US8906758B2 (en) * | 2010-11-29 | 2014-12-09 | Teledyne Scientific & Imaging, Llc | Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4199860A (en) * | 1977-11-11 | 1980-04-29 | Rca Corporation | Method of integrating semiconductor components |
| JPS57187978A (en) * | 1981-05-14 | 1982-11-18 | Toshiba Corp | 3-5 group compound semiconductor light emission element and manufacture thereof |
| US4564720A (en) * | 1983-05-13 | 1986-01-14 | The United States Of America As Represented By The United States Department Of Energy | Pure silver ohmic contacts to N- and P- type gallium arsenide materials |
| JP2675039B2 (ja) * | 1988-02-03 | 1997-11-12 | 株式会社日立製作所 | 半導体装置 |
| US5068756A (en) * | 1989-02-16 | 1991-11-26 | Texas Instruments Incorporated | Integrated circuit composed of group III-V compound field effect and bipolar semiconductors |
| US5001534A (en) * | 1989-07-11 | 1991-03-19 | At&T Bell Laboratories | Heterojunction bipolar transistor |
-
1991
- 1991-10-08 US US07/772,809 patent/US5262335A/en not_active Expired - Lifetime
-
1992
- 1992-06-19 EP EP92305677A patent/EP0541205B1/en not_active Expired - Lifetime
- 1992-06-19 DE DE69228648T patent/DE69228648T2/de not_active Expired - Fee Related
- 1992-08-18 JP JP4219154A patent/JP2586863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0541205B1 (en) | 1999-03-17 |
| DE69228648T2 (de) | 1999-09-09 |
| EP0541205A3 (en) | 1993-07-14 |
| EP0541205A2 (en) | 1993-05-12 |
| JPH05218063A (ja) | 1993-08-27 |
| US5262335A (en) | 1993-11-16 |
| DE69228648D1 (de) | 1999-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0829906B1 (en) | Junction high electron mobility transistor-heterojunction bipolar transistor monolithic microwave integrated circuit and method of fabrication | |
| KR0175179B1 (ko) | 모놀리식 다기능 집적 회로 소자 제조 방법 | |
| US8697532B2 (en) | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer | |
| US5424227A (en) | Method of manufacture of silicon-germanium heterobipolar transistors | |
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| JPH06232150A (ja) | ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法 | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| US5672522A (en) | Method for making selective subcollector heterojunction bipolar transistors | |
| JP2586863B2 (ja) | 相補形ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH084091B2 (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| US5436181A (en) | Method of self aligning an emitter contact in a heterojunction bipolar transistor | |
| US5930636A (en) | Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US4149906A (en) | Process for fabrication of merged transistor logic (MTL) cells | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| US5362659A (en) | Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator | |
| US5861640A (en) | Mesa bipolar transistor with sub base layer | |
| US6855613B1 (en) | Method of fabricating a heterojunction bipolar transistor | |
| US5943577A (en) | Method of making heterojunction bipolar structure having air and implanted isolations | |
| US11901414B2 (en) | Semiconductor device with a defect layer and method of fabrication therefor | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR100388489B1 (ko) | 이종접합 쌍극자 트랜지스터 및 그의 제조방법 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01211969A (ja) | 横型バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |