JP2586311B2 - Video encoded data transmission system and receiver for video encoded data transmission system - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明はアナログベースバンドの
ＮＴＳＣ方式による映像信号をアナログ−ディジタル変
換で直線符号化し、ディジタル回線を使用して受信側に
データ伝送し、ディジタル−アナログ変換によりアナロ
グベースバンドの映像信号を再生する映像符号化データ
伝送方式及び映像符号化データ伝送方式用受信装置に関
し、特に、送信側において、入力された映像信号のカラ
ーバーストに同期した周波数の標本化クロックを使用す
る映像符号化データ伝送方式及び映像符号化データ伝送
方式用受信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog baseband NTSC video signal which is linearly encoded by analog-to-digital conversion, transmitted to a receiving side using a digital line, and converted to an analog baseband by digital-analog conversion. Coded data transmission system for reproducing a video signal and a receiver for the coded data transmission system, and more particularly to a video using a sampling clock having a frequency synchronized with a color burst of an input video signal on a transmission side. The present invention relates to a coded data transmission method and a video coded data transmission method receiving apparatus.

【０００２】[0002]

【従来の技術】映像信号のアナログ−ディジタル変換の
標本化クロックは、再生した映像に発生するビート雑音
の影響を避けるため、映像信号のカラーバーストからバ
ーストロックオシレータ（ＢＬＯ）によってカラーサブ
キャリアの周波数ｆｓのＮ（Ｎは２以上の整数）倍の周
波数のクロックを抽出し生成することがよく知られてい
る。この方式で標本化クロックを生成した、従来装置の
例を図４を用いて説明する。2. Description of the Related Art A sampling clock for analog-to-digital conversion of a video signal uses a burst lock oscillator (BLO) to convert the frequency of a color subcarrier from a color burst of the video signal in order to avoid the influence of beat noise generated in a reproduced video. It is well known that a clock having a frequency that is N times (fs is an integer of 2 or more) times fs is extracted and generated. An example of a conventional apparatus that generates a sampling clock in this manner will be described with reference to FIG.

【０００３】図４において、送信装置１００に入力され
た映像信号は、アナログ−ディジタル変換部（Ａ／Ｄ）
１０１とバーストロックオシレータ（ＢＬＯ）１０４に
供給される。バーストロックオシレータ１０４は映像信
号のカラーサブキャリアのＮ倍の周波数Ｎ×ｆｓを有す
る標本化クロック（Ｎｆｓｓ）をカラーサブキャリアに
同期して生成する。[0003] In FIG. 4, a video signal input to a transmission device 100 is converted into an analog-digital converter (A / D).
101 and a burst lock oscillator (BLO) 104. The burst lock oscillator 104 generates a sampling clock (Nfss) having a frequency N × fs of N times the color subcarrier of the video signal in synchronization with the color subcarrier.

【０００４】生成された映像符号化データは多重化部
（ＭＵＸ）１０２で伝送フレームに多重化され、モジュ
レータ部（ＭＯＤ）１０３を介して伝送路に送出され
る。この例では、伝送路クロックを発振器（ＯＳＣ）１
０５の出力するクロック（ｆ１）としている。なお、映
像符号化データの生成周波数ｆｓと伝送路クロックの周
波数ｆ１は非同期な関係にある。[0004] The generated video coded data is multiplexed into a transmission frame by a multiplexing unit (MUX) 102 and transmitted to a transmission line via a modulator unit (MOD) 103. In this example, the transmission line clock is set to an oscillator (OSC) 1
05 (f1). Note that the generation frequency fs of the encoded video data and the frequency f1 of the transmission line clock are in an asynchronous relationship.

【０００５】受信装置１１０では伝送路上の信号からデ
モジュレータ部（ＤＥＭＯＤ）１１１で伝送フレームを
抽出し分離化部（ＤＭＵＸ）１１２に出力する。分離化
部１１２は伝送フレームから映像符号化データを分離す
る。映像符号化データは周波数変換のためＦＩＦＯ（fi
rst-in first-out) メモリ（ＦＩＦＯ）１１３に書き込
まれ、これを再生した標本化クロックで読み出す。読み
出された映像符号化データはディジタル−アナログ変換
部（Ｄ／Ａ）１１４でディジタル−アナログ変換されア
ナログベースバンドの映像信号が再生される。[0005] In the receiving apparatus 110, a transmission frame is extracted from a signal on the transmission path by a demodulator (DEMOD) 111 and output to a demultiplexer (DMUX) 112. The separating unit 112 separates the encoded video data from the transmission frame. The video coded data is stored in a FIFO (fi
(rst-in first-out) The data is written to the memory (FIFO) 113 and read out by the reproduced sampling clock. The read video coded data is digital-to-analog converted by a digital-to-analog converter (D / A) 114 to reproduce an analog baseband video signal.

【０００６】ここで、標本化クロックは伝送路クロック
と非同期なため受信側の標本化クロックを再生する手段
が必要で、本例では送信側の標本化クロックを伝送路ク
ロックを基準に周波数情報を生成し、ΔＳとして受信装
置に伝送する方式を取っている。受信装置１１０の分離
化部１１２で伝送路クロックとΔＳを元に標本化クロッ
クを再生する。Here, since the sampling clock is asynchronous with the transmission line clock, a means for reproducing the reception side sampling clock is required. In this example, the transmission side sampling clock is used as a reference for the transmission line clock to obtain frequency information. A method of generating the signal and transmitting it to the receiving device as ΔS is adopted. The separating unit 112 of the receiving apparatus 110 reproduces the sampling clock based on the transmission line clock and ΔS.

【０００７】[0007]

【発明が解決しようとする課題】通常、送受信間の標本
化クロックの周波数は伝送方式に依存する遅延時間に起
因する周波数変動や位相ジッタを有し、送信側の標本化
クロックの周波数変動に対し再生側の標本化クロックは
周波数・位相を正確に追従することはできない。Normally, the frequency of a sampling clock between transmission and reception has a frequency fluctuation and a phase jitter caused by a delay time depending on a transmission system. The sampling clock on the reproduction side cannot accurately follow the frequency and phase.

【０００８】そのため、ＦＩＦＯメモリ１１３に一時記
憶される映像符号化データ数は、入力された映像信号の
カラーサブキャリアの周波数変動があると、送受信間の
周波数追従の差分だけ増減する。周波数変動が急激な場
合はＦＩＦＯメモリ１１３の容量の限界を越えデータの
欠落が生じる。For this reason, the number of video encoded data temporarily stored in the FIFO memory 113 increases or decreases by a frequency tracking difference between transmission and reception when the frequency of the color subcarrier of the input video signal fluctuates. When the frequency fluctuates rapidly, the capacity of the FIFO memory 113 exceeds the capacity limit and data is lost.

【０００９】映像符号化データの欠落は、再生した映像
信号のカラーサブキャリアの位相関係を乱すことにな
り、色相の変動や色ムラ発生の原因となる。[0009] The lack of the video coded data disturbs the phase relationship of the color subcarriers of the reproduced video signal, and causes the variation of the hue and the occurrence of color unevenness.

【００１０】この様な状況を考慮し、フェ−ズ・ロック
ド・ループ発振器（ＰＬＬ）１１７の標本化クロックの
再生回路にＦＩＦＯメモリ１１３のデータ残留数情報
（即ち、ＦＩＦＯメモリ１１３の記憶数がメモリ容量の
上限に近付くと、上限に近いことを表示する上限近接表
示信号ＡＦを出力し、前記記憶数が前記メモリ容量の下
限に近付くと、下限に近いことを表示する下限近接表示
信号ＡＥを出力するＦＩＦＯメモリの出力情報）を与
え、ＦＩＦＯメモリ１１３の容量限界を越える前にフェ
−ズ・ロックド・ループ発振器１１７の出力周波数Ｎ×
ｆｓｒを補正する方式が取られている。この補正量を適
当に選択すると入力映像信号の変動においてもＦＩＦＯ
メモリ１１３のデータ欠落は生じない。In consideration of such a situation, the information on the number of remaining data in the FIFO memory 113 (that is, the number of data stored in the FIFO memory 113 is stored in the phase locked loop oscillator (PLL) 117) When approaching the upper limit of the memory capacity, it outputs an upper limit proximity display signal AF indicating that the memory capacity is close to the upper limit, and when the storage number approaches the lower limit of the memory capacity, outputs a lower limit proximity display signal AE indicating that the memory capacity is approaching the lower limit. The output frequency of the phase locked loop oscillator 117 before the capacity limit of the FIFO memory 113 is exceeded.
A method of correcting fsr is adopted. If this correction amount is appropriately selected, the FIFO can be used even when the input video signal fluctuates.
No data is lost in the memory 113.

【００１１】しかし、この方式ではＦＩＦＯメモリ１１
３のデータ欠落を回避するための周波数補正が生じる
と、再生標本化クロックの周波数差が送受信間で変動す
ることになり、再生した映像信号のカラーサブキャリア
位相に影響を与え、表示された映像の色相が変化したり
色ムラが発生する。However, in this method, the FIFO memory 11
3, the frequency difference of the reproduced sampling clock fluctuates between transmission and reception, affecting the color subcarrier phase of the reproduced video signal, and Hue changes and color unevenness occurs.

【００１２】これを回避するためには再生標本化クロッ
クの周波数補正量を少なくすれば良いが、この場合映像
符号化データの欠落を防止するためＦＩＦＯメモリ容量
を大きくする必要があり、映像伝送遅延時間が大きくな
るため採用できない。In order to avoid this, it is only necessary to reduce the frequency correction amount of the reproduced sampling clock. In this case, however, it is necessary to increase the FIFO memory capacity in order to prevent the loss of the encoded video data. It cannot be adopted because the time becomes large.

【００１３】本発明の課題は、標本化クロックの周波数
再生において、上限近接表示信号ＡＦ及び下限近接表示
信号ＡＥによる周波数補正量を少なくした場合に生じる
ＦＩＦＯメモリ出力のデータ欠落によって、再生した映
像信号の色相の変動や色ムラ発生を低減した映像符号化
データ伝送方式を提供することにある。An object of the present invention occurs when the amount of frequency correction by the upper-limit proximity display signal AF and the lower-limit proximity display signal AE is reduced in frequency reproduction of the sampling clock.
An object of the present invention is to provide a video coded data transmission system in which fluctuations in hue and color unevenness of a reproduced video signal due to lack of data in an output of a FIFO memory are reduced.

【００１４】本発明のもう一つの課題は、標本化クロッ
クの周波数再生において、上限近接表示信号ＡＦ及び下
限近接表示信号ＡＥによる周波数補正量を少なくした場
合に生じるＦＩＦＯメモリ出力のデータ欠落によって、
再生した映像信号の色相の変動や色ムラ発生を低減した
映像符号化データ伝送方式用受信装置を提供することに
ある。Another problem of the present invention is that, in reproducing the frequency of the sampling clock, data loss of the FIFO memory output caused when the amount of frequency correction by the upper-limit proximity display signal AF and the lower-limit proximity display signal AE is reduced.
An object of the present invention is to provide a receiver for a video coded data transmission system in which variation in hue of a reproduced video signal and occurrence of color unevenness are reduced.

【００１５】[0015]

【課題を解決するための手段】本発明によれば、ＮＴＳ
Ｃ方式の映像信号を、カラーサブキャリア周波数ｆｓの
カラーサブキャリアに同期し、かつカラーサブキャリア
周波数ｆｓのＮ（Ｎは２以上の整数）倍の周波数（Ｎ×
ｆｓ）を持つ標本化クロックで、符号化して映像符号化
データとして伝送する送信装置と、受信側の伝送路フレ
ームから分離化した前記映像符号化データを一時記憶
し、その記憶数がメモリ容量の上限に近付くと、上限に
近いことを表示する上限近接表示信号を出力し、前記記
憶数が前記メモリ容量の下限に近付くと、下限に近いこ
とを表示する下限近接表示信号を出力するＦＩＦＯメモ
リと、前記上限近接表示信号を受けると、前記映像符号
化データを前記ＦＩＦＯメモリへ書き込むための書き込
みクロックを（Ｍ×Ｎ）個（Ｍは１以上の整数）までカ
ウントする第１の分周回路と、前記下限近接表示信号を
受けると、前記映像符号化データを前記ＦＩＦＯメモリ
から読み出すための読み出しクロックを（Ｍ×Ｎ）個ま
でカウントする第２の分周回路と、前記第１の分周回路
が（Ｍ×Ｎ）個までカウントしている第１の期間、前記
ＦＩＦＯメモリへの前記書き込みクロックの出力を禁止
し、上記第１の期間以外は、前記ＦＩＦＯメモリへ前記
書き込みクロックを出力する第１のゲート回路と、前記
第２の分周回路が（Ｍ×Ｎ）個までカウントしている第
２の期間、前記ＦＩＦＯメモリへの前記読み出しクロッ
クの出力を禁止し、上記第２の期間以外は、前記ＦＩＦ
Ｏメモリへ前記読み出しクロックを出力する第２のゲー
ト回路とを、有する受信装置とを、有することを特徴と
する映像符号化データ伝送方式が得られる。According to the present invention, an NTS is provided.
The video signal of the C system is synchronized with the color subcarrier of the color subcarrier frequency fs, and is N times (N is an integer of 2 or more) times the frequency (N ×
fs), the transmitting device encodes and transmits the encoded video data as encoded video data, and the encoded video data separated from the transmission path frame on the receiving side is temporarily stored. A FIFO memory that outputs an upper limit proximity display signal that indicates that it is closer to the upper limit, and that outputs a lower limit proximity display signal that indicates that it is closer to the lower limit when the storage number approaches the lower limit of the memory capacity; A first frequency divider circuit for counting up to (M × N) (M is an integer of 1 or more) write clocks for writing the video encoded data into the FIFO memory upon receiving the upper limit proximity display signal; Receiving the lower limit proximity display signal, counting up to (M × N) read clocks for reading the video encoded data from the FIFO memory. During the first period in which the frequency divider and the first frequency divider count up to (M × N), the output of the write clock to the FIFO memory is inhibited. A first gate circuit that outputs the write clock to the FIFO memory; and a read clock to the FIFO memory during a second period in which the second frequency divider counts up to (M × N). Is prohibited, and except for the second period, the FIFO
A video encoded data transmission method is provided, comprising: a receiving device having a second gate circuit that outputs the read clock to the O memory.

【００１６】更に本発明によれば、ＮＴＳＣ方式の映像
信号を、カラーサブキャリア周波数ｆｓのカラーサブキ
ャリアに同期し、かつカラーサブキャリア周波数ｆｓの
Ｎ（Ｎは２以上の整数）倍の周波数（Ｎ×ｆｓ）を持つ
標本化クロックで、符号化して映像符号化データとして
伝送する送信装置と、前記映像符号化データを受信する
受信装置とを、有する映像符号化データ伝送方式におけ
る前記受信装置において、受信側の伝送路フレームから
分離化した前記映像符号化データを一時記憶し、その記
憶数がメモリ容量の上限に近付くと、上限に近いことを
表示する上限近接表示信号を出力し、前記記憶数が前記
メモリ容量の下限に近付くと、下限に近いことを表示す
る下限近接表示信号を出力するＦＩＦＯメモリと、前記
上限近接表示信号を受けると、前記映像符号化データを
前記ＦＩＦＯメモリへ書き込むための書き込みクロック
を（Ｍ×Ｎ）個（Ｍは１以上の整数）までカウントする
第１の分周回路と、前記下限近接表示信号を受けると、
前記映像符号化データを前記ＦＩＦＯメモリから読み出
すための読み出しクロックを（Ｍ×Ｎ）個までカウント
する第２の分周回路と、前記第１の分周回路が（Ｍ×
Ｎ）個までカウントしている第１の期間、前記ＦＩＦＯ
メモリへの前記書き込みクロックの出力を禁止し、上記
第１の期間以外は、前記ＦＩＦＯメモリへ前記書き込み
クロックを出力する第１のゲート回路と、前記第２の分
周回路が（Ｍ×Ｎ）個までカウントしている第２の期
間、前記ＦＩＦＯメモリへの前記読み出しクロックの出
力を禁止し、上記第２の期間以外は、前記ＦＩＦＯメモ
リへ前記読み出しクロックを出力する第２のゲート回路
とを、有することを特徴とする映像符号化データ伝送方
式用受信装置が得られる。Further, according to the present invention, the video signal of the NTSC system is synchronized with the color subcarrier of the color subcarrier frequency fs, and the frequency (N is an integer of 2 or more) times the color subcarrier frequency fs (N is an integer). in the sampling clock having a N × fs), a transmitting device for transmitting a video encoded data by encoding, and a receiving apparatus which receives the image coded data, in the receiving apparatus in the video encoded data transmission scheme having Temporarily storing the video encoded data separated from the transmission path frame on the receiving side, and when the number of stored data approaches the upper limit of the memory capacity, outputs an upper limit proximity display signal indicating that the data is close to the upper limit. When the number approaches the lower limit of the memory capacity, a FIFO memory that outputs a lower limit proximity display signal indicating that the number is closer to the lower limit; A first frequency divider circuit for counting up to (M × N) (M is an integer of 1 or more) write clocks for writing the video encoded data to the FIFO memory; When you receive
A second frequency dividing circuit for counting up to (M × N) read clocks for reading the video encoded data from the FIFO memory, and the first frequency dividing circuit are (M × N)
N) during the first period counting up to
The output of the write clock to the memory is prohibited, and the first gate circuit and the second frequency divider that output the write clock to the FIFO memory during the periods other than the first period are (M × N). A second gate circuit that prohibits the output of the read clock to the FIFO memory during the second period counting up to the number of clocks, and outputs the read clock to the FIFO memory during periods other than the second period. , A receiving device for a video coded data transmission system is obtained.

【００１７】なお、ＮをＡ／Ｂ倍（Ａは２以上の整数、
Ｂは１以上の整数）に置き換え、上記の第１及び第２の
分周回路の各々において、適当なＭの値を選択し（Ａ×
Ｍ）／Ｂが整数となるようにし、この整数値までカウン
トするようにしてもよい。Note that N is multiplied by A / B (A is an integer of 2 or more,
B is an integer of 1 or more), and an appropriate value of M is selected in each of the first and second frequency divider circuits (A ×
M) / B may be an integer, and counting may be performed up to this integer value.

【００１８】[0018]

【作用】本発明ではＦＩＦＯメモリの映像符号化データ
の記憶数がメモリ容量のエンプティに近い状態を表示す
る下限近接表示信号、あるいは、フルに近い状態を表示
する上限近接表示信号を検出した際に、積極的に映像符
号化データをＭ×Ｎ個だけ欠落させる。According to the present invention, when a lower limit proximity display signal indicating a state in which the number of video encoded data stored in the FIFO memory is close to the empty capacity of the memory capacity or an upper limit proximity display signal indicating a state close to full is detected. , Actively dropping M × N video encoded data.

【００１９】ＮＴＳＣ方式によるカラー映像信号では、
色相情報はカラーバーストと映像領域のカラーサブキャ
リアとの位相差を以て色相を伝送している。For a color video signal according to the NTSC system,
The hue information is transmitted by using the phase difference between the color burst and the color subcarrier in the video area.

【００２０】映像信号方程式は次式で与えられる。 ［映像信号の電圧］ Ｅｍ＝Ｅｙ＋｛Ｅｑ・sin(ωｔ＋３３°）＋Ｅｉ・cos(ωｔ＋３３°) ｝・ ・・（１） Ｅｑ＝０．４１（Ｅｂ−Ｅｙ）＋０．４８（Ｅｒ−Ｅｙ） Ｅｉ＝−０．２７（Ｅｂ−Ｅｙ）＋０．７４（Ｅｒ−Ｅｙ） ［輝度信号の電圧］ Ｅｙ＝０．３３Ｅｒ＋０．５９Ｅｇ＋０．１１Ｅｂ Ｅｒ：ガンマ補正した赤信号電圧 Ｅｇ：ガンマ補正した緑信号電圧 Ｅｂ：ガンマ補正した青信号電圧 下限近接表示信号および上限近接表示信号によるデータ
欠落の期間を周波数Ｎ×ｆｓのクロックのＭ×Ｎ個と
し、仮にＭ＝１，Ｎ＝４とするとデータ欠落後（ｔ＋ｔ
１）の角周波数は、 ｔ＋ｔ１＝ｔ＋｛（Ｍ×Ｎ）／（Ｎ×ｆｓ）｝ ω（ｔ＋ｔ１）＝２π（ｆｓ×ｔ＋１×４ｆｓ／４ｆｓ）＝２π（ｆｓ× ｔ＋１）・・・（２） 従って時（２）を式（１）に代入してもデータ欠落の前
後で位相の変化はなく、カラーサブキャリア周波数の整
数倍（Ｍ×Ｎ個）単位で映像符号化データを削除しても
位相関係は保存されて色相情報は影響を受けないことが
わかる。The video signal equation is given by the following equation. [Video Signal Voltage] Em = Ey + {Eq · sin (ωt + 33 °) + Ei · cos (ωt + 33 °)} (1) Eq = 0.41 (Eb−Ey) +0.48 (Er−Ey) Ei = -0.27 (Eb-Ey) +0.74 (Er-Ey) [Voltage of luminance signal] Ey = 0.33Er + 0.59Eg + 0.11Eb Er: Gamma-corrected red signal voltage Eg: Gamma-corrected green signal voltage Eb : Gamma corrected blue signal voltage The period of data loss due to the lower limit proximity display signal and the upper limit proximity display signal is M × N clocks of frequency N × fs, and if M = 1, N = 4, after data loss (t + t)
The angular frequency of 1) is t + t1 = t + {(M × N) / (N × fs)} ω (t + t1) = 2π (fs × t + 1 × 4fs / 4fs) = 2π (fs × t + 1) (2) Therefore, even if the time (2) is substituted into the expression (1), there is no change in the phase before and after the data loss, and the video encoded data is deleted in units of an integer multiple (M × N) of the color subcarrier frequency. It can also be seen that the phase relationship is preserved and the hue information is not affected.

【００２１】[0021]

【実施例】次に本発明の実施例について図面を参照して
説明する。Next, an embodiment of the present invention will be described with reference to the drawings.

【００２２】図１は本発明の一実施例による映像符号化
データ伝送方式を示し、図２は図１の映像符号化データ
伝送方式における受信装置１１０内のゲート回路（Ｇ
１）１１５を示し、図３は図１の映像符号化データ伝送
方式における受信装置１１０内のゲート回路（Ｇ２）１
１５を示し、この例をもって本発明の動作説明を行う。FIG. 1 shows a video coded data transmission system according to an embodiment of the present invention, and FIG. 2 shows a gate circuit (G) in a receiving apparatus 110 in the video coded data transmission system of FIG.
1) 115, and FIG. 3 shows a gate circuit (G2) 1 in the receiving apparatus 110 in the video coded data transmission system of FIG.
15, the operation of the present invention will be described using this example.

【００２３】本発明の送信装置１００の構成は従来方式
の図４の送信装置１００と同様である。The configuration of the transmitting apparatus 100 of the present invention is the same as that of the conventional transmitting apparatus 100 shown in FIG.

【００２４】図１の受信装置１１０において、伝送路デ
ータから映像符号化データと送信標本化クロック周波数
情報ΔＳを分離する方式は従来と同様である。また、周
波数情報ΔＳと、ＦＩＦＯメモリ１１３から出力される
上限近接表示信号ＡＦ（ＦＩＦＯメモリ１１３の記憶数
がメモリ容量の上限に近付くと、ＦＩＦＯメモリ１１３
から出力される、上限に近いことを表示する信号）及び
下限近接表示信号ＡＥ（ＦＩＦＯメモリ１１３の記憶数
がメモリ容量の下限に近付くと、ＦＩＦＯメモリ１１３
から出力される、下限に近いことを表示する信号）を、
入力としてフェ−ズ・ロックド・ループ発振器（ＰＬ
Ｌ）により標本化クロックを再生するのも従来方式と同
様である。In the receiving apparatus 110 shown in FIG. 1, the method of separating the video coded data and the transmission sampling clock frequency information ΔS from the transmission line data is the same as the conventional one. Further, the frequency information ΔS and the upper limit proximity display signal AF output from the FIFO memory 113 (when the storage number of the FIFO memory 113 approaches the upper limit of the memory capacity, the FIFO memory 113
And a lower limit display signal AE (a signal indicating that it is close to the upper limit) and a lower limit proximity display signal AE (when the storage number of the FIFO memory 113 approaches the lower limit of the memory capacity).
, A signal that indicates that it is close to the lower limit)
Phase locked loop oscillator (PL
Reproducing the sampling clock by L) is the same as in the conventional method.

【００２５】本発明は、標本化クロックの周波数再生に
おいて、上限近接表示信号及び下限近接表示信号による
周波数補正量を少なくした場合に生じるＦＩＦＯメモリ
１１３出力のデータ欠落によって、再生した映像信号の
色相の変動や色ムラ発生を低減するものである。According to the present invention, in the reproduction of the frequency of the sampling clock, the hue of the reproduced video signal is reduced due to the lack of data at the output of the FIFO memory 113 when the frequency correction amount by the upper-limit proximity display signal and the lower-limit proximity display signal is reduced. This is to reduce fluctuations and color unevenness.

【００２６】受信装置１１０のＦＩＦＯメモリ１１３の
データ残留数を表示する下限近接表示信号ＡＥ、上限近
接表示信号ＡＦによる標本化クロック再生用フェーズ・
ロックド・ループ発振器１１７の周波数補正動作は従来
通りである。いま、送信側の映像信号カラーサブキャリ
ア周波数がｆｓ１からｆｓ２（ｆｓ１＞ｆｓ２）に切り
替わった場合を想定する。A sampling clock recovery phase based on a lower-limit proximity display signal AE and an upper-limit proximity display signal AF for indicating the number of remaining data in the FIFO memory 113 of the receiver 110.
The frequency correction operation of locked loop oscillator 117 is conventional. Now, it is assumed that the video signal color subcarrier frequency on the transmitting side is switched from fs1 to fs2 (fs1> fs2).

【００２７】新たなカラーサブキャリア周波数ｆｓ２は
以前の周波数より低いため、映像符号化データの転送は
伝送路フレームへの多重化がデータスタッフ制御により
即時に行われるのに対し、受信装置１１０のＦＩＦＯメ
モリデータ残留数は、フェーズ・ロックド・ループ発振
器１１７の周波数追従の遅れがあるため減少する。Since the new color subcarrier frequency fs2 is lower than the previous frequency, the transfer of the encoded video data is immediately multiplexed to the transmission line frame by the data stuff control, whereas the FIFO of the receiving device 110 is transferred. The remaining number of memory data decreases due to the delay of the frequency tracking of the phase locked loop oscillator 117.

【００２８】このときＦＩＦＯメモリ１１３のデータ残
留数が下限検出の闘値直前であった場合、下限近接表示
信号ＡＥがアクティブとなってエンプティとなることを
フェーズ・ロックド・ループ発振器１１７に通知する。
この下限近接表示信号ＡＥは同時にゲート回路１１６に
も供給されており、図３において、ラッチ回路３０１で
保持される。ラッチ回路３０１出力がアクティブとなる
と分周回路３０２が動作可能となりＭ×Ｎ個のＦＩＦＯ
読出しクロックを計数する。Ｍ×Ｎ個後にこの分周回路
３０２のカウンタがカーバーフローし、ラッチ回路３０
１と分周回路３０２のカウンタがリセットされる。At this time, if the remaining number of data in the FIFO memory 113 is just before the threshold value for detecting the lower limit, the phase locked loop oscillator 117 is notified that the lower limit proximity display signal AE becomes active and becomes empty.
The lower limit proximity display signal AE is also supplied to the gate circuit 116 at the same time, and is held by the latch circuit 301 in FIG. When the output of the latch circuit 301 becomes active, the frequency dividing circuit 302 becomes operable and M × N FIFOs
Count the read clock. After M × N, the counter of the frequency dividing circuit 302 overflows, and the latch circuit 30
1 and the counter of the frequency dividing circuit 302 are reset.

【００２９】分周回路３０２のカウント中は読出しクロ
ックのゲート回路１１６がアンドゲート回路（ＡＮＤ）
３０３によって出力禁止状態となり、ＦＩＦＯメモリ１
１３への読出しクロックが停止し、書き込みクロックが
読出しクロックより多いため、ＦＩＦＯメモリ１１３の
データ残留数が増加し、ＦＩＦＯメモリエンプティとな
ることを回避する。同時にデータ残留組が増加すること
により下限近接表示信号ＡＥがインアクティブとなるた
め、フェーズ・ロックド・ループ発振器１１７への周波
数補正要求も本発明の動作が無い場合より速く解除され
る。During the counting of the frequency dividing circuit 302, the read clock gate circuit 116 operates as an AND gate circuit (AND).
303, the output is inhibited and the FIFO memory 1
Since the read clock to the block 13 is stopped and the write clock is greater than the read clock, the number of data remaining in the FIFO memory 113 increases, thereby avoiding the FIFO memory being empty. At the same time, the lower limit proximity display signal AE becomes inactive due to the increase in the residual data set, so that the frequency correction request to the phase locked loop oscillator 117 is canceled earlier than in the case where the operation of the present invention is not performed.

【００３０】ｆｓ１＜ｆｓ２の場合は、ＦＩＦＯメモリ
１１３からの出力が下限近接表示信号ＡＥから上限近接
表示信号ＡＦとなることで図２のゲート回路１１５にお
いて図３のゲート回路１１６の場合と同様の制御が行わ
れる。なお、図２において、２０１はラッチ回路、２０
２は分周回路、２０３はアンドゲート回路（ＡＮＤ）で
ある。When fs1 <fs2, the output from the FIFO memory 113 is changed from the lower limit proximity display signal AE to the upper limit proximity display signal AF, so that the gate circuit 115 in FIG. 2 has the same configuration as the gate circuit 116 in FIG. Control is performed. 2, reference numeral 201 denotes a latch circuit;
2 is a frequency dividing circuit, and 203 is an AND gate circuit (AND).

【００３１】Ｍの値は最小は１であるが、４５５とする
と水平同期信号の２周期分となり、データ欠落時の映像
信号への影響は垂直方向のみとなる。The minimum value of M is 1, but if it is 455, it is equivalent to two periods of the horizontal synchronizing signal, and the effect on the video signal when data is lost is only in the vertical direction.

【００３２】[0032]

【発明の効果】以上説明したように、受信装置の標本化
クロックの周波数補正をＦＩＦＯメモリのデータ残留数
で行った場合、データの欠落が無いように行うと大きな
周波数変動が発生し、周波数補正を少なくするとデータ
の欠落により大きな位相変動が発生することにより、再
生映像の色相変動や色ムラが現れる。As described above, when the frequency of the sampling clock of the receiving apparatus is corrected based on the number of remaining data in the FIFO memory, if the correction is performed without any data loss, a large frequency fluctuation occurs, and the frequency correction is performed. If the number is reduced, a large phase change occurs due to the lack of data, so that a hue change and color unevenness of the reproduced video appear.

【００３３】本発明は、周波数変動を避けるため映像符
号化データの欠落が発生するが、データが抜ける期間が
カラーサブキャリアの整数倍の周期であるためカラーサ
ブキャリア信号の位相変動が最小に抑えられるため、色
相変動や色ムラの発生が低減される効果を有する。According to the present invention, loss of video coded data occurs in order to avoid frequency fluctuation. However, since the period during which data is lost is a cycle of an integral multiple of the color subcarrier, the phase fluctuation of the color subcarrier signal is minimized. Therefore, there is an effect that the occurrence of hue fluctuation and color unevenness is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例による映像符号化データ伝送
方式のブロック図である。FIG. 1 is a block diagram of a video encoded data transmission method according to an embodiment of the present invention.

【図２】図１の映像符号化データ伝送方式における受信
装置１１０内のゲート回路（Ｇ１）のブロック図であ
る。FIG. 2 is a block diagram of a gate circuit (G1) in the receiving device 110 in the video coded data transmission system of FIG.

【図３】図１の映像符号化データ伝送方式における受信
装置１１０内のゲート回路（Ｇ２）のブロック図であ
る。FIG. 3 is a block diagram of a gate circuit (G2) in the receiving device 110 in the video coded data transmission system of FIG.

【図４】従来の映像符号化データ伝送方式のブロック図
である。FIG. 4 is a block diagram of a conventional video coded data transmission system.

【符号の説明】[Explanation of symbols]

１００ 送信装置 １０１ アナログ−ディジタル変換部（Ａ／Ｄ） １０２ 多重化部（ＭＵＸ） １０３ モジュレータ部（ＭＯＤ） １０４ バーストロックオシレータ（ＢＬＯ） １０５ 発振器（ＯＳＣ） １１０ 受信装置 １１１ デモジュレータ部（ＤＥＭＯＤ） １１２ 分離化部（ＤＭＵＸ） １１３ ＦＩＦＯメモリ（ＦＩＦＯ） １１４ ディジタル−アナログ変換部（Ｄ／Ａ） １１５ ゲート回路（Ｇ１） １１６ ゲート回路（Ｇ２） １１７ フェーズ・ロックド・ループ発振器（ＰＬ
Ｌ） ２０１ ラッチ回路（Ｆ／Ｆ） ２０２ 分周回路（１／Ｍ・Ｎ） ２０３ アンドゲート回路（ＡＮＤ） ３０１ ラッチ回路（Ｆ／Ｆ） ３０２ 分周回路（１／Ｍ・Ｎ） ３０３ アンドゲート回路（ＡＮＤ）REFERENCE SIGNS LIST 100 Transmitter 101 Analog-to-digital converter (A / D) 102 Multiplexer (MUX) 103 Modulator (MOD) 104 Burst Lock Oscillator (BLO) 105 Oscillator (OSC) 110 Receiver 111 Demodulator (DEMOD) 112 Separation unit (DMUX) 113 FIFO memory (FIFO) 114 Digital-analog conversion unit (D / A) 115 Gate circuit (G1) 116 Gate circuit (G2) 117 Phase locked loop oscillator (PL)
L) 201 Latch circuit (F / F) 202 Divider circuit (1 / MN) 203 AND gate circuit (AND) 301 Latch circuit (F / F) 302 Divider circuit (1 / MN) 303 AND gate Circuit (AND)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ＮＴＳＣ方式の映像信号を、カラーサブ
キャリア周波数ｆｓのカラーサブキャリアに同期し、か
つカラーサブキャリア周波数ｆｓのＮ（Ｎは２以上の整
数）倍の周波数（Ｎ×ｆｓ）を持つ標本化クロックで、
符号化して映像符号化データとして伝送する送信装置
と、 受信側の伝送路フレームから分離化した前記映像符号化
データを一時記憶し、その記憶数がメモリ容量の上限に
近付くと、上限に近いことを表示する上限近接表示信号
を出力し、前記記憶数が前記メモリ容量の下限に近付く
と、下限に近いことを表示する下限近接表示信号を出力
するＦＩＦＯメモリと、前記上限近接表示信号を受ける
と、前記映像符号化データを前記ＦＩＦＯメモリへ書き
込むための書き込みクロックを（Ｍ×Ｎ）個（Ｍは１以
上の整数）までカウントする第１の分周回路と、前記下
限近接表示信号を受けると、前記映像符号化データを前
記ＦＩＦＯメモリから読み出すための読み出しクロック
を（Ｍ×Ｎ）個までカウントする第２の分周回路と、前
記第１の分周回路が（Ｍ×Ｎ）個までカウントしている
第１の期間、前記ＦＩＦＯメモリへの前記書き込みクロ
ックの出力を禁止し、上記第１の期間以外は、前記ＦＩ
ＦＯメモリへ前記書き込みクロックを出力する第１のゲ
ート回路と、前記第２の分周回路が（Ｍ×Ｎ）個までカ
ウントしている第２の期間、前記ＦＩＦＯメモリへの前
記読み出しクロックの出力を禁止し、上記第２の期間以
外は、前記ＦＩＦＯメモリへ前記読み出しクロックを出
力する第２のゲート回路とを、有する受信装置とを、有
することを特徴とする映像符号化データ伝送方式。1. An NTSC video signal is synchronized with a color subcarrier having a color subcarrier frequency fs, and a frequency (N × fs) that is N times (N is an integer of 2 or more) times the color subcarrier frequency fs. With a sampling clock
A transmitting device that encodes and transmits the encoded video data, and temporarily stores the video encoded data separated from the transmission path frame on the receiving side, and when the storage number approaches the upper limit of the memory capacity, the upper limit is approached. When the memory number approaches the lower limit of the memory capacity, the FIFO memory outputs a lower limit proximity display signal indicating that the memory capacity is closer to the lower limit, and when the upper limit proximity display signal is received, A first frequency dividing circuit for counting up to (M × N) (M is an integer of 1 or more) write clocks for writing the video coded data to the FIFO memory, and receiving the lower limit proximity display signal A second frequency divider circuit for counting up to (M × N) read clocks for reading the video encoded data from the FIFO memory, and the first frequency divider There (M × N) pieces first period being counted up, it prohibits the output of the write clock to the FIFO memory, other than the first period, the FI
A first gate circuit that outputs the write clock to the FO memory; and a read clock output to the FIFO memory during a second period in which the second frequency divider counts up to (M × N). And a second gate circuit that outputs the read clock to the FIFO memory during a period other than the second period. 【請求項２】 前記送信装置は、前記ＮＴＳＣ方式の映
像信号を、前記カラーサブキャリアに同期し、かつ前記
カラーサブキャリア周波数ｆｓのＡ／Ｂ＝Ｎ倍（Ａは２
以上の整数、Ｂは１以上の整数）の周波数｛（Ａ／Ｂ）
×ｆｓ｝を持つ標本化クロックで、符号化して伝送し、
前記受信装置は、適当なＭの値を（Ａ×Ｍ）／Ｂが整数
となるように選択して、前記第１及び前記第２の分周回
路が前記書き込みクロック及び読み出しクロックを（Ａ
・Ｍ）／Ｂ個までカウントすることを特徴とする請求項
１に記載の映像符号化データ伝送方式。2. The transmission device synchronizes the NTSC video signal with the color subcarrier and A / B = N times the color subcarrier frequency fs (A is 2
Or more, B is an integer of 1 or more) frequency） (A / B)
Xfs}, encode and transmit with a sampling clock having
The receiving apparatus selects an appropriate value of M so that (A × M) / B is an integer, and the first and second frequency dividers change the write clock and the read clock to (A
2. The video encoded data transmission method according to claim 1, wherein counting is performed up to (M) / B. 【請求項３】 ＮＴＳＣ方式の映像信号を、カラーサブ
キャリア周波数ｆｓのカラーサブキャリアに同期し、か
つカラーサブキャリア周波数ｆｓのＮ（Ｎは２以上の整
数）倍の周波数（Ｎ×ｆｓ）を持つ標本化クロックで、
符号化して映像符号化データとして伝送する送信装置
と、前記映像符号化データを受信する受信装置とを、有
する映像符号化データ伝送方式における前記受信装置に
おいて、受信側の伝送路フレームから分離化した前記映
像符号化データを一時記憶し、その記憶数がメモリ容量
の上限に近付くと、上限に近いことを表示する上限近接
表示信号を出力し、前記記憶数が前記メモリ容量の下限
に近付くと、下限に近いことを表示する下限近接表示信
号を出力するＦＩＦＯメモリと、前記上限近接表示信号
を受けると、前記映像符号化データを前記ＦＩＦＯメモ
リへ書き込むための書き込みクロックを（Ｍ×Ｎ）個
（Ｍは１以上の整数）までカウントする第１の分周回路
と、前記下限近接表示信号を受けると、前記映像符号化
データを前記ＦＩＦＯメモリから読み出すための読み出
しクロックを（Ｍ×Ｎ）個までカウントする第２の分周
回路と、前記第１の分周回路が（Ｍ×Ｎ）個までカウン
トしている第１の期間、前記ＦＩＦＯメモリへの前記書
き込みクロックの出力を禁止し、上記第１の期間以外
は、前記ＦＩＦＯメモリへ前記書き込みクロックを出力
する第１のゲート回路と、前記第２の分周回路が（Ｍ×
Ｎ）個までカウントしている第２の期間、前記ＦＩＦＯ
メモリへの前記読み出しクロックの出力を禁止し、上記
第２の期間以外は、前記ＦＩＦＯメモリへ前記読み出し
クロックを出力する第２のゲート回路とを、有すること
を特徴とする映像符号化データ伝送方式用受信装置。3. An NTSC video signal is synchronized with a color subcarrier having a color subcarrier frequency fs, and a frequency (N × fs) which is N times (N is an integer of 2 or more) times the color subcarrier frequency fs. With a sampling clock
A transmitting device for transmitting a video encoded data by encoding, and a receiving apparatus which receives the video encoded data, chromatic
In the receiving device in the video coded data transmission method to, the video coded data separated from the transmission line frame on the receiving side is temporarily stored, and when the number of stored data approaches the upper limit of the memory capacity, it is close to the upper limit. Outputting an upper limit proximity display signal to be displayed, and when the number of storages approaches the lower limit of the memory capacity, receiving a FIFO memory that outputs a lower limit proximity display signal indicating that it is close to the lower limit, and receiving the upper limit proximity display signal, A first frequency dividing circuit for counting up to (M × N) (M is an integer of 1 or more) write clocks for writing the video encoded data to the FIFO memory, and receiving the lower limit proximity display signal; A second frequency divider circuit for counting up to (M × N) read clocks for reading the video encoded data from the FIFO memory; During the first period in which the circuit counts up to (M × N), the output of the write clock to the FIFO memory is inhibited, and the write clock is output to the FIFO memory during periods other than the first period. The first gate circuit and the second frequency divider circuit are (M ×
N) during the second period counting up to N)
A second gate circuit for inhibiting output of the read clock to the memory and outputting the read clock to the FIFO memory during periods other than the second period. For receiving device. 【請求項４】 前記送信装置は、前記ＮＴＳＣ方式の映
像信号を、前記カラーサブキャリアに同期し、かつ前記
カラーサブキャリア周波数ｆｓのＡ／Ｂ＝Ｎ倍（Ａは２
以上の整数、Ｂは１以上の整数）の周波数｛（Ａ／Ｂ）
×ｆｓ｝を持つ標本化クロックで、符号化して伝送し、
前記受信装置は、適当なＭの値を（Ａ×Ｍ）／Ｂが整数
となるように選択して、前記第１及び前記第２の分周回
路が前記書き込みクロック及び読み出しクロックを（Ａ
・Ｍ）／Ｂ個までカウントすることを特徴とする請求項
３に記載の映像符号化データ伝送方式用受信装置。4. The transmission device synchronizes the NTSC video signal with the color subcarrier and A / B = N times the color subcarrier frequency fs (A is 2
Or more, B is an integer of 1 or more) frequency） (A / B)
Xfs}, encode and transmit with a sampling clock having
The receiving apparatus selects an appropriate value of M so that (A × M) / B is an integer, and the first and second frequency dividers change the write clock and the read clock to (A
The receiver according to claim 3, wherein counting is performed up to (M) / B.