JP2584847B2 - 表示装置及び駆動装置 - Google Patents

表示装置及び駆動装置

Info

Publication number
JP2584847B2
JP2584847B2 JP63285141A JP28514188A JP2584847B2 JP 2584847 B2 JP2584847 B2 JP 2584847B2 JP 63285141 A JP63285141 A JP 63285141A JP 28514188 A JP28514188 A JP 28514188A JP 2584847 B2 JP2584847 B2 JP 2584847B2
Authority
JP
Japan
Prior art keywords
scanning
electrodes
routine
scan
display screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63285141A
Other languages
English (en)
Other versions
JPH02131286A (ja
Inventor
英雄 菅野
裕司 井上
敦 水留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63285141A priority Critical patent/JP2584847B2/ja
Priority to CA000584118A priority patent/CA1319767C/en
Priority to AT95109999T priority patent/ATE202430T1/de
Priority to DE3856368T priority patent/DE3856368T2/de
Priority to EP94114097A priority patent/EP0640950B1/en
Priority to EP88119806A priority patent/EP0318050B1/en
Priority to EP95109999A priority patent/EP0690431B1/en
Priority to AT94114097T priority patent/ATE185438T1/de
Priority to AU25990/88A priority patent/AU619783B2/en
Priority to ES88119806T priority patent/ES2083361T3/es
Priority to DE3855039T priority patent/DE3855039T2/de
Priority to DE3856478T priority patent/DE3856478T2/de
Priority to US07/276,548 priority patent/US5091723A/en
Priority to AT88119806T priority patent/ATE134785T1/de
Publication of JPH02131286A publication Critical patent/JPH02131286A/ja
Priority to US07/745,400 priority patent/US5172107A/en
Priority to AU87794/91A priority patent/AU632716B2/en
Priority to AU87792/91A priority patent/AU632715B2/en
Priority to CA000616634A priority patent/CA1333427C/en
Priority to US08/312,982 priority patent/US5726679A/en
Priority to GR960401049T priority patent/GR3019672T3/el
Application granted granted Critical
Publication of JP2584847B2 publication Critical patent/JP2584847B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、表示装置に関し、特にカーソルやマウスな
どの移動表示に適した強誘電性液晶表示装置に関する。
〔従来技術〕
蛍光体の残光特性を利用して画像を形成するCRT（カ
ソード・レイ・チユーブ）や駆動電圧実効値に応じた透
過光量特性を利用して画像を形成するTN（ツイステツド
・ネマチツク）型LCD（液晶素子）では表示原理上、１
画面形成周波数であるフレーム周波数を一定値以上に保
つ必要がある。それは、一般に30Hz以上とされており、
このフレーム周波数は表示部を構成する走査線数とこれ
を走査するため水平走査時間との積の逆数で表現するこ
とができる。現状では、走査方式として、インターレー
ス方式（１本おき以上の飛越し走査）とノンインターレ
ース方式（非飛越し走査）が知られている。又、その他
の方式としては、ペアリング方式及びLCDに限られるが
画面を分割して同時平列走査方式等々が提案、実用化さ
れている。NTSC規格においては、フレーム周波数30Hzの
２フイールド／フレームのインターレース方式で、水平
走査時間は約63.5μsecであり、走査線数は480本程度
（有効表示線数）となっている。TN型LCDにおいては走
査線数200〜400本で、フレーム周波数30Hz以上のノンイ
ンターレース方式となっている。又、CRTではNTSC規格
とは別にフレーム周波数40〜60Hz程度のノンインターレ
ース方式も用いられており、走査線数は200〜1000本程
度である。
ここで、仮りに縦（走査線）1920×横2560画素のCRT
とTN型LCDについて駆動する事を考えてみる。フレーム
周波数30Hz、インターレース方式とした場合、その水平
走査時間は約17.5μsecになり、水平ドツトクロツク周
波数は、約147MHz（CRTにおける水平帰線時間は考慮し
ていない）となる。CRTの場合、水平ドツトクロツク周
波数147MHzはビーム走査速度が非常に高く、現状の受像
管における電子銃の最大電子ビーム変調周波数を大きく
越えてしまい、17.5μsecで走査しても正確に映像させ
る事はできない。TN型LCDの場合、1920本の走査線駆動
はデユーテイ比1920に相当し、現在の最大デユーテイ比
400程度を大きく越えて、表示できない。そこで、水平
走査時間を現実的な値にして駆動する事を考えて見る
と、こんどはフレーム周波数が30Hzより小さくなり、こ
のため走査状態が視覚に認識されたり、ちらつきが発生
し、表示品位を著しく損なう。このようにCRTやTN型LCD
の大画面化、高密度化はその表示原理や駆動素子等の制
約により走査線数が充分に増やせない事によって頭打ち
になっているのが現状である。
ところで、近年クラークとラガーウエルが高速応答性
とメモリー性（双安定性）をもつ強誘電性液晶素子を米
国特許第4367924号公報などで発表した。
この強誘電性液晶素子は、一般に特定の温度域におい
て、カイラルスメクチツクＣ相（SmC＊）又はＨ相（SmH
＊）を有し、この状態において、加えられる電界に応答
して第１の光学的安定状態と第２の光学的安定状態のい
ずれかを取り、且つ電界の印加のないときはその状態を
維持する性質、すなわち相安定性を有し、又電界の変化
に対する応答も速やかであり、高速ならびに記憶型の表
示素子として広い利用が期待されている。
しかしながら、一般に強誘電性液晶素子はクラークら
が提案したような双安定性を有すことはむずかしく、単
安定状態をもつ傾向が強い。クラークらは、永久的な双
安定性を実現させるために、シエアリングによるせん断
力の印加や磁場の印加などによる配向制御方法を利用し
ていたが、生産技術面で見ると配向制御方法としては、
ラビング処理や斜方蒸着処理などの一軸性配向処理を基
板に付与する方法が有利である。かかる一軸性配向処理
を基板に付与させて配向制御した強誘電性液晶素子は、
永久的な双安定性を生じない場合があった。この永久的
な双安定性を生じない配向状態。いわゆる単安定性配向
状態は、数msec〜数時間の範囲で、電界印加時の２軸配
向が無電界時に１軸配向に転移する性質をもっている。
このため、この単安定性の強誘電性液晶素子を用いた表
示装置では、一担書込んだ画像が、電界の解除にともな
って消失してしまう問題点があった。特に、マルチプレ
クシング駆動時には、アクセスされていない走査線上の
画素の書込み状態が次第に消失していく問題点があっ
た。
そこで、かかる問題点に対して、選択された走査線上
の画素に“黒”を生じさせる電圧信号と“白”を生じさ
せる電圧信号を選択的に印加し、走査線を順次選択する
周期を１フレーム又は１フイールドとした時、この周期
を繰返すことによって書込みを行う駆動方式（リフレツ
シユ駆動）が考えられている。かかるリフレツシユ駆動
方式を採用することによって、非選択画素の透過光量の
変動は非常に小さく、しかもフレーム周波数を30Hzより
低いフレーム周波数においても、書込み走査ラインの視
認（走査書込みラインが他のラインと較べ高輝度となっ
て視覚的にもそれが容易に判別されうる）やちらつきの
発生を解消することができた。この際、本発明者らの検
討によれば、5Hz程度のフレーム周波数であっても、同
様の効果があることを確認することができた。
以上の事実は、前述したCRTおよびTN型LCDでの制約で
ある30Hz以上のフレーム周波数で駆動しなければならな
いという必須条件から生じていた大画面化，高精細化へ
の問題点を一挙に打開するに有効である。
しかしながら、前述のごとく低いフレーム周波数でリ
フレツシユ駆動する場合では、文字編集やグラフイツク
ス画面等でのスムーズスクロールやカーソル移動などの
いわゆる動画表示には遅く、表示性能が落ちる問題点が
ある。近年、コンピユーター及びその周辺回路やソフト
ウエアの発達が著るしく、特に大画面，高精細デイスプ
レイに対してはマルチウインドウと呼ばれる、表示領域
内に複数の画面を重ね表示する表示方法が普及してい
る。強誘電性液晶素子を用いた表示装置では、従来の表
示装置（CRT,TN型LCD等）をはるかに上回る大画面化・
高精細化を可能にする表示装置であるが、その大画面化
・高精細化にともない、フレーム周波数が低周波とな
り、このため増々スムーズスクロールやカーソル移動の
速度が遅くなる問題点があった。
〔発明の概要〕
本発明の目的は、前述の問題点を解決した表示装置を
提供すること、特にフレーム周波数が30Hz以下のような
低フレーム周波数の走査駆動下でのカーソル移動やマウ
ス移動を高速に移動表示することを可能にした表示装置
を提供することにある。
本発明は、複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、該走査電極に走査選択信号を印加する為の第１の
手段と該情報電極に情報信号を印加する為の第２の手段
とを有する駆動手段とを備えた表示装置において、該表
示画面の全走査電極を順次走査選択する場合に、一垂直
走査期間内に一本以上の走査電極を飛び越して走査選択
する、第１のルーチンを実行し、該表示画面の一部分を
書き換える場合に、該一部分の走査電極を非飛び越しで
走査選択する、第２のルーチンを実行する為の手段と、
を具備する。
そして、本発明においては、、第１のルーチンのとき
に、一垂直走査期間内に複数本以上の走査電極を飛び越
すとともに連続する２つの垂直走査間で隣合わない走査
電極を走査選択するとよい。
また、本発明においては、前記走査選択信号が消去パ
ルスとそれにつづく該消去パルスとは逆極性のパルスと
を含み、該情報信号が一極性のパルスと該パルスの前後
の位相にある該パルスとは逆極性の２つのパルスとを含
むことが好ましい。
本発明においては、該表示画面に表示すべき画像情報
を格納するメモリを具備し、該第１のルーチンの実行中
に、該メモリに格納された画像情報の一部に書換が生じ
たとき、書き換え前の画像情報に基づいた一垂直走査が
終了した後、該第２のルーチンを実行することが好まし
い。
本発明においては、該表示画面に表示すべき画像情報
を格納するメモリを具備し、該第１のルーチンの実行中
に、該メモリに格納された画像情報の一部に書き換えが
生じたとき、該第２のルーチンに移行し、該第２のルー
チンで走査選択される走査電極の数が所定値を越えたと
き、該第１のルーチンへ復帰することが好ましい。
本発明においては、該第１のルーチンを実行する為の
期間と、該第２のルーチンを実行する為の期間とが、交
互に設定されていることが好ましい。
本発明においては、該表示画面に表示すべき画像情報
を格納するメモリと、該メモリに格納された画像情報の
書き換えに応じて、対応する走査電極毎に書き換えデー
タのセットが可能なフラグメモリと、を具備し、該第１
のレーチンによる一垂直走査毎に該フラグメモリにアク
セスし、該書き換えデータに応じて該第２のルーチンに
移行し、該書き換えデータに対応した走査電極を走査選
択することが好ましい。
本発明においては表示パネルは強誘電性液晶を該走査
電極と該情報電極との間に配した強誘電性液晶素子であ
ることが好ましい。
〔発明の態様の詳細な説明〕
A.信号転送方式 第１図は、液晶表示装置と表示情報信号の供給をなす
本体装置の構成図である。第２図は表示情報信号のタイ
ミングチヤートを示す。表示パネル11は走査電極12C（4
00本）×情報電極13D（800本）のマトリクス構造で、こ
れに強誘電性液晶を封入し、走査電極12Cに走査電極駆
動回路12を接続し、情報電極13Dに情報電極駆動回路13
を接続する。走査電極駆動回路12にはデコーダ12Aと出
力段12Bが備えられ、情報電極駆動回路13には、シフト
レジスタ13A、ラインメモリ13Bと出力段13Cが備えられ
ている。
まず、走査電極12Cを指定する走査電極アドレスデー
タと映像データが、４本の信号線PD0,PD1,PD2とPD3を通
して本体装置14から制御回路15へ出力する。本実施例で
は、走査電極アドレスデータ（A0,A1,A2,A3,A4,A5,A6,A
7,A8,A9,A10,A11）と映像データ（D0,D1,D2,D3,…D798,
D799）が信号線PD0〜PD3のそれぞれの同一伝送線にて転
送されるため、走査電極アドレスデータと映像データを
区別しなければならない。本例では、識別のための信号
として、A/を具備しており、このA/信号がハイレベ
ルの時は走査電極アドレスデータであることを示し、ロ
ーレベルの時は映像データであることを示すように、そ
れぞれの関係付けを定めている。更に、A/信号は表示
情報の転送にあたり、転送開始の信号としての意味付け
も含んでいる。
走査電極アドレスデータを走査電極駆動回路12へ与
え、映像データを情報電極駆動回路13へ与える際、走査
電極アドレスデータA0〜A11と映像データD0〜D799とが
信号線PD0〜PD3上にシリアルに配置しているため、走査
電極アドレスデータA0〜A11と映像データD0〜D799を振
り分ける回路もしくは走査電極アドレスデータA0〜A11
を抽出する回路が必要となるが、この走査を制御回路15
にて行う。この制御回路15により信号線PD0〜PD3上に配
置される走査電極アドレスデータA0〜A11を抽出して、
一時格納し、指定された走査電極12Cを駆動する際に、
走査電極駆動回路12へ水平走査期間の間出力する。この
走査電極アドレスデータA0〜A11は走査電極駆動回路12
内のデコーダ12Aに入力され、デコーダ12Aを通して走査
電極12Cを選択する。
一方、映像データD0〜D799は情報電極駆動回路13内の
シフトレジスタ13Aへ入力され、転送クロツクCLKにて４
画素毎にシフトして情報電極13D（800本）に対応する画
素数の映像データD0〜D799が分離される。シフトレジス
タ13Aにて水平方向の一走査線分のシフトが完了する
と、これら800回路のシフトレジスタ13A上の映像データ
D0〜D799はラインメモリー13Bに転送され、水平走査期
間内で記憶される。
又、本実施例では、表示パネル11の駆動と本体装置14
における走査電極アドレスデータA0〜A11及び映像デー
タD0〜D799の発生が非同期で行われているため、表示情
報転送時に、制御回路15と本体装置14との間の同期をと
る必要がある。この同期をとる信号が信号Syncで、水平
走査毎に制御回路15で発生する。
この信号Syncは、A/との間で関係づけられた動作を
する。本体装置14は常時Sync信号を管視しており、Sync
信号がローレベルであれば表示情報の転送を行い、逆に
ハイレベルであれば、一水平走査分の表示情報の転送終
了後は、転送を行わない。つまり、第２図において、Sy
nc信号がローレベルになった瞬間、A/信号をハイレベ
ルにし、そして制御回路15はSync信号を表示情報転送期
間中にハイレベルに戻す。そして、Ａ点より測って１水
平走査時間を経た後（Ｂ点）に、ローレベルに戻す。も
し、Ｂ点の時点で本体装置14が連続して表示情報を転送
する場合、つまり次の走査電極を駆動する時は、再びA/
信号をハイレベルにして転送開始する。本実施例では
リフレツシユ駆動であるから線順次で連続駆動する。
前記、１水平走査期間（１走査選択期間に相当）とい
うのは、強誘電性液晶の特性と駆動方法に帰因して定め
られており、種々の最適駆動条件を加味して所望の印加
時間が決まり、これが１水平走査期間として定められ
る。本実施例においては、１水平走査期間は常温におい
て約250μsecに定めた。したがって、フレーム周波数は
約10Hzとなった。また、転送クロックCLKは5MHzとし、
走査電極アドレスデータと映像データの転送時間は約4
0.8μsecとなる。第２図における待ち時間は、約209.2
μsecとなる。第２図における制御信号CNTは所望の駆動
波形を発生させる制御信号である。これは、制御回路15
からそれぞれの駆動回路12と13へ出力される。CNTの出
力タイミングは走査電極アドレスデータA0〜A11を制御
回路15から走査電極駆動回路12へ出力するタイミングと
同一であり、シフトレジスタ13Aの映像データをライン
メモリー13Bに転送するタイミングと同一である。
又、CNT信号の出力タイミングは、第２図に示すよう
に、Sync信号のローレベル開始（Ａ点）から転送時間
（40.8μsec）終了後で、かつ、１本前のアクセス開始
から測って１水平走査期間経過したところで切り換わ
る。本実施例では、次のSync信号がローレベル（Ｂ点）
になる前と、転送時間終了後との間に設定したＣ期間
は、一定値に定まっている。
以上のような通信を駆動回路12と13及び制御回路15と
本体装置14との間で行い、かつ前述のようなタイミング
をもって表示パネルを駆動する。
B.表示走査方式 本発明は、リフレツシユ駆動を下記のインターレース
走査方式、部分書換え駆動をノンインターレース走査方
式によって行なう。リフレツシユ駆動は、前述したとお
りであり、部分書換え駆動は、全表示画面の一部領域を
書換える時、その一部領域（書換え領域）に対応する走
査電極のみに走査選択信号を印加する「部分走査線走
査」によって行なわれる。
1.インターレース走査方式 走査電極に、一垂直走査期間（一フイールド期間に相
当）内に、走査選択信号を１本おき以上、好ましくは４
本おき以上（20本おき以下が適している）で飛越し印加
し、Ｎ＋１回（Ｎ＝飛越し本数）のフイールド走査で一
画面走査（一フレーム走査に相当）を行なう。特に、本
発明では全表示画面の走査電極に対して一垂直走査駆動
を行なう時、走査電極を２本おき以上で飛越し走査選択
し、連続する少なくとも２つの一垂直走査で隣合ってい
ない走査電極を走査選択するのがよい。
第３図（Ａ）は、走査選択信号SS、走査非選択信号
SN、白情報信号IWと黒情報信号IBを表わしている。第３
図（Ｂ）は、走査選択信号が印加された走査選択電極上
の画素（走査電極と情報電極との交差部）のうちの選択
画素（白情報信号IWが印加された画素で電圧（IW−SS）
が印加される）に印加される電圧波形、同じ走査選択電
極上の非選択画素（黒情報信号IBが印加された画素で電
圧（IB−SS）印加される）に印加される電圧波形及び走
査非選択信号が印加された走査非選択電極上の２種の画
素に印加される電圧波形が示されている。第３図（Ａ）
と（Ｂ）によれば、位相t1で選択された走査電極上の画
素には、一斉に情報信号の種類にかかわらず、強誘電性
液晶の一方の配向状態を生じさせる電圧が印加され、か
かる強誘電性液晶の一方の配向状態に基づく黒状態に消
去される（本例では、黒状態に消去が行なわれない様に
一対の偏光子のクロスニコルを設定したが、白状態に消
去される様にしてもよい。）続く位相t2では、選択され
た走査電極上の選択された画素（IW−SS）には、強誘電
性液晶の他方の配向状態に基づく白状態を生じさせる電
圧（V2＋V3）が印加され、他の画素には位相t1での黒状
態を変化させない電圧（V2−V3＝V3）が印加される。一
方、走査非選択信号SNが印加された走査電極上の画素に
は、強誘電性液晶の閾値電圧以下の電圧±V3が印加され
る。このため、本例では、位相t1とt2で選択された走査
電極上の画素が白か黒の書込みが行なわれ、続く走査非
選択信号SNが印加された状態となっても、前の書込み時
の書込み状態がそのまま維持されることになる。
又、本例においては、位相t3で書込み位相t2での情報
信号に対して逆極性の電圧が情報電極から印加される。
従って、第３図（Ｃ）に示す様に走査非選択時の画素に
交流電圧が印加され、強誘電性液晶の閾値特性を改善す
ることができる。かかる位相t3で情報電極から印加する
信号が補助信号と称し、米国特許第4,655,561号公報で
詳述されている。
第３図（Ｃ）は、ある表示状態を生じさせた時の電圧
波形のタイミングチヤートを示している。本例では、走
査選択信号を、３本おきに走査電極に飛越し印加し、連
続する４つのフイールドで、走査電極に走査選択信号が
印加される。本例では、走査電極を３本おきに選択し、
４回のフイールド走査で、１フレーム走査（一画面走
査）することによって、低温時において走査選択期間
（t1＋t2＋t3）が長く設定され、結果的に低フレーム周
波数の走査駆動（例えば５〜10Hzのフレーム周波数）で
あっても、低フレーム周波数の走査駆動に原因するフリ
ツカーの発生を顕著に抑制することができ、さらに連続
する４つのフイールド走査で隣合っていない走査電極を
選択する様に走査選択信号を印加することによって、画
像流れを有効に解消することができた。
第３図（Ｄ）は、第３図（Ａ）の駆動波形を用いた例
であって、この例では、走査電極を５本おきに飛越し選
択し、連続する６つのフイールド走査で隣合っていない
走査電極を選択する様に走査選択信号が印加された。
第４図（Ａ）と（Ｂ）は、本発明で用いた別の駆動例
である。第４図（Ａ）と（Ｂ）によれば、位相T1で情報
信号の種類にかかわらず走査選択信号SSが印加された走
査電極上の全又は所定数の画素には、一斉に黒状態に消
去するための電圧が印加され、位相t3でそのライン上の
選択された画素（IW−SS）には、選択的に白状態に反転
書込みさせる電圧（V2＋V3）が印加され、他の画素（IB
−SS）には、位相T1での黒状態を変えない電圧（V2−V3
＝V3）が印加される。又、位相t2とt4は、前例と同様に
走査非選択時の画素に交流電圧を印加される様に情報電
極から印加する補助信号である。
第４図（Ｃ）は、第４図（Ａ）と（Ｂ）の駆動波形を
用いた時のある表示状態を生じるタイミングチヤートで
ある。第４図（Ｃ）に示す駆動例によれば、走査選択信
号を４本おきの飛越しで、走査電極に印加し、５フイー
ルド走査で１フレーム走査が完了する。又、この例でも
連続する５回のフイールド走査で隣合っていない走査電
極に走査選択信号が印加される。
本発明は、前述の例に限定されるものではなく、特に
走査電極に１本おき以上、好ましくは４本〜20本おきで
走査選択信号を飛越し印加することができる。又、本発
明では、電圧信号V1,−V2及び±V3の波高値を|V1|＝｜
−V2|＞｜±V3|、好ましくは|V1|＝｜−V2|＞2|±V3|に
設定するのがよい。又、これらの電圧信号のパルス幅は
一般に１μsec〜1msec、好ましくは10μsec〜100μsec
に設定され、低温時のパルス幅を高温時のパルス幅に較
べ長く設定するのがよい。
本発明で用いた部分書換え駆動は、前述のリフレツシ
ユ駆動による全表示画面走査を中断して行なわれる。従
って、部分書換え駆動で用いた部分走査線走査と全表示
画面走査との動作関係を以下に定めた。
（１）リフレツシユ駆動による全表示画面走査中に、表
示画面の一部を書換える要求が発生した時、発生した時
点のフイールド走査を終了した後に、部分走査線走査駆
動を行なう。
（２）部分走査線走査による部分書換え駆動をノンイン
ターレース駆動で行なう。
（３）部分走査線走査の最大走査本数を全表示画面に全
走査線走査の走査本数（１フレーム走査の走査本数）と
等しい値に設定する。言い換えると、部分走査線走査の
走査本数が全表示画面の全走査線走査の走査本数を越え
た時点で、部分走査線走査を中断して全表示画面走査駆
動を行なう。
（４）部分走査線走査の走査本数が、前項（３）の最大
走査本数より少ない本数で部分走査線を終了した時、こ
の部分走査線走査駆動の直前に行ったフイールド走査の
次のフイールド走査における先頭走査線から順次フイー
ルド走査駆動を行なう。
（５）VRAM（画像情報格納用メモリ）の画像情報書換え
は、表示パネルの書換え速度に依存しない。
（６）全表示画面走査時に表示パネルに転送される画像
情報は、転送される時刻における画像情報とする。
上述（１）〜（６）の動作を行なう回路構成を第５図
に示す。第５図は、第１図に示す本体装置14で、機能上
CPU部51、VRAM部52及びシーケンサ部53を備えている。
CPU部51は本体装置14の制御中枢で画像情報発生に関
しては、その命令源となる。
VRAM部52は、「VRAM」521と「VRAMタイミング発生
部」522で構成され、画像情報を格納するメモリーであ
る。
シーケンサ部53は、第１アドレス切換531、第２アド
レス切換532、400ラインカウンタ（400ラインカウン
ト）533、走査カウンタ（８ラインカウント）534、50ラ
インカウンタ（50ラインカウント）535、フラグメモリ5
36、シーケンサ537、入出力ポート538及び800ドツトカ
ウンタ539を備えている。シーケンサ部53は、CPU部51の
VRAM部52へのアクセスと表示パネル11への画像情報転送
に対するVRAM部52の制御を行なう。
VRAM521のアドレスをアクセスするためのVA信号は、
第１アドレス切換531によってBA信号、ADR信号及びRA信
号のうちの１つのアドレス信号として選択された信号で
ある。
（１）BA信号：表示パネル11の部分書換え駆動をアクセ
スするためのVRAMアドレス信号 （２）ADR信号:CPU51からの画像情報発生時のVRAMアド
レス信号 （３）RA信号：表示パネルの全表示画面走査駆動をアク
セスするためのVRAMアドレス信号 上述のBA信号、ADR信号とRA信号は、第１アドレス切
換531で選択されて、VRAMアドレスVR信号として発生す
る。第１アドレス切換531は、シーケンサ回路537で制御
される。
走査カウンタ534は、走査方式を定めるカウンタで、
リフレツシユ駆動の飛越し走査線の走査順番をカウント
する。本例では７本おきに走査線を飛越し走査するもの
とした。50ラインカウンタ535は、リフレツシユ駆動の
１フイールド当りの走査線数を定めており、本例では走
査線400本を７本おき飛越し走査で８フイールド走査が
行なわれたので、50本毎の走査線カウントでフイールド
回数をカウントした。400ラインカウンタ533は、所定の
走査本数（本例では400ライン計数に設定）をカウント
する。全表示画面走査ではフレームカウンタとして機能
する。又、部分書換え駆動時では、部分走査線走査の走
査線アドレスデータを発生し、VRAMアドレスをアクセス
する。
第２アドレス切換532は、フラグメモリアドレス（F
A）のアクセスがBA信号とADR信号の２通りで行なわれる
ため、これらの１つを選択する回路である。２種類のフ
ラグメモリアドレス用の信号はシーケンサ回路537で選
択される。
フラグメモリ536は、走査電極１本、１本に1bitずつ
のデータを割り当てるためのメモリである。以下この1b
itのデータを「フラグ」と称する。このフラグは、CPU5
1からの画像情報をVRAM521に書き込む動作で発生する。
CPU51のVRAM521への書き換み動作時に起こるVRAMアドレ
ス信号（ADR）をサンプリングし、走査電極１本、１本
に対応するアドレスに変換してから、アドレス信号（F
A）に基いてフラグメモリ536にフラグ“0"又は“1"を書
き込む。つまり、CPU51の画像情報の書き込み動作か
ら、書き換えるべき走査電極の場所を検知し、この検知
したデータをフラグとしてフラグメモリ536に書き込
む。そして、表示パネル11の部分書換え駆動において
は、フラグメモリ536内のフラグ情報と、400ラインカウ
ンタ533からのBA信号とを比較し、フラグの“0"（＝“O
FF"）と“1"（＝“ON"）を検索し、部分書換え駆動時の
走査線のみを指定する。
200dotカウンタ539は、１水平走査における映像デー
タの転送データ量を計数し、入出力ポート538の制御を
行なう回路である。本実施例では800ドツトのデータ量
を4bit（PD0,PD1,PD2,PD3）で転送するので800/4＝200
カウントと定めている。
「入出力ポート538」は、走査電極アドレスデータと
映像データとをもつ画像情報PD0,PD1,PD2,PD3,CLKA/
を制御回路15に転送し、又制御回路15からのSync信号を
受信する。
C.表示情報発生と転送タイミングと表示パネルとの動作
関係 第６図は、全表示画面走査駆動と部分書換え走査駆動
の動作関係を示すフローチヤートである。第７図は、部
分書換え走査駆動動作のフローチヤートである。第８図
は、全表示画面走査駆動のフローチヤートである。
第６図において、まずはじめに、「第１アドレス切換
のRA選択」で、全表示画面走査駆動用カウンタである走
査カウンタ534と50ラインカウンタ535からVRAMアドレス
信号（RA）をVRAM521に走査電極アドレスデータVAとし
て与える。次に、Sync信号の“L"レベルを待って、走査
電極アドレスデータVAとこのVA信号で指定されるVRAM内
の映像データを読み出し、表示パネル11へ転送する。そ
して50ラインカウンタ535を１つインクリメントする。
インクリメントした時点、計数が49であれば「部分書き
換えルーチン」に飛び、49になってなければ、再びSync
信号の“L"レベルを待つ。ここまではいわゆる１フイー
ルド走査駆動時の動作である。
では、計数が49になり、「部分書き換えルーチン」に
飛んだ時のその動作について以下説明する。
計数49は、次に送るべき表示情報が１フイールド内走
査電極49本目と、定めたもので第７図に示す、（）の
端子から「部分書換えルーチン」が始まる。また、「部
分書換えルーチン」がおこなわれている間でも、１フイ
ールド走査駆動が表示パネルで動作しているので、「部
分書換えルーチン」と「１フイールド走査駆動」の時間
関係を「49本目転送中」及び「50本目転送中」とで示し
ている。49本目及び50本目転送中というのは、１フイー
ルド走査駆動におけるVRAM521からの走査電極アドレス
データと映像データとの転送をさす。
「第２アドレス切換のBA選択」で、400ラインカウン
タ533のフラグメモリアドレス信号（FA）をフラグメモ
リ536に与え、400回のカウントでフラグメモリ536の400
bitのデータを読み出す。この読み出したデータのうち
フラグ“01"（＝“ON"）のデータがあれば、以降「部分
書換えルーチン」に入り、フラグ“0"（＝“OFF"）であ
れば、端子（▲▼）に進む。端子（▲▼）に進
むということは、全表示画面走査駆動に戻るということ
になる。「部分書換えルーチン」の終了後、走査カウン
タ534を１つインクリメントして、次の１フイールド走
査をアクセスするRA信号を設定する。そして、再び１フ
イールド走査駆動を行なう。
ここで、フラグ“1"は、フラグメモリアドレス（FA）
で示される走査電極に書換えが生じるという事をさす。
これに対し、書換えがなければフラグ“0"ということに
する。端子（）からここまでの処理が49本目転送中に
行なわれる。
では、フラグ“1"のbitがある場合の処理について説
明する。
Sync＝“L"レベルを待ち、50本目転送開始されると、
まず400ラインカウンタをクリア（“0"）にし、フラグ
メモリ536から1bitを読み出す。読み出す順番は走査電
極番号に対し、先頭の１番目から読み出す。ここで、ま
たフラグメモリ536の“1"又は“0"を判断する。“0"で
あれば、400ラインカウンタ533を１つインクリメントし
て、次の1bit読み出しのアドレス（FA）を設定する。こ
の時点でインクリメントした結果が400になっていない
時に再びフラグメモリ536から1bit読み出す。ここまで
の処理をフラグ“1"のbitにあたるまで繰り返す。
フラグ“1"bitが読み出した時ち直ちに400ラインカウ
ンタ533の動作を中断させ、フラグ“1"bitのアドレスを
保持する。400ラインカウンタ533の動作を中断させた状
態で、１フイールド走査駆動の終了をSync＝“L"レベル
になるのを待つ。
一方、第１アドレス切換531をBA選択としておき、１
フイールド走査駆動に続き、フラグメモリ536が保持し
ていたフラグのアドレスが部分書換え走査の走査電極ア
ドレスとなり、その走査電極アドレスで指定されるVRAM
の映像データを転送する。そして、転送するのと同時に
先に述べた「400ラインカウンターを１つインクリメン
ト」以降の処理をする。
このようにフラグ“1"bitがある時の処理を400回繰り
返す。次に、400回繰り返した時、つまりインクリメン
トした結果の値が判断してから、更に、その400は部分
書換え走査の走査回数が400回に相当するかどうかを判
断する。400に達していない時には端子（▲▼）に
進み、部分書換えルーチンにリターンする。400に達し
ていた時には、端子（▲▼）に進み、全表示画面
走査ルーチンに飛ぶ。
次に、全表示画面走査ルーチンの動作説明をする。
第８図において、端子より始まり、まず第１アドレ
ス切換でRA信号を選択し、Sync＝“L"レベルを待ち、走
査カウンタ534と50ラインカウンタ535で定められる走査
電極アドレスデータと、これに指定されるVRAM内の映像
データの転送を行なう。そして、50ラインカウンタ535
を１つインクリメントする。このインクリメント値が50
であるかどうかを判断し、50でなければ、次の転送に入
る。50であれば、１フイールドの走査駆動が終了したと
判断し、走査カウンタ534を１つインクリメントして、
次のフイールドを設定する。更に、その設定値が８かど
うかを判断し、８でなければ次のフイールドの先頭から
１フイールド走査駆動をおこなう。８であれば、８フイ
ールド走査駆動終了と判断し、１フレームの走査駆動を
終了し、端子に進む。そして再び、全表示画面走査ル
ーチンと部分書換えルーチンを第６図のごとくおこな
う。
以上説明してきた処理を、表示パネル駆動の立場から
見ると、表示画面の書換えがおこらないうちは、常に全
表示画面走査駆動している。画像書換えのサーチは、１
フイールド走査駆動毎に行なう。書換えがあれば、１フ
イールド走査駆動終了後、続けて部分書換えする。ここ
で、部分書換えする時の走査方法はノンインターレース
方式となる。部分書換えする上で、この書換え回数が次
の１フイールド走査駆動する前に400回を越える場合
は、自動的に１フレーム走査駆動する。この時の走査方
法は、インターレース駆動となる。表示パネル11は、本
体装置14からの画像情報に基づいて、これら一連の動作
を繰り返していく。
第６図〜第８図に示した様に画像情報が発生している
間、第１アドレス切換531で選択されるBA信号とRA信号
は一時的なもので、それ以外はCPU51のADR信号が選択さ
れている。つまり、VRAM521内のデータは常にCPU51によ
り、アクセス可能な状態となっている。
第９図は本発明で用いた別の部分書き込みルーチンで
ある。この動作を第10図に示す。CPUから新たに書換え
データが来るか判断し、もし来なければこれを繰り返
し、もし来た場合にはVRAMの前歴データを書き直し、新
しいデータを書く。こうして、本体装置14はCPUから新
たに送られてくる映像データに走査電極アドレスデータ
を付加して制御回路15へ転送する。
一方、全表示画面走査駆動は、一定の間隔をもって実
行するようにしている。このため、主プログラムへ割り
込み要求を用いて、全表示画面走査駆動を行うように
し、一定間隔をもってこの割り込み要求に応じて本体装
置14が第10図に示すルーチンで実行する。第10図の動作
は、部分書換え中であれば、これを中断してCPUからの
新たなデータを拒否する。そして、全画面の画像情報を
制御回路15へ転送する。そして、次の全表示画面走査駆
動までの時間を設定する（本実施例では１秒とした）。
そして、CPUからの新たなデータを受けつけるようにす
る。
以上のように本体装置14の動作を定めて本発明の駆動
方法を実行する。
第11図は、上述の例における表示動作原理を示すタイ
ミング図である。１フレーム目は全表示画面走査駆動期
間である。この時、書換え情報が発生したとすると本体
装置14は前述した手段をもって書換え画像情報（走査電
極アドレスデータと映像データとがシリアルに発生）を
準備する。そして、２フレーム目にかかる先頭のところ
から、第９図と第10図に示すルーチンをもって部分書換
え動作に入る。部分書換えが終了し、１フレーム目から
一定の定刻になる次第再び全表示画面走査駆動する。
ここで、書換え情報が全面にわたらない時、つまり部
分書換えの走査電極数＜全面走査電極数の場合は、第11
図（Ａ）のごとく部分書換え終了後、定刻になり次第、
全表示画面走査駆動する。
次に、部分書換え走査の走査回数≧全表示画面走査の
走査線数（例えば400本）の場合は、第11図（Ｂ）に示
すように部分書換え走査の走査回数が400回を越えた時
に部分書換え走査を中断して次の全表示画面走査駆動に
進む。
この実施例では、全表示画面走査駆動周期を１秒とし
た。
D.表示動作例 以下、本実施例を具体的にあげ、更に詳しく説明す
る。
第12図はマルチウインドウ画面表示の一実施例であ
る。表示画面は、表示領域に各々異なった画面を表示し
たものである。ウインドウ１はある集計結果を円グラフ
で表現した画面。ウインドウ２はウインドウ１の集計結
果を表で表現した画面。ウインドウ３はウインドウ１の
集計結果を棒グラフで表現した画面。ウインドウ４は文
章作成に関した動作をしている。そして、背景は白の無
地である。
ここで、いまウインドウ４が作業画面であり、他のウ
インドウは静止画状態にある。つまりウインドウ４は文
章作成中で動画表示状態にある。この動画状態の具体的
動作はスクロール，単語・文節の挿入や削除及びコピ
ー，領域移動等々である。これらの動作は比較的速い動
作が必要である。以下、表示動作例をあげる。
第１の例 〜ウインドウ４内の任意の一行に一文字を新
たに追加表示する〜 文字フオントは16×16構成とする。一文字を新たに追
加表示する事は走査電極16本を書換える事である。第５
図〜第８図に示すルーチンの時、全表示画面走査駆動中
に16走査電極のみ書換えするタイミングは、まず、CPU5
1が、一文字をVRAM521内に追加書換えした時点のフイー
ルドの49本目から、フラグメモリー536のサーチをおこ
ない、16bitのフラグ“ON"を検知し、フイールド走査駆
動中の走査終了後、続けて走査電極16本のみをノンイン
ターレースで部分書換えする。そして、再び次のフイー
ルド走査駆動を先頭の走査電極から順次行う。16本書換
えに要する時間は、１水平走査期間を250μsecとする
と、16×250μsec＝3.8msecとなり、高速に部分書換え
が行われる。フイールド走査駆動に要する時間は、50×
250μsec＝12.5msec、したがってCPU51がVRAM521を書換
えてから表示パネル11に追加文字が表示されるまでに要
する時間は最大でも16.3msecとなる。周波数に書き変え
ると、約61Hzとなり、非常に速い応答である。従って、
カーソルやマウスなどのフオントに対応した部分走査線
走査駆動を異なる走査電極毎で繰り返し周期的に行うこ
とによって、カーソルやマウスなどの移動表示を可能と
し、かかる移動表示を高速で行うことができる。
第２の例 〜第５図〜第８図のルーチンを用いて全体を
スクロール〜 全表示画面走査駆動から部分書換え走査駆動への切換
えタイミングは、前述の第１例と同様である。ここで
は、部分書換えの代わりに全表示画面書換え走査とな
り、走査される走査電極400本にわたるため、初めの１
フレームはノンインターレース走査方式で400本の走査
電極を走査することによって全表示画面書換えを行い、
次のフレームでインターレース走査方式で走査する。つ
まり、交互にノンインターレース走査方式とインターレ
ース走査方式とで表示画面が書き変わっていく。ここで
インターレース走査駆動時であっても、VRAMから転送さ
れる画像情報は、最新映像データをもっている。本例で
は１画面の書換えスピードは、１水平走査時間の250μs
ecとして、400×250μsec＝100msecとなり、周波数で表
現すればフレーム周波数10Hzとなり、スクロールは視認
できるレベルである。
第３の例 〜第９図〜第11図のルーチンを用いてウイン
ドウ４をスムーススクロール状態〜 ウインドウ４の占める走査電極数は200本であるとす
る。スムーススクロール表示は200本書換える事であ
る。全表示画面走査駆動中に200本の走査電極を駆動す
るタイミングは、第11図に示したタイミングである。１
フレーム目は全表示画面走査駆動しており、２フレーム
の先頭から200走査電極の駆動時間200×250μsec＝50ms
ecを次の全表示画面走査駆動開始時間がくるまで繰り返
し部分書き込みが続けられる。
E.強誘電性液晶素子 第13図は、強誘電性液晶セルの例を模式的に描いたも
のである。透明電極がコートされた上下の電極基板（ガ
ラス基板）131Aと131Bの間に強誘電性液晶の分子で組織
された層、132を電極基板131A,131Bに垂直になるように
封入されている。この強誘電性液晶はカイラルスメクチ
ツクＣ又はＨ相を呈しており、該カイラルスメクチツク
相の固有らせん構造を消失させるのに十分に薄い膜厚
（例えば0.5μｍ〜５μｍ）に設定されている。
上下の電極基板131Aと131Bの間に一定のしきい値以上
の電界Ｅ（−Ｅ）をかけると液晶分子133は電界方向に
配向方向を変える。液晶分子は細長い形状を有してお
り、その長軸方向と短軸方向で屈折率異方性を示す。そ
こでガラス面の上下に互いにクロスニコルの偏光板（図
示せず）を置けば電界Ｅ（−Ｅ）の印加極性によって光
学特性が変わる液晶変調素子となる。このようなセルに
一定のしきい値以上の電界Ｅを印加すると液晶分子133
は第１の安定状態133Aに配向する。又、逆向きの電界−
Ｅを印加すると、液晶分子133は第２の安定状態133Bに
配向してその分子の向きを変えられる。又、印加する電
界がＥおよび−Ｅが一定のしきい値を越えないかぎり、
それぞれの配向状態に保たれる。
本実施例で用いた強誘電性液晶素子は、単安定性配向
状態を有しており、第１の安定状態133Aと第２の安定状
態133Bとの安定状態が非対称であって、電界Ｅ又は−Ｅ
を解除した後、何れか一方の安定状態、又は別のより安
定な第３の安定状態へ配向する。尚、本発明において、
かかる単安定性配向状態の強誘電性液晶素子への適用が
好適であるが、米国特許第4,367,924号公報に開示され
た半永久的又は永久的な双安定性を発現させる配向状態
の強誘電性液晶素子やヨーロツパ特許第91,661号公報に
開示された様ならせん構造が存在する配向状態の強誘電
性液晶素子への適用も可能である。
第14図（Ａ）と（Ｂ）は、本発明の液晶素子の一実施
例を示している。第14図（Ａ）は、本発明の液晶素子の
平面図で、第14図（Ｂ）はそのＡ−Ａ′断面図である。
第14図で示すセル構造体140は、ガラス板又はプラス
チツク板などからなる一対の基板141Aと141Bをスペーサ
144で所定の間隔に保持され、この一対の基板をシーリ
ングするために接着剤146で接着したセル構造を有して
おり、さらに基板141Aの上には複数の透明電極142Aから
なる電極群（例えば、マトリクス電極構造のうちの走査
電圧印加電極群）が例えば帯状パターンなどの所定パタ
ーンで形成されている。基板141Bの上には前述の透明電
極142Aと交差させた複数の透明電極142Bからなる電極群
（例えば、マトリクス電極構造のうちの信号電圧印加用
電極群）が形成されている。
この様な透明電極142Bを設けた基板141Bには、例え
ば、一酸化硅素，二酸化硅素，酸化アルミニウム，ジル
コニア，フツ化マグネシウム，酸化セリウム，フツ化セ
リウム，シリコン窒化物，シリコン炭化物，ホウ素窒化
物などの無機絶縁物質やポリビニルアルコール，ポリイ
ミド，ポリアミドイミド，ポリエステルイミド，ポリパ
ラキシレリン，ポリエステル，ポリカーボネート，ポリ
ビニルアセタール，ポリ塩化ビニル，ポリアミド，ポリ
スチレン，セルロース樹脂，メラミン樹脂，ユリア樹脂
やアクリル樹脂などの有機絶縁物質を用いて被膜形成し
た配向制御膜145を設けることができる。
この配向制御膜145は、前述の如き無機絶縁物質又は
有機絶縁物質を被膜形成した後に、その表面をビロー
ド、布や紙で一方向に摺擦（ラビング）することによっ
て得られる。
本発明の別の好ましい具体例では、SiOやSiO2などの
無機絶縁物質を基板141Bの上に斜め蒸着法によって被膜
形成することによって、配向制御膜145を得ることがで
きる。
また、別の具体例ではガラス又はプラスチツクからな
る基板141Bの表面あるいは基板141Bの上に前述した無機
絶縁物質や有機絶縁物質を被膜形成した後に、該被膜の
表面を斜方エツチング法によりエツチングすることによ
り、その表面に配向制御効果を付与することができる。
前述の配向制御膜145は、同時に絶縁膜としても機能
させることが好ましく、このためにこの配向制御膜145
の膜厚は一般に100Å〜１μ、好ましくは500Å〜5000Å
の範囲に設定することができる。この絶縁膜は、液晶層
143に微量に含有される不純物等のために生ずる電流の
発生を防止できる利点をも有しており、従って動作を繰
り返し行っても液晶化合物を劣化させることがない。
また、本発明の液晶素子では前述の配向制御膜145と
同様のものをもう一方の基板141Aに設けることができ
る。
強誘電性液晶143としては、米国特許第4,561,726号公
報、米国特許第4,614,609号公報、米国特許第4,589,996
号公報、米国特許第4,592,858号公報、米国特許第4,59
6,667号公報、米国特許第4,613,209号公報などに開示さ
れたカイラルスメクチツク相を呈する液晶化合物又は組
成物を用いることができる。
又、図中、143と148は偏光板であって、その偏光軸は
互いに交差、好ましくは90゜で交差されている。
〔発明の効果〕
本発明によれば、部分書換え走査駆動と全表示画面走
査駆動との両立を実現することができ、単安定性傾向の
強い強誘電性液晶材料を安定に静止画表示をしつつ、低
フレーム周波数における部分的動画表示を高速化でき
る。
【図面の簡単な説明】
第１図は、本発明の表示装置を表わすブロツク図であ
る。第２図は、本発明の表示装置で用いた信号転送と駆
動のタイミングを示すチヤート図である。第３図（Ａ）
〜（Ｄ）及び第４図（Ａ）〜（Ｃ）は、本発明で用いた
駆動信号の波形図である。第５図は、本発明で用いた本
体装置のブロツク図である。 第６図は、全表示画面走査駆動と部分書換え走査駆動と
の動作ルーチンを示すフローチヤート図である。第７図
は、部分書換え走査駆動のルーチンを示すフローチヤー
ト図である。第８図は、１フレーム走査駆動のルーチン
を示すフローチヤート図である。第９図は、部分書込み
ルーチンを示すフローチヤート図である。第10図は、全
表示画面走査駆動ルーチンを示すフローチヤート図であ
る。第11図（Ａ）は、部分書換え走査時の走査電極数＜
全面走査電極数の場合のタイミング図で、第11図（Ｂ）
は部分書換え走査時の走査電極数≧全面走査電極数の場
合のタイミング図である。第12図は、本発明で用いた画
像表示の１例を示した表示画面図である。第13図は、本
発明で用いた強誘電性液晶素子を模式的に説明するため
の斜視図である。第14図（Ａ）は、本発明で用いた素子
の平面図で、第14図（Ｂ）はそのＡ−Ａ′断面図であ
る。
フロントページの続き (56)参考文献 特開 昭63−63093（ＪＰ，Ａ) 特開 昭63−104583（ＪＰ，Ａ) 特開 昭61−272724（ＪＰ，Ａ) 特開 昭63−65494（ＪＰ，Ａ) 特開 昭61−149933（ＪＰ，Ａ) 特開 昭62−272777（ＪＰ，Ａ) 特開 昭61−156229（ＪＰ，Ａ) 特開 昭63−257794（ＪＰ，Ａ) 特開 昭62−44797（ＪＰ，Ａ) 特開 昭63−116128（ＪＰ，Ａ)

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の走査電極と該走査電極と交差する複
    数の情報電極とが設けられた表示画面を有する表示パネ
    ルと、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に一本以上の走査電極を飛び越して走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    しで走査選択する、第２のルーチンを実行する為の手段
    と、 を具備する表示装置。
  2. 【請求項２】複数の走査電極と該走査電極と交差する複
    数の情報電極とが設けられた表示画面を有する表示パネ
    ルと、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に一本以上の走査電極を飛び越して走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    しで走査する、第２のルーチンを実行する為の手段を具
    備し、 該走査選択信号が消去パルスとそれにつづく該消去パル
    スとは逆極性のパルスとを含み、 該情報信号が一極性のパルスと該パルスの前後の位相に
    ある該パルスとは逆極性の２つのパルスとを含むことを
    特徴とする表示装置。
  3. 【請求項３】複数の走査電極と該走査電極と交差する複
    数の情報電極とが設けられた表示画面を有する表示パネ
    ルと、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に一本以上の走査電極を飛び越して走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    しで走査選択する、第２のルーチンを実行する為の手段
    と、 該表示画面に表示すべき画像情報を格納するメモリと、
    を具備し、 該第１のルーチンの実行中に、該メモリに格納された画
    像情報の一部に書換が生じたとき、書き換え前の画像情
    報に基づいた一垂直走査が終了した後、該第２のルーチ
    ンを実行することを特徴とする表示装置。
  4. 【請求項４】複数の走査電極と該走査電極と交差する複
    数の情報電極とが設けられた表示画面を有する表示パネ
    ルと、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に一本以上の走査電極を飛び越して走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    しで走査選択する、第２のルーチンを実行する為の手段
    と、 該表示画面に表示すべき画像情報を格納するメモリと、 を具備し、 該第１のルーチンの実行中に、該メモリに格納された画
    像情報の一部に書き換えが生じたとき、該第２のルーチ
    ンに移行し、該第２のルーチンで走査選択される走査電
    極の数が所定値を越えたとき、該第１のルーチンへ移行
    することを特徴とする表示装置。
  5. 【請求項５】複数の走査電極と該走査電極と交差する複
    数の情報電極とが設けられた表示画面を有する表示パネ
    ルと、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に一本以上の走査電極を飛び越して走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    しで走査選択する、第２のルーチンを実行する為の手段
    を具備し、 該第１のルーチンを実行する為の期間と、該第２のルー
    チンを実行する為の期間とが、交互に設定されているこ
    とを特徴とする表示装置。
  6. 【請求項６】複数の走査電極と該走査電極と交差する複
    数の情報電極とが設けられた表示画面を有する表示パネ
    ルと、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に一本以上の走査電極を飛び越して走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    しで走査選択する、第２のルーチンを実行する為の手段
    と、 該表示画面に表示すべき画像情報を格納するメモリと、 該メモリに格納された画像情報の書き換えに応じて、対
    応する走査電極毎に書き換えデータのセットが可能なフ
    ラグメモリと、を具備し、 該第１のルーチンによる一垂直走査毎に該フラグメモリ
    にアクセスし、該書き換えデータに応じて該第２のルー
    チンに移行し該書き換えデータに対応した走査電極を走
    査選択することを特徴とする表示装置。
  7. 【請求項７】前記表示パネルは強誘電性液晶を該走査電
    極と該情報電極との間に配した強誘電性液晶素子である
    請求項１乃至６項に記載の表示装置。
  8. 【請求項８】前記第１の手段はデコーダを有する走査電
    極駆動回路であり、前記第２の手段はシフトレジスタを
    有する情報電極駆動回路である請求項１乃至６項に記載
    の表示装置。
  9. 【請求項９】複数の走査電極と該走査電極と交差する複
    数の情報電極とが設けられた表示画面を有する表示パネ
    ルと、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に複数本の走査電極を飛び越すとともに
    連続する２つの垂直走査間で隣合わない走査電極を走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    しで走査選択する、第２のルーチンを実行する為の手段
    と、 を具備する表示装置。
  10. 【請求項１０】前記走査選択信号が消去パルスとそれに
    つづく該消去パルスとは逆極性のパルスとを含み、 該情報信号が一極性のパルスと該パルスの前記の位相に
    ある該パルスとは逆極性の２つのパルスとを含むことを
    特徴とする請求項９に記載の表示装置。
  11. 【請求項１１】前記表示装置は、該表示画面に表示すべ
    き画像情報を格納するメモリを具備し、該第１のルーチ
    ンの実行中に、該メモリに格納された画像情報の一部に
    書換が生じたとき、書き換え前の画像情報に基づいた一
    垂直走査が終了した後、該第２のルーチンを実行するこ
    とを特徴とする請求項９に記載の表示装置。
  12. 【請求項１２】前記表示装置は、該表示画面に表示すべ
    き画像情報を格納するメモリを具備し、 該第１のルーチンの実行中に、該メモリに格納された画
    像情報の一部に書き換えが生じたとき、該第２のルーチ
    ンに移行し、該第２のルーチンで走査選択される走査電
    極の数が所定値を越えたとき、該第１のルーチンへ移行
    することを特徴とする請求項９に記載の表示装置。
  13. 【請求項１３】該第１のルーチンを実行する為の期間
    と、該第２のルーチンを実行する為の期間とが、交互に
    設定されていることを特徴とする請求項９に記載の表示
    装置。
  14. 【請求項１４】該表示画面に表示すべき画像情報を格納
    するメモリと、該メモリに格納された画像情報の書き換
    えに応じて、対応する走査電極毎に書き換えデータのセ
    ットが可能なフラグメモリと、を具備し、 該第１のルーチンによる一垂直走査毎に該フラグメモリ
    にアクセスし、該書き換えデータに応じて該第２のルー
    チンに移行し該書き換えデータに対応した走査電極を走
    査選択することを特徴とする請求項９に記載の表示装
    置。
  15. 【請求項１５】前記表示パネルは強誘電性液晶を該走査
    電極と該情報電極との間に配した強誘電性液晶素子であ
    る請求項９乃至14項に記載の表示装置。
  16. 【請求項１６】前記第１の手段はデコーダを有する走査
    電極駆動回路であり、前記第２の手段はシフトレジスタ
    を有する情報電極駆動回路である請求項９乃至14項に記
    載の表示装置。
  17. 【請求項１７】複数の走査電極と該走査電極と交差する
    複数の情報電極とが設けられた表示画面を有する表示パ
    ネルの駆動装置において、 該走査電極に走査選択信号を印加する為の第１の手段と
    該情報電極に情報信号を印加する為の第２の手段とを有
    する駆動手段と 該表示画面の全走査電極を順次走査選択する場合に、一
    垂直走査期間内に複数本の走査電極を飛び越すとともに
    連続する２つの垂直走査間で隣合わない走査電極を走査
    選択する、第１のルーチンを実行し、該表示画面の一部
    分を書き換える場合に、該一部分の走査電極を非飛び越
    して走査選択する、第２のルーチンを実行する為の手段
    と、 を具備することを特徴とする駆動装置。
JP63285141A 1987-11-26 1988-11-11 表示装置及び駆動装置 Expired - Lifetime JP2584847B2 (ja)

Priority Applications (20)

Application Number Priority Date Filing Date Title
JP63285141A JP2584847B2 (ja) 1988-11-11 1988-11-11 表示装置及び駆動装置
CA000584118A CA1319767C (en) 1987-11-26 1988-11-25 Display apparatus
AT88119806T ATE134785T1 (de) 1987-11-26 1988-11-28 Anzeigegerät
EP94114097A EP0640950B1 (en) 1987-11-26 1988-11-28 Display apparatus
EP88119806A EP0318050B1 (en) 1987-11-26 1988-11-28 Display apparatus
EP95109999A EP0690431B1 (en) 1987-11-26 1988-11-28 Display apparatus
AT94114097T ATE185438T1 (de) 1987-11-26 1988-11-28 Anzeigevorrichtung
AU25990/88A AU619783B2 (en) 1987-11-26 1988-11-28 Display apparatus
ES88119806T ES2083361T3 (es) 1987-11-26 1988-11-28 Aparato para la visualizacion de imagenes.
DE3855039T DE3855039T2 (de) 1987-11-26 1988-11-28 Anzeigegerät
AT95109999T ATE202430T1 (de) 1987-11-26 1988-11-28 Anzeigevorrichtung
US07/276,548 US5091723A (en) 1987-11-26 1988-11-28 Display apparatus including partial rewritting means for moving image display
DE3856368T DE3856368T2 (de) 1987-11-26 1988-11-28 Anzeigevorrichtung
DE3856478T DE3856478T2 (de) 1987-11-26 1988-11-28 Anzeigevorrichtung
US07/745,400 US5172107A (en) 1987-11-26 1991-08-15 Display system including an electrode matrix panel for scanning only scanning lines on which a moving display is written
AU87794/91A AU632716B2 (en) 1987-11-26 1991-11-12 Display apparatus
AU87792/91A AU632715B2 (en) 1987-11-26 1991-11-12 Display apparatus
CA000616634A CA1333427C (en) 1987-11-26 1993-03-12 Display apparatus
US08/312,982 US5726679A (en) 1987-11-26 1994-10-03 Display system for selectively designating scanning lines having moving display data thereon
GR960401049T GR3019672T3 (en) 1987-11-26 1996-04-19 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63285141A JP2584847B2 (ja) 1988-11-11 1988-11-11 表示装置及び駆動装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP13060595A Division JP2756427B2 (ja) 1995-05-29 1995-05-29 表示装置

Publications (2)

Publication Number Publication Date
JPH02131286A JPH02131286A (ja) 1990-05-21
JP2584847B2 true JP2584847B2 (ja) 1997-02-26

Family

ID=17687632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63285141A Expired - Lifetime JP2584847B2 (ja) 1987-11-26 1988-11-11 表示装置及び駆動装置

Country Status (1)

Country Link
JP (1) JP2584847B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323904A (ja) * 1992-05-19 1993-12-07 Canon Inc 表示制御装置及び表示制御方法
US5583534A (en) * 1993-02-18 1996-12-10 Canon Kabushiki Kaisha Method and apparatus for driving liquid crystal display having memory effect
JP4615174B2 (ja) * 2000-01-21 2011-01-19 シチズンホールディングス株式会社 液晶表示装置
US7948464B2 (en) 2004-09-29 2011-05-24 Citizen Holdings Co., Ltd. Memory-type liquid crystal display device
JP4746502B2 (ja) * 2006-09-14 2011-08-10 シチズンホールディングス株式会社 メモリ性液晶表示装置
KR101988526B1 (ko) * 2013-04-30 2019-06-12 엘지디스플레이 주식회사 저속 구동용 표시장치와 그 구동방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2774492B2 (ja) * 1986-09-08 1998-07-09 キヤノン株式会社 表示装置

Also Published As

Publication number Publication date
JPH02131286A (ja) 1990-05-21

Similar Documents

Publication Publication Date Title
EP0640950B1 (en) Display apparatus
US5818410A (en) Data processing system and apparatus having first and second graphic event data
US5321419A (en) Display apparatus having both refresh-scan and partial-scan
US5172107A (en) Display system including an electrode matrix panel for scanning only scanning lines on which a moving display is written
US5408247A (en) Information processing apparatus and display system with simultaneous partial rewriting scanning capability
JP2774502B2 (ja) 表示装置及びその駆動制御装置並びに表示方法
JP2584847B2 (ja) 表示装置及び駆動装置
EP0494605B1 (en) Liquid crystal apparatus
JP2633191B2 (ja) 表示制御装置
JP2756427B2 (ja) 表示装置
CA1333427C (en) Display apparatus
JP2738846B2 (ja) 情報処理装置
JP2738845B2 (ja) 表示装置及び駆動制御装置
JP2662427B2 (ja) 情報処理装置
JP2770961B2 (ja) 情報処理装置
JP2714053B2 (ja) 情報処理装置
JPH0398088A (ja) 情報処理システム及び装置
JPH09185349A (ja) 表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

EXPY Cancellation because of completion of term