JP2584439B2 - Video signal processing device - Google Patents
Video signal processing deviceInfo
- Publication number
- JP2584439B2 JP2584439B2 JP60279999A JP27999985A JP2584439B2 JP 2584439 B2 JP2584439 B2 JP 2584439B2 JP 60279999 A JP60279999 A JP 60279999A JP 27999985 A JP27999985 A JP 27999985A JP 2584439 B2 JP2584439 B2 JP 2584439B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- emphasis
- limiter
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、VTR、テレビ受像機等に適用し得る映像信
号処理装置に関し、特に、第１の圧縮比で時間軸圧縮さ
れた色信号と、上記第１の圧縮比との合計が１である第
２の圧縮比で時間軸圧縮された輝度信号とが水平走査期
間の所定領域内に順次入力される映像信号処理装置に関
するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing apparatus applicable to a VTR, a television receiver, and the like, and more particularly, to a color signal compressed on a time axis at a first compression ratio. The present invention relates to a video signal processing device in which a luminance signal that has been time-axis-compressed at a second compression ratio whose sum with the first compression ratio is 1 is sequentially input into a predetermined area in a horizontal scanning period.
本発明は、夫々時間軸圧縮された色信号及び輝度信号
に対して、ハイパスフィルタ部、リミッタ部及び加算器
を有するノンリニアエンファシス回路によりエンファシ
スをかけるに際し、上記色信号に対しては、上記輝度信
号に対してよりも、上記ハイパスフィルタ部の時定数を
小さく選定すると共に上記リミッタ部の入力レベルに対
するリミッタレベルを相対的に高く選定することによっ
て、ノイズを軽減して画質の向上をはかるようにしたも
のである。According to the present invention, when a color signal and a luminance signal each subjected to time axis compression are subjected to emphasis by a non-linear emphasis circuit having a high-pass filter unit, a limiter unit, and an adder, the luminance signal is applied to the color signal. By reducing the time constant of the high-pass filter unit and selecting a relatively high limiter level with respect to the input level of the limiter unit, noise is reduced and the image quality is improved. Things.
従来より、第６図Ａに示すような輝度信号Ｙと色信号
Ｃとを含む映像信号SVからY/C分離を行って、信号Ｃを
例えば1/4に時間軸圧縮すると共に、信号Ｙを例えば3/4
に時間軸圧縮し、これらの時間軸圧縮された信号Ｃ、Ｙ
を、同図Ｂのように1H（水平走査期間）の所定の領域に
配置して伝送するようにしたTCI（Time Compressed Int
egrated）方式による映像信号の伝送方式が知られてい
る。尚、第６図Ａ、Ｂにおいて、HPは水平同期信号、SB
はカラーバースト信号を示す。また同図Ｂに示す信号を
以後TCI信号と称する。Conventionally, the sixth performs Y / C separated from the video signal S V including a luminance signal Y and the chrominance signal C as shown in FIG. A, compressing the signal C eg 1/4 time axis, the signal Y For example 3/4
And the time axis compressed signals C and Y
TCI (Time Compressed Int) which is arranged and transmitted in a predetermined area of 1H (horizontal scanning period) as shown in FIG.
A video signal transmission method based on an egrated method is known. In FIGS. 6A and 6B, HP is a horizontal synchronizing signal, S B
Indicates a color burst signal. The signal shown in FIG. 2B is hereinafter referred to as a TCI signal.
第７図は上記TCI信号を扱うVTRの記録回路を示し、第
８図は再生回路を示す。FIG. 7 shows a recording circuit of the VTR which handles the TCI signal, and FIG. 8 shows a reproducing circuit.
第７図において、上記映像信号SVはY/C分離回路１に
より、搬送色信号C1と信号Ｙとに分離される。上記信号
C1は復調回路２で復調されて信号Ｃとなり、この信号Ｃ
は時間軸圧縮回路３により1/4に圧縮された後、スイッ
チ５の接点Ｃ側に加えられる。また上記信号Ｙは時間軸
圧縮回路４により3/4に圧縮された後、スイッチ５の接
点Ｙに加えられる。制御回路６は上記信号SVの同期信号
に基いて、第６図Ｂにおける信号Ｃの期間と信号Ｙの期
間とに応じて時間軸圧縮回路３、４及びスイッチ５を制
御している。In Figure 7, the video signal S V by the Y / C separation circuit 1, is separated into the carrier color signal C 1 and the signal Y. The above signal
C 1 is demodulated by the demodulation circuit 2 to become a signal C.
Is compressed to 1/4 by the time axis compression circuit 3 and then applied to the contact C side of the switch 5. The signal Y is compressed to 3/4 by the time axis compression circuit 4 and then applied to the contact Y of the switch 5. Control circuit 6 based on the synchronization signal of the signal S V, and controls the time-base compression circuits 3 and 4 and the switch 5 in accordance with the duration of the period and the signal Y signal C in Figure 6 B.
従って、スイッチ５からは第６図ＢのTCI信号が得ら
れる。このTCI信号はエンファシス回路７において高域
を強調する補正が行われた後、FM変調回路８によりFM変
調され、このFM−TCI信号は記録アンプ９を通じて録再
ヘッド10に加えられることにより、テープ11に記録され
る。Accordingly, the TCI signal shown in FIG. 6B is obtained from the switch 5. This TCI signal is subjected to correction by the emphasis circuit 7 to emphasize high frequencies, and then FM-modulated by an FM modulation circuit 8. The FM-TCI signal is applied to a recording / reproducing head 10 through a recording amplifier 9 so that the tape is reproduced. Recorded at 11.
再生時には第８図において、テープ11からヘッド10に
より再生されたFM−TCI信号は再生アンプ12、イコライ
ザ回路13及びリミッタ14を通じて復調回路15に加えられ
ることにより、TCI信号が復調される。このTCI信号はデ
エンファシス回路16において、記録時と逆特性の補正が
成された後、制御回路６により制御されるスイッチ17に
より、時間軸圧縮された信号Ｃと信号Ｙとが別々に取り
出される。そして信号Ｃは時間軸伸長回路18により４倍
に時間軸伸長され、信号Ｙは時間軸伸長回路19により4/
3倍に時間軸伸長される。上記時間軸伸長されて元の形
に復元された信号Ｃ、Ｙはマトリクス回路20に加えられ
ることによって、Ｒ、Ｇ、Ｂ信号が復調される。At the time of reproduction, in FIG. 8, the FM-TCI signal reproduced from the tape 11 by the head 10 is applied to the demodulation circuit 15 through the reproduction amplifier 12, the equalizer circuit 13 and the limiter 14, so that the TCI signal is demodulated. The TCI signal is subjected to the correction of the reverse characteristic to that at the time of recording in the de-emphasis circuit 16, and then the time-axis-compressed signal C and the signal Y are separately extracted by the switch 17 controlled by the control circuit 6. . Then, the signal C is time-expanded by a factor of four by the time base expansion circuit 18, and the signal Y is subjected to 4 /
The time axis is extended three times. The signals C and Y, which have been expanded in the time axis and restored to the original form, are added to the matrix circuit 20 so that the R, G and B signals are demodulated.
第９図は上記記録回路におけるエンファシス回路７を
示し、第10図は上記再生回路におけるデエンファシス回
路16を示す。尚、エンファシス回路７及びデエンファシ
ス回路16においては、一般にリニア補正とノンリニア補
正が行われるが、第９図及び第10図はノンリニア補正を
行う場合の回路例を示している。FIG. 9 shows an emphasis circuit 7 in the recording circuit, and FIG. 10 shows a de-emphasis circuit 16 in the reproduction circuit. The emphasis circuit 7 and the de-emphasis circuit 16 generally perform linear correction and non-linear correction. FIGS. 9 and 10 show circuit examples in which non-linear correction is performed.
第９図において、例えば第11図に示すような矩形波を
成すTCI信号が入力されるものとする。このTCI信号には
図示のようにノイズＮが含まれている。このTCI信号を
ハイパスフィルタ21に通じることにより、このハイパス
フィルタ21より第11図に示すような、微分波形にノイズ
Ｎが重畳された信号が得られる。この信号は次にリミッ
タ22により所定のレベルで制限された後、加算器23にお
いて元のTCI信号に加えられることにより、この加算器2
3より図示の信号が得られる。In FIG. 9, it is assumed that a TCI signal forming a rectangular wave as shown in FIG. 11, for example, is input. This TCI signal contains noise N as shown. By passing the TCI signal through the high-pass filter 21, a signal in which the noise N is superimposed on the differential waveform as shown in FIG. 11 is obtained from the high-pass filter 21. This signal is then limited at a predetermined level by a limiter 22, and then added to the original TCI signal in an adder 23, whereby the adder 2
The signal shown in FIG.
次に第10図のデエンファシス回路16においては、上記
加算器23の信号波形と略等しい波形を有するTCI信号が
加算器24に入力される。この加算器24の出力の一部がパ
イパスフィルタ25に加えられることにより、このハイパ
スフィルタ25より第11図に示す波形を有する信号が得ら
れ、この信号はリミッタ26によりレベル制限された後、
加算器24に加えられて入力TCI信号から引き算される。
この結果、このデエンファシス回路16より第11図に示す
ようなノイズの除去された波形を有する出力信号が得ら
れる。Next, in the de-emphasis circuit 16 of FIG. 10, a TCI signal having a waveform substantially equal to the signal waveform of the adder 23 is input to the adder 24. By adding a part of the output of the adder 24 to the bypass filter 25, a signal having the waveform shown in FIG. 11 is obtained from the high-pass filter 25, and after this signal is level-limited by the limiter 26,
It is added to the adder 24 and subtracted from the input TCI signal.
As a result, an output signal having a noise-free waveform as shown in FIG. 11 is obtained from the de-emphasis circuit 16.
前述したエンファシス回路７及びデエンファシス回路
16の動作において、第11図より明らかなように、デエン
ファシス回路16の出力波形には、t0で示す期間において
ノイズN1が残留している。この残留ノイズN1は、第10図
におけるハイパスフィルタ25の出力波形をリミッタ26で
レベル制限することにより発生する。即ち、ハイパスフ
ィルタ25の出力波形がリミッタレベルでカットされて加
算器24に加えられるため、このカットされたt0期間の部
分に負帰還がかからず、従って、TCI信号の上記部分の
ノイズN1が引き算されずに残留することになる。The aforementioned emphasis circuit 7 and de-emphasis circuit
In 16 operation, as it is clear from FIG. 11, the output waveform of the de-emphasis circuit 16, the noise N 1 is left in the period indicated by t 0. The residual noise N 1 is generated by the level limiting the output waveform of the high-pass filter 25 by the limiter 26 in FIG. 10. That is, the output waveform of the high-pass filter 25 is applied to the adder 24 is cut by the limiter level, negative feedback is not applied to the portion of the cut t 0 period, therefore, the portion of the TCI signal noise N 1 will remain without being subtracted.
この残留ノイズN1が信号Ｃに生じた場合は、この信号
Ｃが時間軸伸長回路18で４倍に伸張される際に、ノイズ
N1も同時に伸張されて4t0の長さに拡大されるため、こ
のノイズN1が画面に現われることになる。信号Ｃは信号
Ｙに比べて伸長率が大きく、また飽和度も大きいので、
画面の内容によっては特に目立つことがある。例えば同
じ明るさで色相の異る部分が連続する場合等に目立つこ
とがあり、また同じ画面が連続する場合は、垂直な帯状
ノイズが現われることがある。If this residual noise N 1 occurs in the signal C, when the signal C is decompressed to 4 times in a time axis expansion circuit 18, the noise
For N 1 be stretched simultaneously is expanded to the length of 4t 0, the noise N 1 is to appear on the screen. Since the signal C has a higher expansion rate and a higher degree of saturation than the signal Y,
It may be particularly noticeable depending on the content of the screen. For example, it may be conspicuous when portions with the same brightness but different hues are continuous, and when the same screen is continuous, vertical band noise may appear.
本発明は、第１の圧縮比で時間軸圧縮された色信号
と、上記第１の圧縮比との合計が１である第２の圧縮比
で時間軸圧縮された輝度信号とが水平走査期間の所定の
領域内に順次入力される映像信号処理装置において、入
力端子部と、上記入力端子部に接続されたハイパスフィ
ルタ部と、上記ハイパスフィルタ部に接続されたリミッ
タ部と、上記リミッタ部及び上記入力端子部に入力がそ
れぞれ接続された加算器と、上記加算器に接続された出
力端子部とからなるノンリニアエンファシス回路を備
え、上記色信号に対しては、上記輝度信号に対してより
も、上記ハイパスフィルタ時の時定数を小さく選定する
と共に上記リミッタ部の入力レベルに対するリミッタレ
ベルを相対的に高く選定するように構成したものであ
る。According to the present invention, a color signal compressed on a time axis at a first compression ratio and a luminance signal compressed on a time axis at a second compression ratio in which the sum of the first compression ratio is 1 are used in a horizontal scanning period. In the video signal processing device sequentially input into a predetermined area of the input terminal, a high-pass filter connected to the input terminal, a limiter connected to the high-pass filter, the limiter, An adder whose input is connected to the input terminal, and a non-linear emphasis circuit including an output terminal connected to the adder, for the color signal, more than for the luminance signal The time constant at the time of the high-pass filter is selected to be small, and the limiter level with respect to the input level of the limiter unit is selected to be relatively high.
上記ノイズN1が残留する期間t0を極めて効果的に短く
することができる。It is possible to shorten the period t 0 to the noise N 1 remains extremely effectively.
第１図は本発明の第１の実施例を示すもので、エンフ
ァシス回路７を改良したものである。FIG. 1 shows a first embodiment of the present invention, in which the emphasis circuit 7 is improved.
本実施例においては、Ｃ信号のノンリニアエンファシ
ス回路7NCとＹ信号のノンリニアエンファシス回路7NYと
を設けると共に、これらのノンリニアエンファシス回路
7NC、7NYの出力をスイッチ30により夫々所定期間に取り
出して、共通のリニアエンファシス回路7Lに供給するよ
うにしている。またノンリニアエンファシス路7NCのエ
ンファシス量はノンリニアエンファシス回路7NYのエン
ファシス量より小さく選ばれている。このために、ハイ
パスフィルタ（第10のハイパスフィルタ21）の時定数が
小さく選ばれている。また、これとは別に、ノンリニア
エンファシス回路7NCのリミッタレベル（第９図のリミ
ッタ22のリミッタレベル）は高く選ばれている。In the present embodiment, provided with a non-linear emphasis circuit 7 NY nonlinear emphasis circuit 7 NC and Y signals C signal, these non-linear emphasis circuit
The outputs of 7 NC and 7 NY are respectively extracted by switch 30 for a predetermined period, and supplied to a common linear emphasis circuit 7 L. The emphasis amount of the non-linear emphasis path 7 NC is selected to be smaller than the emphasis amount of the non-linear emphasis circuit 7 NY . For this reason, the time constant of the high-pass filter (the tenth high-pass filter 21) is selected to be small. Apart from this, the limiter level of the non-linear emphasis circuit 7 NC (the limiter level of the limiter 22 in FIG. 9) is selected to be high.
また記録回路のエンファシス特性に応じて、再生回路
においてもデエンファシス特性を定めている。即ち、第
２図に示すように、再生TCI信号を共通のリニアデエン
ファシス回路16Lに供給し、その出力をスイッチ31を切
換えことにより、信号Ｃに対するノンリニアデエンファ
シス回路16NCと、信号Ｙに対するノンリニアデエンファ
シス回路16NYとに夫々供給して、記録時の高域強調部分
が再生時に高域抑制されるように成されている。Also, the de-emphasis characteristic is determined in the reproducing circuit according to the emphasis characteristic of the recording circuit. That is, as shown in FIG. 2, the reproduced TCI signal is supplied to a common linear de-emphasis circuit 16 L , and the output thereof is switched by a switch 31 so that the non-linear de-emphasis circuit 16 NC for the signal C and the signal Y The signals are supplied to the non-linear de-emphasis circuit 16 NY , respectively, so that the high-frequency emphasized portion at the time of recording is suppressed at the time of reproduction.
上記の構成によれば、第３図に示すように矩形波のTC
I信号の信号Ｃが入力された場合は、ノンリニアエンフ
ァシス回路7NCのハイパスフィルタ（第９図のハイパス
フィルタ21）から得られる微分波形は第11図の場合より
小さくなり、且つリミッタレベルも高いので、このノン
リニアエンファシス回路7NCの出力波形（第９図の加算
器23の出力波形）は図示のようになる。この出力波形が
第２図のデエンファシス回路16に加えられることによ
り、ノンリニアデエンファシス回路16NCのハイパスフィ
ルタ（第10図のハイパスフィルタ25）の出力波形は、第
３図のようにその微分波形が小さくなり、これをリミッ
タでカットした部分（t0の期間）は第11図のt0期間より
狭くなる。従って、このデエンファシス回路16NCの出力
波形におけるt0期間も充分に短くなり、後段の時間軸変
調回路18において例えば４倍に伸長されても、画面では
目立たなくなる。According to the above configuration, as shown in FIG.
When the signal C of the I signal is input, the differential waveform obtained from the high-pass filter (the high-pass filter 21 in FIG. 9) of the non-linear emphasis circuit 7 NC is smaller than that in the case of FIG. 11, and the limiter level is high. (output waveforms of Figure 9 the adder 23) the non-linear emphasis circuit 7 NC output waveform is as shown. This output waveform is applied to the de-emphasis circuit 16 in FIG. 2 so that the output waveform of the high-pass filter (high-pass filter 25 in FIG. 10) of the non-linear de-emphasis circuit 16 NC is differentiated as shown in FIG. is reduced, which portion is cut by the limiter (period t 0) becomes narrower than t 0 duration of Figure 11. Accordingly, the time period t 0 in the output waveform of the de-emphasis circuit 16 NC is sufficiently shortened, and even if it is expanded, for example, by a factor of four in the subsequent time axis modulation circuit 18, it becomes inconspicuous on the screen.
第４図は第２の実施例を示すもので、第１図と対応す
る部分には同一符号を付してある。FIG. 4 shows a second embodiment, in which parts corresponding to those in FIG. 1 are denoted by the same reference numerals.
本実施例においては、エンファシス回路７に、時間軸
圧縮信号Ｃに対するエンファシス特性の補正量が時間軸
圧縮信号Ｙに対するそれより小さいリニアエンファシス
回路7LC、7LYを設けている。尚、再生回路側において
も、このエンファシス回路７と対応する特性を有するデ
エンファシス回路16が構成されることは勿論である。In this embodiment, the emphasis circuit 7 is provided with linear emphasis circuits 7 LC and 7 LY in which the correction amount of the emphasis characteristic for the time axis compressed signal C is smaller than that for the time axis compressed signal Y. It is needless to say that a de-emphasis circuit 16 having characteristics corresponding to the emphasis circuit 7 is also formed on the reproduction circuit side.
第５図は上記第４図のエンファシス回路７の具体的な
回路構成の実施例を示す。FIG. 5 shows an embodiment of a specific circuit configuration of the emphasis circuit 7 of FIG.
この回路はリニアエンファシス回路7LC、7LYとノンリ
ニアエンファイス回路7NC、7NYとにより主として構成さ
れている。リニアエンファシス回路7LC、7LYはオペアン
プ、CRの時定数回路等により図示のように構成されて、
TCI信号が入力されるように成されている。ノンリニア
エンファシス回路7NC、7NYは、オペアンプ、CRの時定数
回路等により構成されるハイパスフィルタ21と、トラン
ジスタ回路等で構成されるリミッタ22と、オペアンプ等
で構成される加算器23とにより構成されている。This circuit is mainly composed of linear emphasis circuits 7 LC and 7 LY and non-linear emphasis circuits 7 NC and 7 NY . The linear emphasis circuits 7 LC and 7 LY are configured as shown by an operational amplifier, CR time constant circuit, etc.
The TCI signal is input. The non-linear emphasis circuits 7 NC and 7 NY are composed of a high-pass filter 21 composed of a time constant circuit of an operational amplifier and a CR, a limiter 22 composed of a transistor circuit and the like, and an adder 23 composed of an operational amplifier and the like. Have been.
上記リニアエンファシス回路7LC、7LY、ハイパスフィ
ルタ21及びリミッタ22には、スイッチ32、33、34が設け
られ、このスイッチ32、33、34は、制御信号SCにより、
第６図Ｂの信号Ｃ、Ｙの期間に応じて接点Ｃ、Ｙを切換
えられるように成されている。尚、スイッチ34は信号Ｙ
の期間にONとなるように成されている。The linear emphasis circuit 7 LC, 7 LY, to a high-pass filter 21 and a limiter 22, a switch 32, 33 and 34 are provided, the switch 32, 33, by the control signal S C,
The contacts C and Y can be switched in accordance with the period of the signals C and Y in FIG. 6B. The switch 34 is set to the signal Y
Is turned ON during the period.
前述したように、時間軸圧縮された信号Ｃ、Ｙは再生
回路において、夫々４倍、4/3倍に拡大され、このため
にＣ信号におけるノイズN1が目立つことになる。本実施
例においては、信号Ｃ、Ｙの前述したノイズ残留時間t0
を略等しくして、ノイズを目立たなくするようにしてい
る。このために信号Ｃの期間においてはスイッチ33を切
換えてハイパスフィルタ21の時定数を小さくすると共
に、スイッチ34をOFFにして、リミッタ22のリミッタレ
ベルを大きくするようにしている。As described above, the signal C which is compressed time axis, Y in the reproduction circuit, respectively 4 times, is enlarged to 4/3 times, so that the noise N 1 is conspicuous in the C signal for this. In the present embodiment, the above-described noise remaining time t 0 of the signals C and Y is set.
Are made substantially equal to make noise less noticeable. For this reason, in the period of the signal C, the switch 33 is switched to reduce the time constant of the high-pass filter 21, and the switch 34 is turned off to increase the limiter level of the limiter 22.
ハイパスフィルタ21において、スイッチ33が接点Ｃ側
に閉じて信号Ｃが加えられているときの時定数τＣは、 となる。またスイッチ33が接点Ｙ側に閉じて信号Ｙが加
えられているときの時定数τＹは、 となる。そして本実施例においては、C3R6＜C4R7、即ち
τＣ＜τＹとなるように各定数を選定している。In the high-pass filter 21, the time constant τ C when the switch 33 is closed to the contact C side and the signal C is applied is Becomes The time constant τ Y when the switch 33 is closed to the contact Y side and the signal Y is applied is Becomes In this embodiment, each constant is selected so that C 3 R 6 <C 4 R 7 , that is, τ C <τ Y.
またハイパスフィルタ21の出力でのゲインは、信号Ｃ
の期間ではR8/R6となり、信号Ｙの期間ではR8/R7とな
る。そこでR6＞R7のように選定して、信号Ｃに対する次
段のリミッタ22の入力レベルを下げることにより、等価
的にリミッタレベルを大きくするようにしている。この
場合、微小信号に対してはゲインが変化するので、スイ
ッチ34により電流源I1をON、OFFさせて、信号Ｃと信号
Ｙとでゲインを合わせるようにしている。The gain at the output of the high-pass filter 21 is the signal C
Next R 8 / R 6 is a period, the R 8 / R 7 is a period of the signal Y. Therefore, by selecting R 6 > R 7 and lowering the input level of the next-stage limiter 22 for the signal C, the limiter level is equivalently increased. In this case, the gain is changed with respect to small signals, ON a current source I 1 by a switch 34, thereby turned OFF, so that adjust the gain in the signal C and the signal Y.
上述のようにノンリニアエンファシス回路7NC、7NYに
おいて、信号Ｃのノイズ残留時間t0を改善するために、
時定数とリミッタレベルとを切換えるようにしたのに対
応して、リニアエンファシス回路7LC、7LYにおいては、
信号Ｃのエンファシス量を信号Ｙに比べて小さくして、
ターンオーバ周波数を下げる必要がある。何故ならば、
大振巾でのエンファシス量が増大したからであり、また
再生時に信号Ｃは信号Ｙに比べて３倍に時間軸伸長する
ため、低域のノイズが目立ち易くなるからである。As described above, in the nonlinear emphasis circuits 7 NC and 7 NY , in order to improve the noise residual time t 0 of the signal C,
In response to switching between the time constant and the limiter level, in the linear emphasis circuits 7 LC and 7 LY ,
By making the emphasis amount of the signal C smaller than that of the signal Y,
It is necessary to lower the turnover frequency. because,
This is because the amount of emphasis at the large amplitude is increased, and the signal C is extended three times in time axis as compared with the signal Y at the time of reproduction, so that low-frequency noise becomes more conspicuous.
このために本実施例においては、スイッチ32を切換え
ることにより、次のようにしてターンオーバ周波数を変
えるようにしている。For this reason, in this embodiment, the switch 32 is switched to change the turnover frequency as follows.
信号Ｃに対するエンファシス量mC及びターンオーバ周
波数fOCは、 信号Ｙに対するエンファシス量mY及びターンオーバ周
波数fOYは、 従って、C1R1＞C2R3及びR1＋R2/R2＜R3＋R4/R4に選定
することによって、fOC＜fOYとすることができる。The emphasis amount m C and the turnover frequency f OC for the signal C are The emphasis amount m Y and the turnover frequency f OY for the signal Y are Therefore, by selecting C 1 R 1 > C 2 R 3 and R 1 + R 2 / R 2 <R 3 + R 4 / R 4 , f OC <f OY can be satisfied.
尚、再生回路に公知のノイズキャンセラ回路が設けら
れている場合は、再生回路側のみに信号Ｙ、Ｃに対して
異なる特性を有するノイズキャンセラ回路を２個設ける
ことで、残留ノイズN1の問題は軽減される。しかしなが
ら記録回路のエンファシス回路に対して本発明のように
構成すれば、ノイズ、歪率等を含めた波形再現性につい
て総体的に画質の向上に寄与することができる。Incidentally, if the known noise canceller circuit is provided to the reproducing circuit, by providing two noise canceller circuits having different characteristics for signals Y, C only to the reproducing circuit side, the residual noise N 1 issue mitigation Is done. However, if the emphasis circuit of the recording circuit is configured as in the present invention, it is possible to generally contribute to improvement in image quality with respect to waveform reproducibility including noise, distortion, and the like.
本発明によれば、夫々時間軸圧縮された色信号及び輝
度信号に対して、ハイパスフィルタ部、リミッタ部及び
加算器を有するノンリニアエンファシス回路によりエン
ファシスをかけるに際し、上記色信号に対しては、上記
輝度信号に対してよりも、上記ハイパスフィルタ部の時
定数を小さく選定すると共に上記リミッタ部の入力レベ
ルに対するリミッタレベルを相対的に高く選定するよう
に構成した。従って、色信号のエッジ部分にノイズが残
留する期間を極めて効果的に短くすることができるか
ら、この残留ノイズに基く画面のノイズを極めて効果的
に軽減し且つ波形再現性に優れた信号処理を行うことが
できる。According to the present invention, when applying the emphasis to the color signal and the luminance signal, each of which has been subjected to time-axis compression, by a non-linear emphasis circuit having a high-pass filter unit, a limiter unit, and an adder, The time constant of the high-pass filter section is selected to be smaller than that of the luminance signal, and the limiter level with respect to the input level of the limiter section is selected to be relatively higher. Therefore, the period during which noise remains at the edge portion of the color signal can be extremely effectively shortened. Therefore, it is possible to extremely effectively reduce screen noise based on this residual noise and perform signal processing with excellent waveform reproducibility. It can be carried out.
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に対応するデエンファシス回路の実施例を示
すブロック図、第３図は第１図及び第２図のエンファシ
ス及びデエンファシスを説明するための波形図、第４図
は本発明の第２の実施例を示すブロック図、第５図は第
４図の具体的な回路構成の実施例を示す回路図、第６図
はTCI信号を説明するための波形図、第７図は本発明を
適用し得るVTRの記録回路のブロック図、第８図は上記V
TRの再生回路のブロック図、第９図はエンファシス回路
の実施例を示すブロック図、第10図はデエンファシス回
路の実施例を示すブロック図、第11図は従来のエンファ
シス及びデエンファシスを説明するための波形図であ
る。 なお図面に用いた符号において、 3,4……時間軸圧縮回路 7NC,7NY……ノンリニアエンファシス回路 7LC,7LY……リニアエンファシス回路 21……ハイパスフィルタ 22……リミッタ 23……加算器 である。FIG. 1 is a block diagram showing a first embodiment of the present invention, and FIG.
FIG. 3 is a block diagram showing an embodiment of the de-emphasis circuit corresponding to FIG. 1, FIG. 3 is a waveform diagram for explaining the emphasis and de-emphasis of FIGS. 1 and 2, and FIG. FIG. 5 is a block diagram showing a second embodiment, FIG. 5 is a circuit diagram showing an embodiment of a specific circuit configuration of FIG. 4, FIG. 6 is a waveform diagram for explaining a TCI signal, and FIG. FIG. 8 is a block diagram of a recording circuit of a VTR to which the present invention can be applied.
FIG. 9 is a block diagram showing an embodiment of an emphasis circuit, FIG. 10 is a block diagram showing an embodiment of a de-emphasis circuit, and FIG. 11 explains conventional emphasis and de-emphasis. FIG. In the reference numerals used in the drawings, 3,4 ... time axis compression circuit 7 NC , 7 NY ... nonlinear emphasis circuit 7 LC , 7 LY ... linear emphasis circuit 21 ... high-pass filter 22 ... limiter 23 ... addition Vessel.
Claims (1)
と、上記第１の圧縮比との合計が１である第２の圧縮比
で時間軸圧縮された輝度信号とが水平走査期間の所定領
域内に順次入力される映像信号処理装置において、 入力端子部と、上記入力端子部に接続されたハイパスフ
ィルタ部と、上記ハイパスフィルタ部に接続されたリミ
ッタ部と、上記リミッタ部及び上記入力端子部に入力が
それぞれ接続された加算器と、上記加算器に接続された
出力端子部とからなるノンリニアエンファシス回路を備
え、 上記色信号に対しては、上記輝度信号に対してよりも、
上記ハイパスフィルタ時の時定数を小さく選定すると共
に上記リミッタ部の入力レベルに対するリミッタレベル
を相対的に高く選定するように構成したことを特徴とす
る映像信号処理装置。A horizontal scanning is carried out on a color signal compressed on a time axis at a first compression ratio and a luminance signal compressed on a time axis at a second compression ratio, wherein the sum of the first compression ratio is 1. A video signal processing device that is sequentially input within a predetermined region of a period, wherein an input terminal unit, a high-pass filter unit connected to the input terminal unit, a limiter unit connected to the high-pass filter unit, the limiter unit, A non-linear emphasis circuit including an adder whose input is connected to the input terminal and an output terminal connected to the adder, for the color signal, more than for the luminance signal; ,
A video signal processing apparatus, wherein a time constant at the time of the high-pass filter is selected to be small and a limiter level relative to an input level of the limiter unit is selected to be relatively high.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60279999A JP2584439B2 (en) | 1985-12-12 | 1985-12-12 | Video signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60279999A JP2584439B2 (en) | 1985-12-12 | 1985-12-12 | Video signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62137994A JPS62137994A (en) | 1987-06-20 |
| JP2584439B2 true JP2584439B2 (en) | 1997-02-26 |
Family
ID=17618894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60279999A Expired - Fee Related JP2584439B2 (en) | 1985-12-12 | 1985-12-12 | Video signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584439B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2753257B2 (en) * | 1988-04-15 | 1998-05-18 | 株式会社日立製作所 | Magnetic recording / reproducing device |
| JP2680854B2 (en) * | 1988-10-03 | 1997-11-19 | 株式会社日立製作所 | Image signal processing circuit |
| JPH05115077A (en) * | 1991-10-23 | 1993-05-07 | Matsushita Electric Ind Co Ltd | Video signal processing unit |
| EP0604154B1 (en) * | 1992-12-24 | 2000-02-09 | Victor Company Of Japan, Ltd. | Video signal emphasis and deemphasis method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149484A (en) * | 1983-02-16 | 1984-08-27 | Hitachi Ltd | Magnetic recording and reproducing device |
| JPH0685588B2 (en) * | 1983-11-30 | 1994-10-26 | ソニー株式会社 | Emphasis circuit for color television signals |
-
1985
- 1985-12-12 JP JP60279999A patent/JP2584439B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62137994A (en) | 1987-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6030296A (en) | Recording and reproducing device of video signal | |
| JPH02156785A (en) | Signal transmitter | |
| JP2584439B2 (en) | Video signal processing device | |
| KR950013380B1 (en) | Noise reduction circuit of fm recording & reproducing system | |
| US5227880A (en) | Motion adaptive frequency folding circuit | |
| JPH02301277A (en) | Recording processing circuit for video signal | |
| US4758900A (en) | Field/frame conversion method for magnetic picture recording with demodulation, interpolation and de-emphasis after conversion | |
| EP0196097A2 (en) | Method of field/frame conversion in magnetic picture recording and reproducing | |
| JPH0526868Y2 (en) | ||
| JP2635647B2 (en) | Video signal recording and playback device | |
| JP3114754B2 (en) | Video signal recording and playback device | |
| JP2517335B2 (en) | High-definition television signal receiver | |
| JPH01279695A (en) | Magnetic recording and reproducing device | |
| JPS614382A (en) | Magnetic picture recording device | |
| JPH0654967B2 (en) | Playback device | |
| JPS6123481A (en) | Magnetic recording and reproducing device | |
| JPS613594A (en) | Recording and reproducing device for chrominance carrier signal | |
| JPS62220080A (en) | Emphasis circuit | |
| JPS61234678A (en) | Field/frame converting system for magnetic picture recording | |
| JPH0342755B2 (en) | ||
| JPH0346491A (en) | Video signal processing unit | |
| JPS6240888A (en) | Field-frame converting system | |
| JPH0492583A (en) | Magnetic recording and reproducing device | |
| JPH0614342A (en) | Magnetic recorder | |
| JPH05344533A (en) | Color gamma compensating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |