JP2577985B2 - 擬似ランダム雑音符号発生器 - Google Patents
擬似ランダム雑音符号発生器Info
- Publication number
- JP2577985B2 JP2577985B2 JP1038464A JP3846489A JP2577985B2 JP 2577985 B2 JP2577985 B2 JP 2577985B2 JP 1038464 A JP1038464 A JP 1038464A JP 3846489 A JP3846489 A JP 3846489A JP 2577985 B2 JP2577985 B2 JP 2577985B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- shift register
- circuit
- modular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトラム拡散通信（以下本明細書におい
てはSSCと略記する。）など符号分割多重信号を必要と
する用途で使用される擬似ランダム雑音符号発生器に関
する。
てはSSCと略記する。）など符号分割多重信号を必要と
する用途で使用される擬似ランダム雑音符号発生器に関
する。
［発明の概要］ 符号 を設定するために必要な符号データを外部から入力し、
該符号データをビット反転し、符号 のミラーイメージの符号 を設定する疑似ランダム雑音符号発生器。
該符号データをビット反転し、符号 のミラーイメージの符号 を設定する疑似ランダム雑音符号発生器。
［従来の技術］ SSCなど符号分割多重信号を必要とする用途におい
て、擬似ランダム雑音符号発生器（以下本明細書におい
ては符号発生器と略称する。）には出力符号パターンが
変更可能であることが要求される。従来、符号周期、符
号パターン、符号位相の外部制御により、任意のｍ系列
符号が生成可能な符号発生器として、第４図に示すよう
な回路構成が用いられていた。
て、擬似ランダム雑音符号発生器（以下本明細書におい
ては符号発生器と略称する。）には出力符号パターンが
変更可能であることが要求される。従来、符号周期、符
号パターン、符号位相の外部制御により、任意のｍ系列
符号が生成可能な符号発生器として、第４図に示すよう
な回路構成が用いられていた。
第４図中、SR1〜SRn-1、およびSRfはフリップフロッ
プ、E2〜Enは排他的論理和ゲートであり、両者によりい
わゆるモジュラ型シフトレジスタが構成される。また、
MUX1は該モジュラ型シフトレジスタの段数を制御するマ
ルチプレクサ、AN2〜ANnは上記モジュラ型シフトレジス
タの最終段出力から各段への信号の帰還の有無を指定す
るANDゲート、DS1〜DSnは上記モジュラ型シフトレジス
タの初期値を設定するデータセレクト回路である。すな
わち、データc1〜ciによりMUX1のアドレス指定を行な
い、モジュラ型シフトレジスタの段数を決定し、符号の
周期を、またデータa2〜anによりモジュラ型シフトレジ
スタの最終段から各段への信号の帰還状態を決定し、符
号のパターンを、またデータb1〜bnによりモジュラ型シ
フトレジスタの初期値を決定し、符号の位相をそれぞれ
独立に制御することができ、任意のｍ系列符号の生成が
可能となっている。この符号の制御に必要な三つの符号
データは、入力端子数削減のため、共通なデータライン
DAT1〜ｎから時分割に入力される。LAT1,LAT3およびLAT
4はそれぞれ符号パターンデータa2〜an、符号位相デー
タb1〜bnおよび符号周期データc1〜ciを入力し、保持す
るためのラッチ回路であり、DEC1はSEL0とSEL1の２ビッ
トの信号を用い、データを書き込むラッチ回路を選択す
るデコーダ回路である。該デコーダ回路の出力は、ラッ
チイネーブル信号LEが「Ｈ」レベルの時だけアクティブ
になるため、ラッチイネーブル信号により、ラッチ回路
へのデータの書き込みのタイミング制御が可能である。
符号データの設定後は、STB信号によって新しい符号の
出力が開始されるが、符号データの設定中に符号が切り
換わらないように、LAT2およびLAT5により、符号パター
ンデータおよび符号周期データは２重構造のラッチ回路
に保持される。なお、CLKはクロック信号入力端子、COD
Eは符号出力端子である。
プ、E2〜Enは排他的論理和ゲートであり、両者によりい
わゆるモジュラ型シフトレジスタが構成される。また、
MUX1は該モジュラ型シフトレジスタの段数を制御するマ
ルチプレクサ、AN2〜ANnは上記モジュラ型シフトレジス
タの最終段出力から各段への信号の帰還の有無を指定す
るANDゲート、DS1〜DSnは上記モジュラ型シフトレジス
タの初期値を設定するデータセレクト回路である。すな
わち、データc1〜ciによりMUX1のアドレス指定を行な
い、モジュラ型シフトレジスタの段数を決定し、符号の
周期を、またデータa2〜anによりモジュラ型シフトレジ
スタの最終段から各段への信号の帰還状態を決定し、符
号のパターンを、またデータb1〜bnによりモジュラ型シ
フトレジスタの初期値を決定し、符号の位相をそれぞれ
独立に制御することができ、任意のｍ系列符号の生成が
可能となっている。この符号の制御に必要な三つの符号
データは、入力端子数削減のため、共通なデータライン
DAT1〜ｎから時分割に入力される。LAT1,LAT3およびLAT
4はそれぞれ符号パターンデータa2〜an、符号位相デー
タb1〜bnおよび符号周期データc1〜ciを入力し、保持す
るためのラッチ回路であり、DEC1はSEL0とSEL1の２ビッ
トの信号を用い、データを書き込むラッチ回路を選択す
るデコーダ回路である。該デコーダ回路の出力は、ラッ
チイネーブル信号LEが「Ｈ」レベルの時だけアクティブ
になるため、ラッチイネーブル信号により、ラッチ回路
へのデータの書き込みのタイミング制御が可能である。
符号データの設定後は、STB信号によって新しい符号の
出力が開始されるが、符号データの設定中に符号が切り
換わらないように、LAT2およびLAT5により、符号パター
ンデータおよび符号周期データは２重構造のラッチ回路
に保持される。なお、CLKはクロック信号入力端子、COD
Eは符号出力端子である。
［発明が解決しようとする課題］ 以上のように、第４図に示す構成の符号発生器は、外
部から符号データを設定することで任意のｍ系列符号が
得られるため、SSCなどの符号分割多重通信への利用も
可能である。しかし、多目的に使える反面、符号の切換
えの度に、三つの符号データを外部から与えなければな
らないという欠点があった。特に、コンボルバを用いた
SSCなどにおいては、第５図に示すように、受信信号と
参照信号をコンボルバの両端から入力し、相関を取るた
め、符号の進行方向が逆になり、送受でミラーイメージ
の符号を用いる必要があるが、従来方式の符号発生器で
は、送受で別々の符号データを与えなければならない欠
点があった。
部から符号データを設定することで任意のｍ系列符号が
得られるため、SSCなどの符号分割多重通信への利用も
可能である。しかし、多目的に使える反面、符号の切換
えの度に、三つの符号データを外部から与えなければな
らないという欠点があった。特に、コンボルバを用いた
SSCなどにおいては、第５図に示すように、受信信号と
参照信号をコンボルバの両端から入力し、相関を取るた
め、符号の進行方向が逆になり、送受でミラーイメージ
の符号を用いる必要があるが、従来方式の符号発生器で
は、送受で別々の符号データを与えなければならない欠
点があった。
［発明の目的］ 本発明の目的は、送受でミラーイメージ関係にある符
号を必要とする通信方式においても、同じ符号データを
利用できる符号発生器を提供することである。
号を必要とする通信方式においても、同じ符号データを
利用できる符号発生器を提供することである。
［課題を解決するための手段］ 上記目的を達成するために、本発明による符号発生器
は、複数段のモジュラ型シフトレジスタ回路と、上記モ
ジュラ型シフトレジスタ回路で発生されるｍ系列符号の
符号パターンを制御するための符号パターンデータを保
持する第１の保持手段と、上記ｍ系列符号の符号位相を
制御するための符号位相パターンデータを保持する第２
の保持手段と、制御信号に応答して第１の保持手段から
の符号パターンデータを上記モジュラ型シフトレジスタ
にそのまま出力するか、又はビット反転して出力する第
１のビット反転回路と、上記制御信号に応答して第２の
保持手段からの符号位相データを上記モジュラ型シフト
レジスタにそのまま出力するか、又はビット反転して出
力する第２のビット反転回路と、を備え、１つの符号デ
ータからミラーイメージ関係にある２つのｍ系列符号を
発生できるように構成したことを要旨とする。
は、複数段のモジュラ型シフトレジスタ回路と、上記モ
ジュラ型シフトレジスタ回路で発生されるｍ系列符号の
符号パターンを制御するための符号パターンデータを保
持する第１の保持手段と、上記ｍ系列符号の符号位相を
制御するための符号位相パターンデータを保持する第２
の保持手段と、制御信号に応答して第１の保持手段から
の符号パターンデータを上記モジュラ型シフトレジスタ
にそのまま出力するか、又はビット反転して出力する第
１のビット反転回路と、上記制御信号に応答して第２の
保持手段からの符号位相データを上記モジュラ型シフト
レジスタにそのまま出力するか、又はビット反転して出
力する第２のビット反転回路と、を備え、１つの符号デ
ータからミラーイメージ関係にある２つのｍ系列符号を
発生できるように構成したことを要旨とする。
［作用］ 本発明の符号発生器を用いれば、T/信号を送信側で
「Ｈ」レベルに、受信側で「Ｌ」レベルに設定すること
で、同じ符号データから受信側では送信側のミラーイメ
ージ符号が自動的に設定される。また、ミキサ方式のSS
C等、送受で同じ符号を必要とするような場合には、送
受の符号発生器のT/信号を「Ｈ」レベルまたは「Ｌ」
レベルのいずれかに統一しておけば、同じ符号データか
ら同じ符号が設定できる。いずれの場合にも、本発明の
符号発生器を用いることで、１通信チャネルに対して、
一つの、送受で同じ符号データを用いることが可能とな
る。
「Ｈ」レベルに、受信側で「Ｌ」レベルに設定すること
で、同じ符号データから受信側では送信側のミラーイメ
ージ符号が自動的に設定される。また、ミキサ方式のSS
C等、送受で同じ符号を必要とするような場合には、送
受の符号発生器のT/信号を「Ｈ」レベルまたは「Ｌ」
レベルのいずれかに統一しておけば、同じ符号データか
ら同じ符号が設定できる。いずれの場合にも、本発明の
符号発生器を用いることで、１通信チャネルに対して、
一つの、送受で同じ符号データを用いることが可能とな
る。
［実施例］ 以下に、図面を参照しながら、実施例を用いて本発明
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。
第１図に本発明による符号発生器の回路構成例を示
す。第１図中、LAT1およびLAT2は、それぞれ符号パター
ンデータpt2〜ptnおよび符号位相データph1〜phnを、デ
ータラインDAT1〜ｎから時分割に入力し、保持するラッ
チ回路であり、TRS1およびTRS2は、制御信号trcが
「Ｈ」レベルのとき、入力をそのまゝ出力し、「Ｌ」レ
ベルのとき、LSB（LEAST SIGNIFICANT BIT最下位ビッ
ト）がMSB（MOST SIGNIFICANT BIT最上位ビット）と入
れ替わるようにビット反転して出力するビット反転回路
である。またDEC1はラッチセレクト信号SELとラッチイ
ネーブル信号LEにより、ラッチ回路へのデータ入力を制
御するデコーダ回路、MSRG1はｎ段構成のモジュラ型シ
フトレジスタ回路である。また、LAT3はビット反転の動
作がSTB信号に同期して行なわれるように設けられたラ
ッチ回路である。
す。第１図中、LAT1およびLAT2は、それぞれ符号パター
ンデータpt2〜ptnおよび符号位相データph1〜phnを、デ
ータラインDAT1〜ｎから時分割に入力し、保持するラッ
チ回路であり、TRS1およびTRS2は、制御信号trcが
「Ｈ」レベルのとき、入力をそのまゝ出力し、「Ｌ」レ
ベルのとき、LSB（LEAST SIGNIFICANT BIT最下位ビッ
ト）がMSB（MOST SIGNIFICANT BIT最上位ビット）と入
れ替わるようにビット反転して出力するビット反転回路
である。またDEC1はラッチセレクト信号SELとラッチイ
ネーブル信号LEにより、ラッチ回路へのデータ入力を制
御するデコーダ回路、MSRG1はｎ段構成のモジュラ型シ
フトレジスタ回路である。また、LAT3はビット反転の動
作がSTB信号に同期して行なわれるように設けられたラ
ッチ回路である。
第２図および第３図はそれぞれ、ビット反転回路およ
びモジュラ型シフトレジスタ回路の具体例を示す。
びモジュラ型シフトレジスタ回路の具体例を示す。
以下上記実施例の動作を説明する。
第４図の構成の符号発生器を送信と受信に用いた場合
において、送受でミラーイメージの符号を発生する場合
の両者の符号データの関係を示す。たゞし、二つの符号
がミラーイメージの関係にある場合、両者の符号周期が
等しいことは明らかなので、モジュラ型シフトレジスタ
の段数はいずれもｎ段であるものとする。また、説明の
ため、ベクトルを用いて符号パターンデータa2〜anを
［a2a3………an-1an］、符号位相データb1〜bnを［b1b2
………bn-1bn］と定義し、送受で与える符号データを以
下のように表わすことにする。
において、送受でミラーイメージの符号を発生する場合
の両者の符号データの関係を示す。たゞし、二つの符号
がミラーイメージの関係にある場合、両者の符号周期が
等しいことは明らかなので、モジュラ型シフトレジスタ
の段数はいずれもｎ段であるものとする。また、説明の
ため、ベクトルを用いて符号パターンデータa2〜anを
［a2a3………an-1an］、符号位相データb1〜bnを［b1b2
………bn-1bn］と定義し、送受で与える符号データを以
下のように表わすことにする。
送信側 符号パターンデータ： ［ta2ta3………tan-1tan］ 符号位相データ： ［tb1tb2………tbn-1tbn］ 受信側 符号パターンデータ： ［ra2ra3………ran-1ran］ 符号位相データ： ［rb1rb2………rbn-1rbn］ 従来方式の説明で述べたように、符号パターンデータ
とは帰還結線法を示すデータであり、符号位相データと
はモジュラ型シフトレジスタの初期状態を示すデータで
ある。
とは帰還結線法を示すデータであり、符号位相データと
はモジュラ型シフトレジスタの初期状態を示すデータで
ある。
まず、ミラーイメージの符号を得るための帰還結線法
についてはR.C.Dixon,Spread Spectrum Systems,pp.86
−92,John Wiley ＆ Sons（1984）により、帰還結線法
［n,r,……,p］ｍに対し、［n,n−r,……,n−ｐ］ｍを
用いればよいことが知られている。したがって、受信側
の符号パターンデータは（１）式のように設定すれば良
いことがわかる。
についてはR.C.Dixon,Spread Spectrum Systems,pp.86
−92,John Wiley ＆ Sons（1984）により、帰還結線法
［n,r,……,p］ｍに対し、［n,n−r,……,n−ｐ］ｍを
用いればよいことが知られている。したがって、受信側
の符号パターンデータは（１）式のように設定すれば良
いことがわかる。
［ra2ra3……ran-1ran］ ＝［tantan-1……ta3ta2］ ……（１） 次に、ミラーイメージの符号を得るためのモジュラ型
シフトレジスタの初期状態の決定法については、浜津
他、昭61電子通信学会全国大会48や特開昭63−95744号
に示されているが、特に符号出力をモジュラ型シフトレ
ジスタの最終段から取る場合においては、特願昭63−25
5396号により、符号位相データを（２）式のように設定
すれば良いことが知られている。
シフトレジスタの初期状態の決定法については、浜津
他、昭61電子通信学会全国大会48や特開昭63−95744号
に示されているが、特に符号出力をモジュラ型シフトレ
ジスタの最終段から取る場合においては、特願昭63−25
5396号により、符号位相データを（２）式のように設定
すれば良いことが知られている。
［rb1rb2……rbn-1rbn］ ＝［tbntbn-1……tb2tb1］ ……（２） したがって、（１）式および（２）式より、LSBがMSB
と入れ替わるような、ビット反転回路を用いることによ
って、送受で同じ符号データを共有できることがわか
る。
と入れ替わるような、ビット反転回路を用いることによ
って、送受で同じ符号データを共有できることがわか
る。
［発明の効果］ 以上説明した通り、本発明によれば、一つの符号デー
タからミラーイメージ関係に有る二つの符号を得ること
ができ、送受で、同じ符号を用いる場合、およびミラー
イメージの符号を用いる場合に対しても、送受で同じ符
号データが使用できるという利点が得られる。
タからミラーイメージ関係に有る二つの符号を得ること
ができ、送受で、同じ符号を用いる場合、およびミラー
イメージの符号を用いる場合に対しても、送受で同じ符
号データが使用できるという利点が得られる。
第１図は本発明による擬似ランダム雑音符号発生器の回
路構成図、第２図および第３図はそれぞれビット反転回
路およびモジュラ型シフトレジスタ回路の回路構成図、
第４図は従来の擬似ランダム雑音符号発生器の回路構成
図、第５図はコンボルバ方式のSSCの送受で用いられる
符号の関係を示す図である。
路構成図、第２図および第３図はそれぞれビット反転回
路およびモジュラ型シフトレジスタ回路の回路構成図、
第４図は従来の擬似ランダム雑音符号発生器の回路構成
図、第５図はコンボルバ方式のSSCの送受で用いられる
符号の関係を示す図である。
Claims (1)
- 【請求項１】複数段のモジュラ型シフトレジスタ回路
と、 上記モジュラ型シフトレジスタ回路で発生されるｍ系列
符号の符号パターンを制御するための符号パターンデー
タを保持する第１の保持手段と、 上記ｍ系列符号の符号位相を制御するための符号位相パ
ターンデータを保持する第２の保持手段と、 制御信号に応答して第１の保持手段からの符号パターン
データを上記モジュラ型シフトレジスタにそのまま出力
するか、又はビット反転して出力する第１のビット反転
回路と、 上記制御信号に応答して第２の保持手段からの符号位相
データを上記モジュラ型シフトレジスタにそのまま出力
するか、又はビット反転して出力する第２のビット反転
回路と、を備え、 １つの符号データからミラーイメージ関係にある２つの
ｍ系列符号を発生できるように構成したことを特徴とす
る擬似ランダム雑音符号発生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1038464A JP2577985B2 (ja) | 1989-02-20 | 1989-02-20 | 擬似ランダム雑音符号発生器 |
| US07/479,931 US5111416A (en) | 1989-02-20 | 1990-02-14 | Pseudo random noise code generator for selectively generating a code or its mirror image from common data |
| DE4005322A DE4005322A1 (de) | 1989-02-20 | 1990-02-20 | Pseudozufallsrauschcodegenerator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1038464A JP2577985B2 (ja) | 1989-02-20 | 1989-02-20 | 擬似ランダム雑音符号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02218213A JPH02218213A (ja) | 1990-08-30 |
| JP2577985B2 true JP2577985B2 (ja) | 1997-02-05 |
Family
ID=12525972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1038464A Expired - Fee Related JP2577985B2 (ja) | 1989-02-20 | 1989-02-20 | 擬似ランダム雑音符号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577985B2 (ja) |
-
1989
- 1989-02-20 JP JP1038464A patent/JP2577985B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02218213A (ja) | 1990-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4785410A (en) | Maximum length shift register sequences generator | |
| JP2860067B2 (ja) | ２のｎ乗の長さの擬似乱数系列の発生装置 | |
| US5995629A (en) | Encoding device | |
| JP2577923B2 (ja) | 擬似ランダム雑音符号発生器 | |
| US5111416A (en) | Pseudo random noise code generator for selectively generating a code or its mirror image from common data | |
| US4899339A (en) | Digital multiplexer | |
| EP0334357B1 (en) | Pulse insertion circuit | |
| US3986168A (en) | Multichannel error signal generator | |
| US5123100A (en) | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units | |
| JP2577896B2 (ja) | ｍ系列符号発生器 | |
| EP0938192B1 (en) | Pseudo-noise sequence generating apparatus | |
| JPS6124347A (ja) | ネツトワ−クシステム | |
| JP2577985B2 (ja) | 擬似ランダム雑音符号発生器 | |
| US4945537A (en) | Maximum length linearly occurring code sequence generator | |
| US6041434A (en) | Code generator for selectively producing cyclic redundancy check data codes different in data length | |
| JP2577986B2 (ja) | 擬似ランダム雑音符号発生器 | |
| KR100768612B1 (ko) | 동기 검출 장치 | |
| JP2577987B2 (ja) | 擬似ランダム雑音符号発生器 | |
| KR100504465B1 (ko) | 의사잡음 코드 발생 장치 및 의사잡음 코드 발생방법 | |
| JP2000350262A (ja) | 符号生成方法および符号生成回路 | |
| JPH0129444B2 (ja) | ||
| JP2800808B2 (ja) | 拡散符号の位相シフト回路 | |
| RU1837346C (ru) | Адаптивное устройство дл приема информации с групп рассредоточенных объектов | |
| KR960032930A (ko) | 데이터 전송 회로 | |
| SU1239886A1 (ru) | Устройство дл декодировани тональных сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |