JP2577817B2 - SECAM Identifier - Google Patents
SECAM IdentifierInfo
- Publication number
- JP2577817B2 JP2577817B2 JP19514390A JP19514390A JP2577817B2 JP 2577817 B2 JP2577817 B2 JP 2577817B2 JP 19514390 A JP19514390 A JP 19514390A JP 19514390 A JP19514390 A JP 19514390A JP 2577817 B2 JP2577817 B2 JP 2577817B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- ident
- output
- detection
- secam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばSECAM方式カラーテレビジョン受像
機に用いるSECAMアイデント検出装置に関するものであ
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a SECAM ident detection device used in, for example, a SECAM color television receiver.
SECAM方式色信号処理において、SECAM方式色信号は1
水平期間(以後1H)毎にB−YとR−Yの色差信号をそ
れぞれ、4.25MHzと4.40625MHzの副搬送波にFM変調をか
けて送られている。従って、1H遅延線を用いて1H毎に1H
遅延線を通した信号と通さない信号とを切り替えること
で、正常なB−Y及びR−Y信号を再現するわけである
が、この切替を正常に行うためにアイデント検出を行う
ものである。In SECAM color signal processing, the SECAM color signal is 1
The color difference signals of BY and RY are FM-modulated and transmitted to the subcarriers of 4.25 MHz and 4.40625 MHz, respectively, in each horizontal period (hereinafter 1H). Therefore, 1H every 1H using 1H delay line
By switching between signals that pass through the delay line and signals that do not pass through, normal BY and RY signals are reproduced. In order to perform this switching normally, an ident detection is performed.
第3図は従来のSECAMアイデント検出装置を示す。図
において、1はアイデント検出用FM検波器、2,3,4,5,6,
7はダブルバランス型掛算器を構成するNPNトランジス
タ、8は定電流源、9,10は負荷抵抗、11は電源端子、1
2,13は1H毎の切替パルス入力端子、14はサンプルアンド
ホールド回路、15はホールド用コンデンサで、16はアイ
デント検出用比較器、17はキラー検出用比較器、18,19,
20は抵抗で電源電圧を分割してアイデントとキラー検出
の基準電圧を作っており、21はキラー出力端子、22はア
イデント出力端子である。FIG. 3 shows a conventional SECAM identity detection device. In the figure, 1 is an FM detector for detecting an ident, 2, 3, 4, 5, 6,
7 is an NPN transistor constituting a double-balanced multiplier, 8 is a constant current source, 9 and 10 are load resistors, 11 is a power supply terminal, 1
2, 13 is a switching pulse input terminal for each 1H, 14 is a sample and hold circuit, 15 is a hold capacitor, 16 is an identity detection comparator, 17 is a killer detection comparator, 18, 19,
Reference numeral 20 denotes a power supply voltage divided by a resistor to create a reference voltage for identification and killer detection, reference numeral 21 denotes a killer output terminal, and reference numeral 22 denotes an identification output terminal.
次に動作について説明する。 Next, the operation will be described.
アイデント検出用FM検波器1は通常キラー及びアイデ
ント検出感度を高くするため高いQをもつ共振回路を使
用する。まず正規の位置に共振回路を調整した場合につ
いて原理を説明する。The FM detector 1 for detecting an ident is usually a resonance circuit having a high Q in order to increase the killer and ident detection sensitivity. First, the principle of the case where the resonance circuit is adjusted to a regular position will be described.
第4図(a)にはA点の波形を示されている。図のよ
うに無信号DC電圧を中心にR−YとB−Yのラインバー
ストの検波出力が上下に対称になるように出力されてい
る。D点にはA点の波形の反転波形が出力されている。
この波形は2,3の差動対に入力される。一方、正常にア
イデントが検出されていると、B点には同図(b)の波
形がフリップフロップ(以後F/F)より出力されてお
り、この波形で3,4及び6,7で構成される差動対で1H毎に
2,3のコレクタ電流を切り替えて負荷抵抗に供給され
る。C点の波形は同図(C)のようになり、無信号DC電
圧よりも常にラインバーストは高くなる。このラインバ
ースト電圧をサンプルアンドホールド回路14でホールド
コンデンサ15に蓄える。この電圧をキラー検出用比較器
17でキラー検出電圧と比較し、この場合キラー検出電圧
よりも高くなり、キラー出力21はLowとなる。また当然
アイデント検出電圧よりも高いので、アイデント検出用
比較器16はLowとなり、このままの状態を継続する。FIG. 4 (a) shows the waveform at point A. As shown in the figure, the detection outputs of the RY and BY line bursts are output so as to be vertically symmetrical about the no-signal DC voltage. At point D, an inverted waveform of the waveform at point A is output.
This waveform is input to a few differential pairs. On the other hand, when the ident is detected normally, the waveform shown in FIG. 4B is output from the flip-flop (hereinafter referred to as F / F) at point B, and this waveform is composed of 3, 4, and 6, 7. Differential pair every 1H
A few collector currents are switched and supplied to the load resistor. The waveform at the point C is as shown in FIG. 3C, and the line burst is always higher than the no-signal DC voltage. This line burst voltage is stored in the hold capacitor 15 by the sample and hold circuit 14. This voltage is used as a killer detection comparator
The voltage is compared with the killer detection voltage at 17 and becomes higher than the killer detection voltage in this case, and the killer output 21 becomes low. In addition, since the voltage is higher than the ident detection voltage, the ident detection comparator 16 goes low, and the state is maintained.
もし、同図(b)の波形が反転した状態でF/Fが動作
するならば、同図(c)の波形は反転するため、これを
サンプルアンドホールド回路を通すと、ホールドコンデ
ンサ15の電圧はアイデント検出電圧よりも低くなり、出
力端子22,21の出力はHiとなり、この時点でF/F回路を停
止するわけである。つまり、B点はHigh,E点はLowで固
定されるわけで、C点の波形は1H毎に上下に対称に出力
され、これをサンプルホールドすると無信号DC電圧と等
しくなるためコンデンサ15の電圧は上昇していくことに
なり、アイデント検出電圧よりも高くなった段階でF/F
は再び動作し始める。この時点で正常な方向であれば急
速にコンデンサ15の電圧は上昇し、正常な電圧に復帰す
ることなる。これがアイデントの動作であり、チャンネ
ル切替時や電源投入時には必ずこの動作を行い、正常な
色が再現されるわけである。If the F / F operates in a state where the waveform of FIG. 3 (b) is inverted, the waveform of FIG. 3 (c) is inverted. Becomes lower than the ident detection voltage, the outputs of the output terminals 22 and 21 become Hi, and the F / F circuit is stopped at this time. In other words, point B is fixed at High and point E is fixed at Low. The waveform at point C is output symmetrically up and down every 1H. If this is sampled and held, it becomes equal to the no-signal DC voltage. Will rise, and when it becomes higher than the ident detection voltage, the F / F
Starts working again. At this time, if the direction is normal, the voltage of the capacitor 15 rapidly rises and returns to the normal voltage. This is the identity operation, and this operation is always performed at the time of channel switching or power-on, and a normal color is reproduced.
次にアイデント検出用FM検波器1に使用されている共
振回路の中心周波数が少しずれた場合を考えると、同図
(d)にA点の波形を示す。このようにR−Yで出力が
小さくB−Yが大きくなる。このとき同図(e)のF/F
出力であればC点は同図(f)に示すようになるが、コ
ンデンサ15の電圧はキラー検出電圧よりもやはり高くや
はり正常に動作するわけである。しかし、ここでチャネ
ル切替時でF/F出力が反転するとコンデンサ15の電圧が
下がり、アイデント検出電圧も下がるためF/Fを停止す
る。同図(g)のB点波形のt1以後はコンデンサ15の電
圧がアイデント検出電圧よりも低下してF/Fが停止して
いることを表している。同図(h)はこの状態でのC点
の波形を示している。t1以後はF/Fが停止しているため
同図(d)と同様の波形となるが、B−Yの振幅が大き
いためコンデンサ15の電圧はアイデント検出電圧よりも
低くF/Fは停止したままこの状態で止まってしまい、正
常に復帰しなくなる。Next, considering a case where the center frequency of the resonance circuit used in the FM detector 1 for detecting an ident is slightly shifted, the waveform at the point A is shown in FIG. Thus, the output is small at RY and BY is large. At this time, the F / F in FIG.
In the case of an output, the point C is as shown in FIG. 7 (f), but the voltage of the capacitor 15 is still higher than the killer detection voltage and still operates normally. However, if the F / F output is inverted at the time of channel switching, the voltage of the capacitor 15 drops, and the identity detection voltage also drops, so that the F / F is stopped. T 1 subsequent point B waveform in FIG. (G) represents that the stop is lowered F / F than voltage Aidento detection voltage of the capacitor 15. FIG. 11H shows the waveform at point C in this state. t 1 but thereafter becomes the same waveform as the (d) of FIG Since F / F is stopped, B-Y voltage of the capacitor 15 for a large amplitude of stopping low F / F than Aidento detection voltage In this state, it stops in this state, and does not return to normal.
第5図には共振回路の中心周波数とアイデントが正常
に動作する範囲を示しており、正常な状態からコイルを
回してキラーが動作する範囲に比べて、F/Fが反転して
も正常に復帰する範囲は周波数軸で非対称となり、この
場合上側周波数で余裕が少なくなる。Fig. 5 shows the center frequency of the resonant circuit and the range in which the ident operates normally. Compared with the range in which the coil is turned from the normal state and the killer operates, the normal operation is possible even if the F / F is reversed. The range of the return is asymmetric on the frequency axis, and in this case, the margin is reduced at the upper frequency.
従来のSECAMアイデント検出装置は以上のように構成
されているので、共振回路の中心周波数のいずれに対し
て片側に余裕がなく、温度変化等で共振回路の中心周波
数がずれた場合、アイデントがすぐに誤動作してしまう
という問題点があった。Since the conventional SECAM identity detection device is configured as described above, there is no margin on one side for any of the center frequencies of the resonance circuit, and if the center frequency of the resonance circuit shifts due to temperature change, the However, there is a problem that it malfunctions.
この発明は上記のような問題点を解消するためになさ
れたもので、正常にアイデントが動作する周波数範囲が
広いSECAMアイデント検出装置を得ることを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain a SECAM ident detection device having a wide frequency range in which an ident operates normally.
この発明に係るSECAMアイデント検出装置は、アイデ
ント検出出力がHiの間F/Fを停止させるとともに、無信
号DC電圧をサンプルアンドホールドするようにしたもの
である。The SECAM ident detection device according to the present invention is configured to stop the F / F while the ident detection output is Hi, and to sample and hold the non-signal DC voltage.
この発明におけるSECAMアイデント検出装置は、アイ
デント検出出力でF/Fを停止するとともに、ホールドコ
ンデンサを無信号DC電圧に切り替えるようにしたので、
確実にアイデント動作が行なわれる。Since the SECAM ident detection device in the present invention stops the F / F at the ident detection output and switches the hold capacitor to the non-signal DC voltage,
The ident operation is reliably performed.
以下この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例によるSECAMアイデント
検出装置を示し、図において前記従来のものと同一符号
は同一部分を示す。図中、23,24はNPNトランジスタで、
それぞれエミッタとベースは共通接続され、エミッタは
2,3のエミッタに接続され、ベースはアイデント検出出
力22に接続され、コレクタは負荷抵抗9及び10にそれぞ
れ接続されている。FIG. 1 shows a SECAM identity detection device according to an embodiment of the present invention. In the drawing, the same reference numerals as those of the conventional device denote the same parts. In the figure, 23 and 24 are NPN transistors,
The emitter and base are connected in common, and the emitter is
The emitters are connected to a few emitters, the base is connected to an identity detection output 22, and the collectors are connected to load resistors 9 and 10, respectively.
次に動作について説明する。 Next, the operation will be described.
上述のように共振回路の中心周波数がずれた場合につ
いて説明する。第2図(a)にA点の波形を示す。この
場合チャンネル切替等でF/Fが反転した場合にはコンデ
ンサ15の電圧が下がっていき、t1の時点でアイデント検
出電圧よりも低くなると出力端子22の出力がHiとなり、
F/Fを停止させると同時にNPNトランジスタ23,24がONと
なり、定電流源8の電流はトランジスタ2〜7を経由せ
ずに負荷抵抗9,10に半分ずつ流れるようになる。従って
同図(c)のようにC点には無信号DC電圧と同一の電圧
が発生することになる。しかもこの電圧は共振回路の中
心周波数に関係なく、常に一定であり、必ずアイデント
検出電圧よりも高く、キラー検出電圧よりも低く設定さ
れているため共振回路の中心周波数がどちらにずれても
必ずアイデント検出電圧よりも高くなり、F/F停止を解
除できるので、F/Fが停止したままの状態で安定するこ
とはない。アイデント検出出力がLowに戻ると、NPNトラ
ンジスタ23,24はカットオフし、再びトランジスタ2〜
7によるダブルバランス型掛算器は動作を開始し、この
時点でF/Fが正規の状態であれば急速に復帰するもので
ある。同図(b)のt2はコンデンサ15の電圧が上昇して
いき、アイデント検出電圧よりも高くなった時点を示し
ている。A case where the center frequency of the resonance circuit is shifted as described above will be described. FIG. 2 (a) shows the waveform at point A. In this case, if the F / F in channel switching or the like is reversed gradually decreases the voltage of the capacitor 15, the output becomes Hi output terminal 22 is lower than Aidento detection voltage at the time of t 1,
At the same time as the F / F is stopped, the NPN transistors 23 and 24 are turned on, and the current of the constant current source 8 flows half through the load resistors 9 and 10 without passing through the transistors 2 to 7. Therefore, the same voltage as the no-signal DC voltage is generated at the point C as shown in FIG. Moreover, this voltage is always constant regardless of the center frequency of the resonance circuit, and is always set higher than the ident detection voltage and lower than the killer detection voltage. Since the voltage becomes higher than the detection voltage and the F / F stop can be released, the F / F does not stabilize in a stopped state. When the ident detection output returns to low, the NPN transistors 23 and 24 are cut off, and the transistors 2 to 2 are again turned on.
The double-balanced multiplier 7 starts its operation, and at this time, if the F / F is in a normal state, it returns quickly. T 2 in FIG. (B) is gradually voltage of the capacitor 15 rises, indicates a point when a higher than Aidento detection voltage.
なお、上記実施例では無信号DC電圧はトランジスタス
イッチの操作により得るようにしたが、該無信号DC電圧
を得るための回路はこのような回路に限定されるもので
はなく、F/Fを停止すると同時にサンプルアンドホール
ド回路に加える電圧を該無信号DC電圧にできるものであ
ればどのような形式のものでもよい。In the above embodiment, the no-signal DC voltage is obtained by operating the transistor switch. However, the circuit for obtaining the no-signal DC voltage is not limited to such a circuit, and the F / F is stopped. At the same time, any type may be used as long as the voltage applied to the sample and hold circuit can be the non-signal DC voltage.
また、本発明はテレビジョンに限らずSECAM信号を復
調するものには全て適用でき、上記と同様の効果を奏す
る。In addition, the present invention is not limited to television, but can be applied to any device that demodulates SECAM signals, and has the same effects as described above.
以上のように、この発明によれば、アイデント検出出
力がHiの間F/Fを停止すると同時に無信号DC電圧に切り
替えるようにしたため、アイデント動作範囲が広がり、
安定に動作するものが安価に得られる効果がある。As described above, according to the present invention, the F / F is stopped while the ident detection output is set to Hi and switched to the non-signal DC voltage at the same time.
There is an effect that a device that operates stably can be obtained at low cost.
第1図はこの発明の一実施例によるSECAMアイデント検
出装置を示す図、第2図はその動作を説明するための波
形図、第3図は従来のSECAMアイデント検出装置を示す
図、第4図は従来例の動作を説明するための波形図、第
5図は従来の共振回路の中心周波数に対するアイデント
動作範囲を示す図である。 図において、1はアイデント検出用FM検波器、2〜7は
ダブルバランス型掛算器、9は負荷抵抗、14はサンプル
アンドホールド回路、15はコンデンサ、16はアイデント
検出用比較器、23,24は無信号DC電圧を得るためのトラ
ンジスタスイッチである。 なお図中同一符号は同一又は相当部分を示す。FIG. 1 is a diagram showing a SECAM identity detection device according to one embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation thereof, FIG. 3 is a diagram showing a conventional SECAM identity detection device, FIG. FIG. 5 is a waveform diagram for explaining the operation of the conventional example, and FIG. 5 is a diagram showing an ident operation range with respect to the center frequency of the conventional resonance circuit. In the figure, 1 is an FM detector for detecting an ident, 2 to 7 are double-balanced multipliers, 9 is a load resistor, 14 is a sample and hold circuit, 15 is a capacitor, 16 is a comparator for detecting an ident, and 23 and 24 are This is a transistor switch for obtaining a no-signal DC voltage. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
用FM検波器の出力に接続された差動増幅器の2つの出力
をフリップフロップで分周した水平周波数の半分の信号
で1水平期間ごとに切り替えることにより、負荷にR−
YでもB−Yでも常に同じ極性を得るようにし、 上記負荷に発生した出力電圧をサンプルアンドホールド
回路でコンデンサに蓄え、 上記コンデンサに蓄えられた電圧を基準電圧と比較し、
反転を検出した場合、フリップフロップを一方向に停止
すると同時に、基準電圧よりも高い電圧に上記負荷に発
生する出力電圧を切り替えるように構成したことを特徴
とするSECAMアイデント検出装置。An output of a differential amplifier connected to an output of an identity detection FM detector for detecting a line burst is switched every horizontal period by a signal having a half of a horizontal frequency obtained by dividing a frequency by a flip-flop. The load is R-
The same polarity is always obtained in both Y and BY, the output voltage generated in the load is stored in a capacitor by a sample and hold circuit, and the voltage stored in the capacitor is compared with a reference voltage.
When detecting inversion, the SECAM ident detection device is configured to stop the flip-flop in one direction and at the same time switch the output voltage generated at the load to a voltage higher than the reference voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19514390A JP2577817B2 (en) | 1990-07-23 | 1990-07-23 | SECAM Identifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19514390A JP2577817B2 (en) | 1990-07-23 | 1990-07-23 | SECAM Identifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0481190A JPH0481190A (en) | 1992-03-13 |
JP2577817B2 true JP2577817B2 (en) | 1997-02-05 |
Family
ID=16336159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19514390A Expired - Fee Related JP2577817B2 (en) | 1990-07-23 | 1990-07-23 | SECAM Identifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2577817B2 (en) |
-
1990
- 1990-07-23 JP JP19514390A patent/JP2577817B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0481190A (en) | 1992-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3740456A (en) | Electronic signal processing circuit | |
JPS5833751B2 (en) | Synchronous signal separation circuit | |
US4101927A (en) | Vir control apparatus for color television receiver | |
US4044375A (en) | Brightness control apparatus | |
JPH03117995A (en) | Chrominance signal contour correction device | |
US3961360A (en) | Synchronizing detector circuit | |
JP2577817B2 (en) | SECAM Identifier | |
US3839649A (en) | Signal discriminating circuit | |
US4072983A (en) | SECAM identification circuit | |
US4038684A (en) | Signal detection circuit | |
KR0176628B1 (en) | Croma burst detection system | |
US4550338A (en) | Detecting circuit | |
US5272522A (en) | Video signal processing circuits | |
JPS5811797B2 (en) | Color correction circuit for color television receivers | |
US5162909A (en) | Television signal processing circuits | |
US3502796A (en) | Chrominance signal demodulator having a common drive circuit | |
US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
JPS5934212Y2 (en) | Protection circuit for signal processing circuit | |
US3426284A (en) | Transistorized demodulator circuit for time modulated signals | |
US4163989A (en) | Detector circuit for color television receivers | |
US5101265A (en) | Secam color signal processing device | |
US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
JPS5885680A (en) | Noise eliminating circuit | |
KR830000225B1 (en) | Pal switching control circuit | |
JPS6339169B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |