JP2577041B2 - Driver circuit and display device using the circuit - Google Patents
Driver circuit and display device using the circuitInfo
- Publication number
- JP2577041B2 JP2577041B2 JP63094672A JP9467288A JP2577041B2 JP 2577041 B2 JP2577041 B2 JP 2577041B2 JP 63094672 A JP63094672 A JP 63094672A JP 9467288 A JP9467288 A JP 9467288A JP 2577041 B2 JP2577041 B2 JP 2577041B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driver circuit
- pnp transistor
- pnp
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マトリクス型DCプラズマデイスプレイ装置
の信号線用のドライバ回路に係り、特に、通流幅制御の
コントロールが要求される種火モードの制御及び階調制
御を行うために用いて好適なドライバ回路及び該回路を
用いる表示装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driver circuit for a signal line of a matrix type DC plasma display device, and more particularly, to a pilot mode in which control of flow width control is required. The present invention relates to a driver circuit suitable for performing control and gradation control and a display device using the driver circuit.
［従来の技術］ 従来技術によるマトリクス型DCプラズマデイスプレイ
装置（以下、単にPDPという）は、一般に、信号線ドラ
イバと走査線ドライバとを備えて構成されている。[Prior Art] A matrix-type DC plasma display device (hereinafter, simply referred to as PDP) according to a conventional technique generally includes a signal line driver and a scanning line driver.
第４図は一般的なPDPの概略構成図、第５図は従来技
術による信号線用ドライバ回路を示す図、第６図は一般
的なPDPを駆動動作を説明するタイミング図である。第
５図において、１はPNPトランジスタ、４はPMOSトラン
ジスタ、５はNMOSトランジスタである。FIG. 4 is a schematic configuration diagram of a general PDP, FIG. 5 is a diagram showing a signal line driver circuit according to a conventional technique, and FIG. 6 is a timing chart for explaining a general PDP driving operation. In FIG. 5, 1 is a PNP transistor, 4 is a PMOS transistor, and 5 is an NMOS transistor.
一般的なPDPは、通常、第４図に示すように、プラズ
マデイスプレイパネルを駆動制御するために、信号線ド
ライバ回路と走査線ドライバ回路とを備えて構成されて
いる。そして、信号線ドライバ回路は、PNPトランジス
タ等の電流供給型素子を用いて構成され、走査線ドライ
バ回路は、NPNトランジスタ等の電流吸い込み型素子を
用いて構成されるのが一般的である。As shown in FIG. 4, a general PDP usually includes a signal line driver circuit and a scanning line driver circuit for driving and controlling a plasma display panel. The signal line driver circuit is generally configured using a current supply type element such as a PNP transistor, and the scanning line driver circuit is generally configured using a current sink type element such as an NPN transistor.
また、信号線ドライバ回路、走査線ドライバ回路は、
双方とも、小型、軽量化、低コスト化のために集積回路
化されている。特に、信号線ドライバ回路は、パネルを
駆動するために充分の耐圧（100V以上）を有する出力段
素子を備えること、及び出力段素子にオン／オフを制御
する信号を伝達する論理回路を備え、かつ、充分な高速
動作（数ＭHz以上）が可能なことが、その仕様として要
求されている。In addition, the signal line driver circuit and the scanning line driver circuit
Both are integrated circuits for miniaturization, weight reduction and cost reduction. In particular, the signal line driver circuit includes an output stage element having a sufficient withstand voltage (100 V or more) to drive the panel, and a logic circuit that transmits a signal for controlling on / off to the output stage element. Further, it is required as a specification that a sufficiently high-speed operation (several MHz or more) be possible.
前述のような要求を満たし、論理部のスタテイツク状
態での低消費電力化のため、従来技術による信号線ドラ
イバ回路は、バイポーラ形のPNPトランジスタを出力段
素子として用い、CMOSによる論理回路を備えて構成され
る。この種従来技術による１本の信号線に対するドライ
バ回路の一構成例が第５図に示されている。In order to satisfy the above requirements and reduce power consumption in the static state of the logic unit, the signal line driver circuit according to the conventional technology uses a bipolar PNP transistor as an output stage element and includes a CMOS logic circuit. Be composed. FIG. 5 shows an example of the configuration of a driver circuit for one signal line according to the prior art of this kind.
第５図に示すドライバ回路は、PNPトランジスタ１
と、該トランジスタをオン／オフ制御するためのPMOSト
ランジスタ４及びNMOSトランジスタ５とにより構成され
ている。このドライバ回路は、端子INにＨレベルの制御
信号が印加されたとき、MOSトランジスタ4,5により、PN
Pトランジスタ１がONに制御され、直流電圧ＥをPNPトラ
ンジスタ１、端子OUTを介してデイスプレイパネルの信
号線に印加するものである。The driver circuit shown in FIG.
And a PMOS transistor 4 and an NMOS transistor 5 for turning on / off the transistor. When an H-level control signal is applied to the terminal IN, the driver circuit controls the PN
The P-transistor 1 is controlled to be ON, and the DC voltage E is applied to the signal line of the display panel via the PNP transistor 1 and the terminal OUT.
PDPの一般的な動作タイミングが第６図に示されてお
り、信号線ドライバ回路は、この第６図において、走査
線の選択期間、例えばT0の間に、発光選択の際に、PNP
トランジスタ１をON（例えば図示期間T2）に、非発光選
択の際に、補助放電期間、例えばT1の間のみ、PNPトラ
ンジスタ１をONに、以降の期間、PNPトランジスタ１をO
FFに制御する必要がある。General operation timing of the PDP is shown in Figure 6, the signal line driver circuit in the Figure 6, the selection period of the scanning lines, for example during T 0, when the light-emitting selection, PNP
The transistor 1 to ON (e.g. illustrated period T 2), during non-emission selection, an auxiliary discharge period, only for example between T 1, a PNP transistor 1 to ON, the subsequent period, the PNP transistor 1 O
It is necessary to control to FF.
PDPの制御の場合、前述の発光期間T1,T2が、パネル上
の輝度となり、この発光期間の比が非発光、発光のコン
トラスト比を決定する。従つて、前述の期間T1は、補助
放電に必要な最小限の時間に短くすることが望ましい。In the case of PDP control, the above-described light emission periods T 1 and T 2 become the luminance on the panel, and the ratio of the light emission periods determines the non-light emission and light emission contrast ratio. Accordance connexion, the period T 1 of the foregoing, it is desirable to reduce to a minimum the time required for the auxiliary discharge.
なお、このような、プラズマデイスプレイ装置の信号
線用ドライバ回路の従来技術として、例えば、特開昭57
−141128号公報等に記載された技術等、多数の技術が知
られている。As a prior art of such a signal line driver circuit of a plasma display device, for example, Japanese Unexamined Patent Publication No.
Many techniques are known, such as the technique described in -141128.
［発明が解決しようとする課題］ 前述の第５図に示す従来技術は、端子INに入力する制
御信号を、前述したコントラスト比の条件を考慮したも
のとしても、複数の信号線を制御するための複数のPNP
トランジスタのもつ蓄積キヤリアにより、個々のPNPト
ランジスタのオン／オフ時間にばらつきが生じてしまう
という問題点がある。同一パネル上には、複数の信号線
ドライバが接続されているので、このばらつきは、その
まま、パネル上の輝度のばらつきとなつて現われてしま
う。このようなばらつきを生じさせるPNPトランジスタ
の蓄積キヤリアの再結合時間tsを御制して、前述のばら
つきを減少させる方法として、NMOSトランジスタ５によ
るPNPトランジスタ１のベース引き抜き電流の低減、PMO
Sトランジスタ４のオン抵抗の低減を行うことが有効で
ある。しかし、前者の方法は、PNPトランジスタのオン
特性を悪くし、オン時間のばらつき要因となるという問
題点を生じさせ、また、後者の方法は、素子面積の増加
を招く上、PNPトランジスタの有するベース抵抗に左右
されて、再結合時間tsの御制に制御限界が生じてしまう
という問題点がある。[Problem to be Solved by the Invention] The prior art shown in FIG. 5 described above controls a plurality of signal lines even if the control signal input to the terminal IN is considered in consideration of the condition of the contrast ratio described above. Multiple PNP
There is a problem that the ON / OFF time of each PNP transistor varies due to the storage carrier of the transistor. Since a plurality of signal line drivers are connected on the same panel, this variation directly appears as a variation in luminance on the panel. As a method of controlling the recombination time ts of the storage carrier of the PNP transistor causing such a variation and reducing the aforementioned variation, reduction of the base extraction current of the PNP transistor 1 by the NMOS transistor 5, PMO
It is effective to reduce the on-resistance of the S transistor 4. However, the former method deteriorates the ON characteristics of the PNP transistor and causes a problem that the ON time varies, and the latter method causes an increase in the element area and the base of the PNP transistor. There is a problem that the control of the recombination time ts has a control limit depending on the resistance.
本発明の目的は、前述した従来技術の問題点を解決
し、PNPトランジスタの蓄積キヤリアの再結合時間tsを
無くすことにより、PNPトランジスタのオフ特性のばら
つきを低減し、プラズマデイスプレイ装置を輝度のばら
つきなしに駆動することが可能なドライバ回路を提供す
るとともに、該回路を用いる表示装置を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems of the prior art and eliminate the recombination time ts of the storage carrier of the PNP transistor, thereby reducing the variation in the off characteristic of the PNP transistor, and reducing the variation in the brightness of the plasma display device. It is an object of the present invention to provide a driver circuit which can be driven without a driver and a display device using the circuit.
［課題を解決するための手段］ 本発明によれば、前記目的は、PNPトランジスタのオ
ン状態での動作点を不飽和領域に設定することにより達
成される。このため、本発明によるドライバ回路は、PN
Pトランジスタのベース端子と駆動用MOSトランジスタと
の間にPN接合を有する半導体を設け、前記MOSトランジ
スタとPNPトランジスタのコレクタとの間にシヨツトキ
バリアダイオードを設け、さらに、前記PNPトランジス
タのベース端子とエミツタ端子との間に、PNPトランジ
スタのオフ時にオン駆動されるMOSトランジスタを設け
て構成される。[Means for Solving the Problems] According to the present invention, the above object is achieved by setting the operating point of the PNP transistor in the ON state in an unsaturated region. For this reason, the driver circuit according to the present invention has a PN
A semiconductor having a PN junction is provided between the base terminal of the P transistor and the driving MOS transistor, a Schottky barrier diode is provided between the MOS transistor and the collector of the PNP transistor, and a base terminal of the PNP transistor is further provided. A MOS transistor that is turned on when the PNP transistor is off is provided between the emitter terminal and the emitter terminal.
［作用］ 駆動用MOSトランジスタは、PNPトランジスタのベース
より電流を引き抜き、PNPトランジスタをオン駆動する
際、余乗電流をPNPトランジスタのコレクタ側から引き
抜くように動作する。これにより、PNPトランジスタの
動作点は、外部回路条件により決定されることになり、
飽和点に達することがなくなる。このため、PNPトラン
ジスタの蓄積キヤリアの再結合時間tsを無くすことがで
き、PNPトランジスタのオフ特性のばらつきを無くすこ
とができる。[Operation] The driving MOS transistor operates so as to draw current from the base of the PNP transistor and to draw surplus current from the collector side of the PNP transistor when driving the PNP transistor on. As a result, the operating point of the PNP transistor is determined by external circuit conditions,
The saturation point will not be reached. For this reason, the recombination time ts of the storage carrier of the PNP transistor can be eliminated, and variation in the off characteristics of the PNP transistor can be eliminated.
［実施例］ 以下、本発明によるドライバ回路の実施例を図面によ
り詳細に説明する。Hereinafter, embodiments of the driver circuit according to the present invention will be described in detail with reference to the drawings.
第１図は本発明の第１の実施例の構成を示す回路図で
ある。第１図において、２はシヨツトキバリアダイオー
ド、６はダイオードであり、他の符号は第５図の場合と
同一である。FIG. 1 is a circuit diagram showing the configuration of the first embodiment of the present invention. In FIG. 1, reference numeral 2 denotes a shot barrier diode, reference numeral 6 denotes a diode, and other reference numerals are the same as those in FIG.
本発明の第１の実施例によるドライバ回路は、第１図
に示すように、PNPトランジスタ１と、該PNPトランジス
タ１をオン駆動する際にオフとなるPMOSトランジスタ４
と、その際にオンとなるNMOSトランジスタ５と、PNPト
ランジスタ１のベース端子とNMOSトランジスタ５との間
に設けられたダイオード６と、NMOSトランジスタ５とPN
Pトランジスタ１のコレクタ端子との間に設けられたシ
ヨツトキバリアダイオード２とにより構成されている。
そして、前記ダイオード2,6のカソードは、NMOSトラン
ジスタ５に接続されている。このドライバ回路は、端子
INにＨレベルの制御信号を印加することにより、NMOSト
ランジスタがオンに、PMOSトランジスタ４がオフに駆動
されて、PNPトランジスタ１をオンに駆動し、端子OUTを
介して直流電圧Ｅをプラズマデイスプレイパネルの信号
線に印加するように動作する。端子INにＬレベルの制御
信号が印加されたとき、ドライバ回路は、前述とは逆の
状態に制御されることになる。As shown in FIG. 1, the driver circuit according to the first embodiment of the present invention includes a PNP transistor 1 and a PMOS transistor 4 which is turned off when the PNP transistor 1 is turned on.
An NMOS transistor 5 which is turned on at that time; a diode 6 provided between the base terminal of the PNP transistor 1 and the NMOS transistor 5;
It comprises a shutdown barrier diode 2 provided between the P transistor 1 and the collector terminal.
The cathodes of the diodes 2 and 6 are connected to the NMOS transistor 5. This driver circuit has terminals
By applying a high-level control signal to IN, the NMOS transistor is turned on, the PMOS transistor 4 is turned off, the PNP transistor 1 is turned on, and the DC voltage E is supplied via the terminal OUT to the plasma display panel. Operates to apply to the signal lines. When an L-level control signal is applied to the terminal IN, the driver circuit is controlled to a state opposite to that described above.
前述した、PNPトランジスタ１のオン駆動状態におい
て、トランジスタ１のコレクタエミツタ間電圧VCE(ON)
は、次式で表わすことができる。When the PNP transistor 1 is in the on-drive state described above, the collector-emitter voltage V CE (ON) of the transistor 1 is
Can be expressed by the following equation.
VCE(ON)＝VBE(PNP1)＋VF(6)−VF(2) 但し、VBE(PNP1)はPNPトランジスタのベースエミツタ
間順電圧 VF(6)はダイオード６の順電圧降下、 VF(2)はダイオード２の順電圧降下である。V CE (ON) = V BE (PNP1) + V F (6) −V F (2) where V BE (PNP1) is the forward voltage between the base emitter of the PNP transistor V F (6) is the forward voltage drop of the diode 6, VF (2) is the forward voltage drop of diode 2.
従つて、PNPトランジスタ１のオン駆動時の動作点
は、外部回路条件によつて決定されることになり、前記
VCE(ON)の値は、PNPトランジスタ１のコレクタエミツタ
間飽和電圧より大きな値とすることができる。このと
き、NMOSトランジスタ５は、PNPトランジスタ１のベー
スより電流を引き抜き、PNPトランジスタ１をオン駆動
しており、余乗電流をPNPトランジスタ１のコレクタ側
から引き抜いているため、PNPトランジスタ１は、その
動作点が飽和点に達することがない。Therefore, the operating point when the PNP transistor 1 is turned on is determined by external circuit conditions.
The value of V CE (ON) can be set to a value larger than the saturation voltage between the collector and the emitter of the PNP transistor 1. At this time, the NMOS transistor 5 draws a current from the base of the PNP transistor 1 to drive the PNP transistor 1 on, and the surplus current is drawn from the collector side of the PNP transistor 1. The operating point does not reach the saturation point.
この第１図に示す本発明の実施例において、シヨツト
キバリアダイオード２の代りに拡散ダイオードを用いた
場合、PNPトランジスタ１のオフタイミングの逆回復期
間中、PMOSトランジスタ４→ダイオード６→ダイオード
２の経路に電流が流れ、端子OUTに電流を供給するた
め、出力段素子であるPNPトランジスタ１の見かけのス
イツチング時間が長くなつてしまう。In the embodiment of the present invention shown in FIG. 1, when a diffusion diode is used instead of the Schottky barrier diode 2, during the reverse recovery period of the OFF timing of the PNP transistor 1, the PMOS transistor 4 → the diode 6 → the diode 2 Since the current flows through the path and supplies the current to the terminal OUT, the apparent switching time of the PNP transistor 1 as the output stage element becomes long.
このため、ダイオード２としては、逆回復期間を持た
ないシヨツトキバリアダイオード等を用いることが望ま
しい。Therefore, it is desirable to use a Schottky barrier diode having no reverse recovery period as the diode 2.
前述した本発明の第１の実施例によるドライバ回路
は、NMOSトランジスタ５のオン抵抗を小さくしてベース
電流を多くした場合にも、PNPトランジスタ１が不飽和
動作域で働くことになり、PNPトランジスタ１のオンへ
の立上り時間も早くすることが可能であり、オン、オフ
両スイツチング時間の改善を図ることができる。In the driver circuit according to the first embodiment of the present invention described above, even when the on-resistance of the NMOS transistor 5 is reduced and the base current is increased, the PNP transistor 1 operates in the unsaturated operation region, It is also possible to shorten the rise time of the switch 1 to ON, and to improve both ON and OFF switching time.
このため、第１図に示すドライバ回路は、第６図に示
すタイミング図において、走査線の選択期間T0内のPNP
トランジスタ１のオン期間幅を信号線単位で、例えば、
図示期間T2,T3のように変化させ、プラズマデイスプレ
イ装置等の表示装置の発光ドツト間に明暗を付ける階調
制御用のスイツチング回路として用いる場合に特に有効
である。従つて、この第１の実施例によるドライバ回路
を信号線用のドライバ回路として用いる表示装置は、輝
度のばらつきのない多階調の表示を行い得る表示装置と
なる。Therefore, the driver circuit shown in FIG. 1, in a timing diagram shown in FIG. 6, PNP in the selection period T 0 of the scan line
The on-period width of the transistor 1 is expressed in units of signal lines, for example,
It is particularly effective when used as a switching circuit for gradation control for changing the light emission dots of a display device such as a plasma display device by changing the period as shown in the illustration periods T 2 and T 3 . Therefore, a display device using the driver circuit according to the first embodiment as a driver circuit for a signal line is a display device capable of performing multi-gradation display without variation in luminance.
第２図は本発明の第２の実施例の構成を示す回路図で
ある。第２図における符号は第１図の場合と同一であ
る。FIG. 2 is a circuit diagram showing the configuration of the second embodiment of the present invention. The reference numerals in FIG. 2 are the same as those in FIG.
第２図に示す本発明の第２の実施例は、第１図に示す
ダイオード６として、複数個のダイオードあるいは、少
なくとも１つ以上のPN接合を有する半導体素子を用いる
ようにした点で第１の実施例の構成と相違している。こ
の実施例は、第１図の実施例と全く同様に動作し、同様
な効果を奏することが可能である。The second embodiment of the present invention shown in FIG. 2 is different from the first embodiment in that a plurality of diodes or a semiconductor element having at least one PN junction is used as the diode 6 shown in FIG. Is different from the configuration of the embodiment. This embodiment operates in exactly the same way as the embodiment of FIG. 1 and can achieve the same effects.
第３図は本発明の第３の実施例の構成を示す回路図で
ある。第３図において、７はNPNトランジスタ、８はPMO
Sトランジスタ、９はNMOSトランジスタであり、他の符
号は第１図の場合と同一である。FIG. 3 is a circuit diagram showing the configuration of the third embodiment of the present invention. In FIG. 3, 7 is an NPN transistor and 8 is a PMO.
The S transistor 9 is an NMOS transistor, and other symbols are the same as those in FIG.
前述した本発明の第１及び第２の実施例は、出力段素
子としてPNPトランジスタを用いるものであつたが、第
３図に示す本発明の第３の実施例によるドライバ回路
は、出力段素子としてNPNトランジスタ７を用いるもの
である。Although the first and second embodiments of the present invention described above use a PNP transistor as an output stage element, the driver circuit according to the third embodiment of the present invention shown in FIG. Uses an NPN transistor 7.
この実施例において、PMOSトランジスタ８及びNMOSト
ランジスタ９は、夫々、NPNトランジスタ７のオン駆
動、オフ駆動を制御し、ダイオード2,6は、第１図、第
２図の場合と同様に作用する。従つて、この第３図に示
すNPNトランジスタ７を出力段に用いた本発明の第３の
実施例においても、前述した本発明の第１及び第２の実
施例と同様な効果を奏することができる。In this embodiment, the PMOS transistor 8 and the NMOS transistor 9 control the ON drive and the OFF drive of the NPN transistor 7, respectively, and the diodes 2 and 6 operate in the same manner as in FIGS. Therefore, in the third embodiment of the present invention in which the NPN transistor 7 shown in FIG. 3 is used in the output stage, the same effects as those of the above-described first and second embodiments of the present invention can be obtained. it can.
前述した複数の実施例は、出力段トランジスタのオフ
時に駆動されるMOSトランジスタの代りに、抵抗を設け
た構成としても同様に動作し、同様な効果を奏すること
ができる。The plurality of embodiments described above operate in the same manner even when a resistor is provided instead of the MOS transistor driven when the output stage transistor is turned off, and the same effects can be obtained.
前述した複数の実施例を含む本発明のドライバ回路
は、PNPまたはNPNトランジスタのオープンコレクタの出
力を有するドライバ回路において、スイツチング時間、
特に、ストレージタイムの低減を行うことができるの
で、プラズマデイスプレイ装置のドライバ回路としてだ
けではなく、特に、高速のスイツチングが要求される各
種分野、EL表示装置あるいは螢光表示管のドライブ等に
利用することができる。The driver circuit of the present invention including the above-described embodiments includes a driver circuit having an open-collector output of a PNP or NPN transistor.
In particular, since the storage time can be reduced, it is used not only as a driver circuit for a plasma display device, but also for various fields requiring high-speed switching, such as a drive for an EL display device or a fluorescent display tube. be able to.
［発明の効果］ 以上説明したように、本発明によれば、出力段トラン
ジスタの蓄積キヤリアの再結合時間をなくすことがで
き、そのスイツチング速度を向上させることができ、複
数のドライバ回路を用いた場合の各ドライバ回路間のオ
フ特性のばらつきを低減することが可能なドライバ回路
を提供することができ、輝度のばらつきのない、多階調
の表示を行うことのできる表示装置を提供することがで
きる。[Effects of the Invention] As described above, according to the present invention, the recombination time of the storage carrier of the output stage transistor can be eliminated, the switching speed thereof can be improved, and a plurality of driver circuits can be used. It is possible to provide a driver circuit capable of reducing variation in off-characteristics between driver circuits in a case, and to provide a display device capable of performing multi-gradation display without variation in luminance. it can.
第１図、第２図、第３図は本発明の第１、第２、第３の
実施例の構成を示す回路図、第４図は一般的なPDPの概
略構成図、第５図は従来技術の構成を示す回路図、第６
図は一般的なPDPの駆動動作を説明するタイミング図で
ある。 １……PMPトランジスタ、２……シヨツトキバリアダイ
オード、4,8……PMOS……トランジスタ、5,9……NMOSト
ランジスタ、６……ダイオード、７……NPNトランジス
タ。1, 2 and 3 are circuit diagrams showing the configuration of the first, second and third embodiments of the present invention, FIG. 4 is a schematic configuration diagram of a general PDP, and FIG. 6 is a circuit diagram showing a configuration of a conventional technique, and FIG.
FIG. 1 is a timing chart for explaining a general PDP driving operation. 1 ... PMP transistor, 2 ... Shock barrier diode, 4, 8 ... PMOS ... transistor, 5, 9 ... NMOS transistor, 6 ... diode, 7 ... NPN transistor.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 荘 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 (72)発明者 川本 幸司 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 (72)発明者 苅谷 忠昭 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 (72)発明者 高延 禎夫 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Sou Tanaka 3-1-1, Sachimachi, Hitachi-shi, Ibaraki Inside Hitachi, Ltd. Hitachi Plant (72) Koji Kawamoto 3-1-1, Sachimachi, Hitachi-shi, Ibaraki No. 1 Hitachi, Ltd. Hitachi Plant (72) Inventor Tadaaki Kariya 3-1-1 Sachimachi, Hitachi City, Ibaraki Prefecture Hitachi Plant Co., Ltd. (72) Inventor Sadao Takanobu 3, Sachimachi, Hitachi City, Ibaraki Prefecture No. 1-1, Hitachi, Ltd. Hitachi Plant
Claims (4)
用MOSトランジスタとの間に少なくとも１つ以上のPN接
合を有する半導体を設け、前記駆動用MOSトランジスタ
と前記PNPトランジスタのコレクタ端子との間に、コレ
クタ側のアノードとするシヨツトキバリアダイオードを
設け、かつ、前記PNPトランジスタのベース端子とエミ
ツタ端子との間に、前記PNPトランジスタのオフ時にオ
ン駆動されるMOSトランジスタを設けて構成されること
を特徴とするドライバ回路。A semiconductor having at least one or more PN junction is provided between a base terminal of a PNP transistor and an on-drive MOS transistor, and a semiconductor is provided between the drive MOS transistor and a collector terminal of the PNP transistor. A Schottky barrier diode as an anode on the collector side is provided, and a MOS transistor that is turned on when the PNP transistor is off is provided between a base terminal and an emitter terminal of the PNP transistor. Driver circuit.
タを用いることを特徴とする特許請求の範囲第１項記載
のドライバ回路。2. The driver circuit according to claim 1, wherein an NPN transistor is used instead of said PNP transistor.
オン駆動されるMOSトランジスタの代りに抵抗を用いる
ことを特徴とする特許請求の範囲第１項または第２項記
載のドライバ回路。3. The driver circuit according to claim 1, wherein a resistor is used in place of the MOS transistor which is turned on when the PNP or NPN transistor is turned off.
特許請求の範囲第１項、第２項または第３項記載のドラ
イバ回路を用いることを特徴とする表示装置。4. A display device using the driver circuit according to claim 1, 2 or 3 as a signal line driver of the display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094672A JP2577041B2 (en) | 1988-04-19 | 1988-04-19 | Driver circuit and display device using the circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094672A JP2577041B2 (en) | 1988-04-19 | 1988-04-19 | Driver circuit and display device using the circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01268223A JPH01268223A (en) | 1989-10-25 |
| JP2577041B2 true JP2577041B2 (en) | 1997-01-29 |
Family
ID=14116727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094672A Expired - Lifetime JP2577041B2 (en) | 1988-04-19 | 1988-04-19 | Driver circuit and display device using the circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577041B2 (en) |
-
1988
- 1988-04-19 JP JP63094672A patent/JP2577041B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01268223A (en) | 1989-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894436B2 (en) | Drive method of light-emitting display panel and organic EL display device | |
| JP4873677B2 (en) | Driving device for light emitting display panel | |
| KR101871188B1 (en) | Organic Light Emitting Display and Driving Method Thereof | |
| US8125479B2 (en) | Self light emitting type display device | |
| US20010045929A1 (en) | Gray scale pixel driver for electronic display and method of operation therefor | |
| JP2005003836A (en) | Driving device of light emitting display panel and driving method | |
| JP5108187B2 (en) | Display panel drive circuit | |
| EP1329873A2 (en) | Drive method of light-emitting display panel and organic EL display device | |
| CN110992885B (en) | Pixel driving circuit, driving method thereof and display panel | |
| US20050116904A1 (en) | Drive device and drive method of light emitting display panel | |
| JP3773185B2 (en) | Driving device and driving method of light emitting display panel | |
| US6703790B2 (en) | Method for driving a self-scanning light-emitting array | |
| JP2577041B2 (en) | Driver circuit and display device using the circuit | |
| US5148049A (en) | Circuit for driving a capacitive load utilizing thyristors | |
| JP4878414B2 (en) | Capacitive light emitting display panel drive device | |
| JP3875173B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
| CN113948032B (en) | Pixel circuit and driving method thereof | |
| JP2002366101A (en) | Driving device for light emission display panel | |
| JP2019047095A (en) | Light-emitting element driving device, semiconductor device, light-emitting device, and liquid crystal display device | |
| US20030025655A1 (en) | Driving apparatus for capacitive light emitting element display panel | |
| JP3443501B2 (en) | Drive circuit | |
| JP4790895B2 (en) | Drive method and drive device for organic EL display device | |
| JP4406969B2 (en) | EL display device | |
| WO2020099594A1 (en) | Display, a circuit arrangement for a display, and a method of operating a circuit arrangement of a display | |
| JP2007047668A (en) | Two-step type driving circuit of organic light emitting diode panel |