JP2576854B2

JP2576854B2 - Liquid crystal device

Info

Publication number: JP2576854B2
Application number: JP59018717A
Authority: JP
Inventors: 伸治両角
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1984-02-03
Filing date: 1984-02-03
Publication date: 1997-01-29
Anticipated expiration: 2012-01-29
Also published as: JPS60163091A

Description

【発明の詳細な説明】〔技術分野〕本発明は各画素にトランジスタ等の素子を配列した、
いわゆるアクティブ・マトリックス方式の液晶表示体に
関するものである。Description: TECHNICAL FIELD The present invention relates to a method in which elements such as transistors are arranged in each pixel.
The present invention relates to a so-called active matrix type liquid crystal display.

〔従来技術〕(Prior art)

第１図は従来用いられているアクティブマトリックス
用の基板を示すものである。各画素１にはタイミング線
Y₁〜Y_Mにより選択された走査線に対し、データ線X₁〜X_N
により表示データが書き込まれる。画素１はタイミング
線によりONとOFFが制御されるトランジスタ２と蓄積容
量３、及び液晶駆動電極４から成りたっており、トラン
ジスタ２がONした時データ線から表示データが蓄積容量
３に電荷として書き込まれ、OFFした時、その表示デー
タを蓄積記憶する。シフトレジスタ８はタイミング線を
走査線と同期してスキャンする回路である。又表示デー
タは画像表示の場合ビデオシグナルVSをシフトレジスタ
７の走査によりスイッチ５を開閉させて各データ線の容
量９を用いてサンプルホールドしてゆく。FIG. 1 shows a conventionally used substrate for an active matrix. Each pixel 1 has a timing line
For the scanning line selected by Y _{1 to} Y _M , the data lines X _{1 to} X _N
Display data is written. The pixel 1 is composed of a transistor 2 whose ON and OFF are controlled by a timing line, a storage capacitor 3, and a liquid crystal drive electrode 4. When the transistor 2 is turned on, display data is written from the data line to the storage capacitor 3 as electric charges. When it is turned off, the display data is stored. The shift register 8 is a circuit that scans the timing lines in synchronization with the scanning lines. Further, in the case of image display, the video signal VS is sampled and held using the capacitance 9 of each data line by opening and closing the switch 5 by scanning the shift register 7 in the case of image display.

第２図はこの基板を用いた液晶パネルの一画素分の断
面図である。ガラス基板10上にソース12、チャネル13、
ドレイン14をなす半導体層を形成し、更にゲート電極17
を形成してトランジスタを作る。絶縁膜15上にコンタク
トホールを開孔後データ線配線16と画素駆動電極18を形
成する。上ガラス11上に共通電極19を形成しこの両ガラ
ス間に液晶を封入する。更に必要とあれば共通電極19又
は画素電極18又はその両方の上にパシベーション及び直
流分カットのための絶縁膜を形成する。いずれにしても
液晶には画素駆動電極18と共通電極19の間の電圧が印加
されることになる。FIG. 2 is a sectional view of one pixel of a liquid crystal panel using this substrate. Source 12, channel 13, on glass substrate 10
A semiconductor layer forming a drain 14 is formed, and a gate electrode 17 is formed.
To form a transistor. After a contact hole is formed on the insulating film 15, the data line wiring 16 and the pixel drive electrode 18 are formed. A common electrode 19 is formed on the upper glass 11, and a liquid crystal is sealed between the two glasses. Further, if necessary, an insulating film for passivation and direct current cut is formed on the common electrode 19 and / or the pixel electrode 18. In any case, a voltage between the pixel drive electrode 18 and the common electrode 19 is applied to the liquid crystal.

図３はこの液晶パネルに画像信号を印加して、テレビ
のような画像表示をする際の動作を示している。ビデオ
シグナルは、液晶を交流駆動するため負フィールド，正
フィールドに分け負のビデオ信号と正のビデオ信号が各
々のフィールド毎に交番して印加される。タイミング線
のｊ番目がYjによって選択されているとき、ｊ番目の画
素列のみに表示データが書き込まれる。サンプルホール
ド回路によってある時のビデオシグナルがデータ線Xiに
よって取り込まれ、更にそのデータが画素Pijに書き込
まれる。各画素に書き込まれた表示電圧はタイミング線
YjがONからOFFに変化する時、トランジスタのゲート−
ドレイン間の重なり容量の影響によりわずかΔＶ変化す
るがこれは余り問題でない。この結果各画素の表示デー
タ、即ち蓄積電荷は、固定した共通電極電位V_COMに対
し、正負均等に駆動されることになる。FIG. 3 shows an operation when an image signal is applied to the liquid crystal panel to display an image like a television. The video signal is divided into a negative field and a positive field for AC driving of the liquid crystal, and a negative video signal and a positive video signal are alternately applied for each field. When the j-th timing line is selected by Yj, display data is written only to the j-th pixel column. The video signal at a certain time is captured by the data line Xi by the sample and hold circuit, and the data is further written to the pixel Pij. The display voltage written to each pixel is the timing line
When Yj changes from ON to OFF, the transistor gate
Due to the influence of the overlap capacitance between the drains, there is a slight change in ΔV, but this is not a problem. The result display data of each pixel, i.e. accumulated charge, with respect to a fixed common electrode potential V _COM, will be driven in the positive and negative equally.

この交流駆動のためビデオシグナルの全振幅は±Ｖ
（ブイ）、即ち2V（ブイ）ｐ−ｐ必要となる。実際には
液晶が完全に動作するためにビデオシグナルは±4V（ボ
ルト）必要である。又この±4Vの信号を形成するため
に、±6V、即ち12Vの電源が必要であり、テレビセット
を組む場合、唯一の充電圧部分であり１つには電力損が
大きいこと、２つには電源が余分に必要となることによ
り、特にポケットテレビのような小体積のセットでは大
きな問題となっている。Due to this AC drive, the total amplitude of the video signal is ± V
(Buoy), that is, 2V (buoy) pp is required. Actually, the video signal needs ± 4V (volt) for the liquid crystal to work perfectly. In addition, in order to form a signal of ± 4V, a power supply of ± 6V, that is, 12V is required. When assembling a television set, it is the only charging voltage portion, one of which has a large power loss, and the other has two. The extra power supply is a major problem, especially for small volume sets such as pocket televisions.

〔本発明の目的〕従って本発明の目的は、このような欠点を除去し、低
電圧，低消費電力の動作方式を提供することにより電
池，電源の負担を軽減することにある。[Object of the present invention] Accordingly, an object of the present invention is to eliminate such disadvantages and to provide a low-voltage, low-power-consumption operation system to reduce the burden on a battery and a power supply.

〔本発明の要約〕(Summary of the present invention)

本発明は、ビデオシグナルの正負駆動における振幅を
減少させて上記目的を達成するものである。更に詳しく
言うと、共通電極電位をフィールド毎に変化させること
により、従来の０電位を中心とする均等駆動を０とＶと
の間のオーバラッピング駆動とすることである。The present invention achieves the above object by reducing the amplitude of a video signal in positive and negative drive. More specifically, by changing the common electrode potential for each field, the conventional uniform driving around the zero potential is an overlapping driving between 0 and V.

〔本発明の実施例〕(Example of the present invention)

第４図は本発明のビデオシグナルを用いた動作を示し
ている。負フィールドでは共通電極電位はV_CDなる正電
位としてビデオシグナルはこれに対し負の信号印加をす
る。又正フィールドでは共通電極電位はV_CSな負電位と
して、ビデオシグナルはこれに対し正方向に印加する。
この時の画素の駆動電極電位は、共通電極電位の変動に
追随して図のように変化する。しかし画素駆動電極と共
通電極電位との電位差、即ち液晶に印加される電圧はV
_PEとなり、従来とほぼ同一の駆動波形が得られる。実際
には共通電極電位のV_CDをＶ、V_CSを０付近に設定する。
この結果ビデオシグナルは負フィールドでは０からＶへ
白から黒レベル、又正フィールドではＶから０へ白から
黒レベルを設定できる。そうなると従来±V,2V_p-pの振
幅がＶで済むようになり、半分に低減される。FIG. 4 shows the operation using the video signal of the present invention. The common electrode potential is negative field video signal contrast to the negative signal applied as a positive potential where V _CD. Also a negative potential common electrode potentials V _CS is positive field video signal is applied to the positive direction with respect thereto.
The drive electrode potential of the pixel at this time changes as shown in the figure following the fluctuation of the common electrode potential. However, the potential difference between the pixel drive electrode and the common electrode potential, that is, the voltage applied to the liquid crystal is V
_It becomes _PE , and almost the same drive waveform as the conventional one is obtained. In practice to set the V _CD common electrode potential V, and V _CS in the vicinity of zero.
As a result, the video signal can have a white to black level from 0 to V in the negative field and a white to black level from V to 0 in the positive field. In this case, the amplitude of the conventional ± V, 2V _pp can be reduced to V, which is reduced to half.

第５図は、本発明に用いるビデオシグナルの発生回路
の一例である。緩衝増幅器50により、原ビデオ信号VSO
の反転、及び非反転の出力が得られる。この出力をコン
デンサ55,56により直流をカットして、更に増幅器51,52
により０とＶの間で互いにオーバラップして反転したビ
デオ信号IVSとIVSを形成し、最後にフィールドの切換信
号f_Lによりスイッチ53,54の働きにより、フィールド毎
に切換えて、所望のビデオシグナルVSを得る。FIG. 5 is an example of a video signal generation circuit used in the present invention. The original video signal VSO is
And inverting and non-inverting outputs are obtained. This output is cut off the direct current by capacitors 55 and 56, and is further amplified by amplifiers 51 and 52.
Overlap to form a video signal IVS and IVS mutually inverted between 0 and V by, by the action of the switch 53 and 54 by the end field of the switching signal f _L, is switched for each field, the desired video signal Get VS.

第４図に示すようにフィールド毎に共通電極電位V_COM
を振らせた時の一画素の構成の一例について第６図を用
いて説明する。As shown in FIG. 4, the common electrode potential V _COM
An example of the configuration of one pixel when the pixel is swung will be described with reference to FIG.

第６図の構成では、隣接するタイミング線Y_j-1と駆動
電極とにより蓄積容量C_Lが形成されている。尚、寄生容
量C_Gは、トランジスタにはつきものの容量であり、例え
ばソース・ドレイン領域をイオン打ち込み法等によりゲ
ートに対しセルフアラインにするとかなり軽減できる。In the configuration of FIG. 6, the storage capacitor _CL is formed by the adjacent timing line _Yj-1 and the drive electrode. Incidentally, the parasitic capacitance C _G is the transistor is a capacitance inherent considerably be reduced when the self-aligned to the gate, for example, by the source-drain regions an ion implantation method or the like.

この構成において、フィールド毎に共通電極電位V_COM
を振らせた時、各画素の電位P_ijがこれに追随する必要
がある。なぜならば、これに追随しないと、画素駆動電
極と共通電極間の電位差、即ち液晶に印加している電圧
が大きく変動してしまい、表示データが変わってしまう
可能性があるからである。そして、第６図の構成では、
共通電極電位V_COMの変化に応じてC_LC及びC_A（C_A＝C_L＋C
_G＋……）の電位が変化するため、共通電極電位V_COMに
対する液晶に印加される電圧の変動量V_Cは次の式で表さ
れる。In this configuration, the common electrode potential V _COM
, The potential P _{ij of} each pixel needs to follow this. This is because, if this is not followed, the potential difference between the pixel drive electrode and the common electrode, that is, the voltage applied to the liquid crystal will fluctuate greatly, and the display data may change. And in the configuration of FIG.
C _LC and C _A according to the change of the common electrode potential V _COM (C _A = C _L + C
The potential of the _G + ......) is changed, variation V _C of the voltage applied to the liquid crystal with respect to the common electrode potential V _COM is expressed by the following equation.

V_C＝V_COM｛C_LC／（C_LC＋C_A）｝ V_COMがフィールド毎に変化した時、共通電極電位V_COMに
追随して液晶印加電圧を変化させるためには、上記の式
から共通電極と画素電極間の容量C_LCが画素駆動電極に
付加されている他の容量分C_Aより大きくなっている必要
がある。よって、 C_LC＞C_A （C_A＝C_L＋C_G＋……）の条件を満たさなければならない。V _C = V _COM ｛C _LC / (C _LC + C _A )｝ When V _COM changes from field to field, to change the liquid crystal applied voltage following the common electrode potential V _COM , The capacitance C _LC between the electrode and the pixel electrode needs to be larger than the other capacitance C _A added to the pixel drive electrode. Therefore, the condition of C _LC > C _A (C _A = C _L + C _G +...) Must be satisfied.

また、上記の式を満たすために、C_Lをなくし、この代
わりに液晶の比誘電率の大きな材料を用いることによ
り、C_LCを液晶のみで形成し、蓄積容量とすることも可
能である。実際には液晶に電圧が印加された時、比誘電
率が10以上の材料を用いることにより、十分大きな蓄積
時定数を得ることができた。Further, in order to satisfy the above equation, eliminating the C _L, by using a material having a large dielectric constant of the liquid crystal Alternatively, to form a C _LC only in the liquid crystal, it is also possible to the storage capacitor. In practice, when a voltage was applied to the liquid crystal, a sufficiently large accumulation time constant could be obtained by using a material having a relative dielectric constant of 10 or more.

また、フィールド毎に共通電極電位V_COMを振らせた時
の他の例を第７図を用いて説明する。この例ではゲート
ラインV_jと並行に容量ライン71を設けて、画素駆動電極
72をオーバーラップさせることにより、新たにC_LCと等
価な容量が付加されている。この例でも、フィールド毎
に共通電極電位V_COMを振らせた時、各画素の電位P_ijが
これに追随する必要がある。なぜならば、第５図の場合
と同様に、共通電極電位に追随しないと、画素駆動電極
と共通電極間の電位差、即ち液晶に印加している電圧が
大きく変動してしまい、表示データが変わってしまう可
能性があるからである。従って、この時の容量ライン71
はV_COM電位とする。尚、この図でトランジスタ75、コン
タクトホール73、74が画素70内に形成されている。Another example when the common electrode potential _VCOM is varied for each field will be described with reference to FIG. In this example, a capacitor line 71 is provided in parallel with the gate line _Vj, and the pixel driving electrode
By overlapping 72, a capacity equivalent to _CLC is newly added. Also in this example, when the common electrode potential _VCOM is varied for each field, the potential _{Pij of} each pixel needs to follow this. This is because, as in the case of FIG. 5, if the common electrode potential is not followed, the potential difference between the pixel drive electrode and the common electrode, that is, the voltage applied to the liquid crystal greatly changes, and the display data changes. This is because there is a possibility that it will be lost. Therefore, the capacitance line 71 at this time
Is the V _COM potential. In this figure, a transistor 75 and contact holes 73 and 74 are formed in the pixel 70.

〔本発明による効果〕[Effects of the present invention]

本発明によれば、ビデオシグナル関係の電源電圧が従
来の約半分になり、消費電流が大幅に低減されると共に
電源の構成も簡単になり、液晶ポケットテレビ等の携帯
機器への応用に際して、電池寿命が延びると共に体積も
縮小しコストダウンが達成できる。ADVANTAGE OF THE INVENTION According to the present invention, the power supply voltage related to video signals is reduced to about half of the conventional one, the current consumption is greatly reduced, and the configuration of the power supply is simplified. The service life is extended and the volume is reduced, so that cost reduction can be achieved.

より具体的には、従来の12V電源が6Vにでき、ビデオ
シグナル関係の電力消費が従来の1/3〜1/4になる。特
に、カラー表示の場合、クローマ処理のICの電圧を半分
にできることにより、消費電力が480mWから150mWになり
約69％の節電効果が得られる。さらに、電源電圧は、チ
ューナから以降が6V前後の値に統一できるため、電源回
路が簡略化でき、体積、部品数、調整工程等を低減する
ことができる。More specifically, the conventional 12V power supply can be set to 6V, and the power consumption related to the video signal is reduced to 1/3 to 1/4 of the conventional one. In particular, in the case of a color display, the voltage of the IC for chroma processing can be halved, so that the power consumption is reduced from 480 mW to 150 mW, and a power saving effect of about 69% is obtained. Furthermore, since the power supply voltage can be unified to a value of about 6 V from the tuner onward, the power supply circuit can be simplified, and the volume, the number of components, the adjustment step, and the like can be reduced.

また、これらの結果、電池寿命が大幅に延ばせると共
に電池本数も減らせることができ、テレビ本体の小型化
に対しても大きな効果となる。In addition, as a result, the battery life can be greatly extended and the number of batteries can be reduced, which is a great effect for downsizing the television main body.

【図面の簡単な説明】[Brief description of the drawings]

第１図は従来のアクティブ・マトリックス基板の一例、
第２図はそれを用いた液晶パネルの断面図、更に第３図
は従来の画像表示のための駆動波形をそれぞれ示してい
る。２……トランジスタ 4,18……画素駆動電極 10,11……ガラス基板 19……共通電極 17……トランジスタのゲート 12,13,14……トランジスタのソース・チャネル・ドレイ
ン VS……ビデオシグナル Pij……画素電位 V_COM……共通電極電位第４図は本発明による画像表示のための駆動例 Vp_E……液晶にかかる電極間電位第５図は本発明に用いるビデオシグナル形成回路第６図はアクティブマトリックスにおける一画素の等価
回路 60……画素駆動電極 V_LC……液晶にかかる実効電圧第７図は本発明に用いる画素の構成例 70……画素 72……画素駆動電極 75……トランジスタ 73,74……コンタクトホール 71……容量ラインFIG. 1 shows an example of a conventional active matrix substrate.
FIG. 2 is a cross-sectional view of a liquid crystal panel using the same, and FIG. 3 shows a driving waveform for a conventional image display. 2 Transistor 4, 18 Pixel drive electrode 10, 11 Glass substrate 19 Common electrode 17 Transistor gate 12, 13, 14 Transistor source / channel / drain VS Video signal Pij ... Pixel potential V _COM ... Common electrode potential FIG. 4 is a driving example for image display according to the present invention Vp _E ... Inter-electrode potential applied to liquid crystal FIG. 5 is a video signal forming circuit used in the present invention FIG. Is an equivalent circuit of one pixel in the active matrix 60... Pixel driving electrode V _LC ... Effective voltage applied to the liquid crystal FIG. 7 is a configuration example of a pixel used in the present invention 70... Pixel 72. 73,74 Contact hole 71 Capacitance line

Claims

(57)【特許請求の範囲】(57) [Claims]

【請求項１】一対の基板間に液晶が封入され、該一方の
基板上にマトリクス状に形成された複数のデータ線と複
数の走査線、該複数のデータ線及び走査線に接続された
複数の薄膜トランジスタ、該複数の薄膜トランジスタに
接続された複数の画素電極、該液晶を介して該画素電極
に対向して配置された共通電極を有する液晶装置におい
て、該各画素電極と該共通電極との間の容量をC_LCとし、該
各画素電極と該各画素電極に隣接する他の画素電極に接
続された薄膜トランジスタに接続される走査線との間の
蓄積容量をC_Lとし、該各画素電極に接続された該薄膜ト
ランジスタのゲートとドレインとの間に寄生する寄生容
量をC_Gとし、C_LCを除き、該各画素電極に付加されるC_L
とC_Gを含む容量をC_Aとすると、 C_LC＞C_A なる関係を満足し、該共通電極の最高電位をV1、最低電位をV2とすると、該
共通電極電位は、一垂直走査期間毎に該V1と該V2に交互
に切り替えられると共に、該共通電極に印加される電位
が該V2の場合は、該画素電極に印加される該データ信号
は、該V2を基準電位として正極性のデータ信号となり、
該共通電極に印加される電位が該V1の場合は、該画素電
極に印加される該データ信号は、該V1を基準電位として
負極性のデータ信号となることを特徴とする液晶装置。A liquid crystal is sealed between a pair of substrates, a plurality of data lines and a plurality of scanning lines formed in a matrix on the one substrate, and a plurality of data lines and a plurality of scanning lines connected to the plurality of scanning lines. A thin film transistor, a plurality of pixel electrodes connected to the plurality of thin film transistors, and a common electrode disposed so as to face the pixel electrode with the liquid crystal interposed between the pixel electrode and the common electrode. the capacity and C _LC, the accumulation capacitance between the scanning line connected to the thin film transistor connected to the other pixel electrode adjacent to the respective pixel electrode and the respective pixel electrodes and C _L, the respective pixel electrodes The parasitic capacitance between the gate and the drain of the connected thin film transistor is denoted by C _G, and C _L added to each pixel electrode except C _LC
The volume containing the C _G When C _A and satisfies the C _LC> C _A the relationship, when the maximum potential of the common electrodes V1, and the lowest potential V2, the common electrode potential, each one vertical scanning period When the voltage applied to the common electrode is the voltage V2 while the voltage V1 and the voltage V2 are alternately switched to the voltage V1, the data signal applied to the pixel electrode is a data signal of the positive polarity using the voltage V2 as a reference potential. Signal
A liquid crystal device, wherein when the potential applied to the common electrode is V1, the data signal applied to the pixel electrode is a negative data signal with the V1 as a reference potential.