JP2576255B2 - Video signal processing circuit - Google Patents
Video signal processing circuitInfo
- Publication number
- JP2576255B2 JP2576255B2 JP6140890A JP6140890A JP2576255B2 JP 2576255 B2 JP2576255 B2 JP 2576255B2 JP 6140890 A JP6140890 A JP 6140890A JP 6140890 A JP6140890 A JP 6140890A JP 2576255 B2 JP2576255 B2 JP 2576255B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- field
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はTVやVTR等の映像信号のディジタル信号処理
回路に関し、特にフレームメモリ等を用いた３次元の信
号処理をする時の動き信号を伸長する回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal processing circuit for a video signal such as a TV or a VTR, and more particularly, to a motion signal for performing three-dimensional signal processing using a frame memory or the like. It relates to an expanding circuit.
従来、この種の映像信号処理回路は主にIDTV処理回路
において動き信号を伸長する回路に用いられていた。Conventionally, this type of video signal processing circuit has been mainly used as a circuit for expanding a motion signal in an IDTV processing circuit.
第５図は従来の映像処理回路である信号伸長回路のブ
ロック図である。入力信号41は、映像信号であるNTSC信
号を１フレーム遅延させ、この遅延する前と遅延した後
の両端の信号を減算することにより取り出された信号で
ある。これは１フレーム信号の差分であり、画面の１フ
レーム間の動きと信号と同じである。この入力信号であ
る動き信号はそのままでも動き信号として用いることが
できる。これによりYC分離やフィールド補間、すなわち
輝度信号と色信号を分離する回路や走査線を倍に変換す
るための補間信号を作る回路のフィールド内とフィール
ド間の演算の切り換えを行っていた。しかし、これでは
切り換えが動き信号が出たときと同一のタイミングのた
め、若干の動きのミスがそのまま画面では大きな妨害と
なってあらわれる。このためフィールドメモリ42により
時間軸方向に伸長された信号を作る。このフィールドメ
モリ42は262ライン分の遅延量を持ち、さらにラインメ
モリ43を追加することにより263ライン分の遅延量の出
力も取り出す。最大値検出回路44ではこれらの出力の最
大値を検出することにより、入力信号41を垂直方向およ
び時間軸方向（フィールド方向）へ伸長した伸長出力45
を取り出す。FIG. 5 is a block diagram of a signal decompression circuit which is a conventional video processing circuit. The input signal 41 is a signal extracted by delaying the NTSC signal, which is a video signal, by one frame, and subtracting the signals at both ends before and after the delay. This is a difference of one frame signal, which is the same as the motion and signal between one frame of the screen. The motion signal which is the input signal can be used as a motion signal as it is. Thus, the YC separation and the field interpolation, that is, the switching between the operation within the field and the operation between the fields of the circuit for separating the luminance signal and the chrominance signal and the circuit for generating the interpolation signal for converting the scanning line to double are performed. However, in this case, since the switching is performed at the same timing as when a motion signal is output, a slight motion error appears as a large disturbance on the screen as it is. Therefore, a signal expanded in the time axis direction by the field memory 42 is generated. The field memory 42 has a delay amount of 262 lines, and by adding a line memory 43, the output of the delay amount of 263 lines is also taken out. The maximum value detection circuit 44 detects the maximum value of these outputs, thereby expanding the input signal 41 in the vertical direction and the time axis direction (field direction).
Take out.
上述した従来の動き信号を伸長する回路では、動き信
号が不自然に伸長されるために、これを用いたYC分離や
フィールド補間回路ではフィールド内処理とフィールド
間処理の切り換えが目立つという欠点がある。In the conventional circuit for extending a motion signal described above, since the motion signal is unnaturally extended, there is a drawback that switching between intra-field processing and inter-field processing is conspicuous in a YC separation or field interpolation circuit using this. .
なぜなら、第５図の従来回路の出力は第３図（１）の
ように第１フィールドで前後のフィールドへ同じ入力信
号のレベルだけ伸長され、第２フィールドではまったく
動き信号が出なくなってしまう。これは切り換えのなめ
らかさという点では必ずしも好ましいことではない。This is because the output of the conventional circuit shown in FIG. 5 is extended by the same level of the input signal to the previous and subsequent fields in the first field as shown in FIG. 3 (1), and no motion signal is output in the second field. This is not always desirable in terms of smooth switching.
本発明の目的は、垂直方向および時間軸方向になめら
かなかたむきを持つ伸長信号を取り出すことができる映
像信号処理回路を提供することである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a video signal processing circuit capable of extracting an expanded signal having smooth stiffness in a vertical direction and a time axis direction.
本発明の映像信号処理回路は、入力信号を一方の加算
入力とする加算回路と、前記加算回路の出力を１フィー
ルド遅延するフィールドメモリと、前記フィールドメモ
リの出力をさらに１ライン遅延するラインメモリと、前
記ラインメモリの入出力端の信号間の平均値を出力する
加算係数回路と、前記加算係数回路の出力をコアリング
し、前記加算回路の他方の加算入力として出力するコア
リング回路と、前記入力信号と前記加算係数回路の出力
の最大値をとる最大値検出回路とを有することを特徴と
する。A video signal processing circuit according to the present invention comprises: an addition circuit having an input signal as one of the addition inputs; a field memory for delaying the output of the addition circuit by one field; and a line memory for further delaying the output of the field memory by one line. An addition coefficient circuit that outputs an average value between signals at the input and output terminals of the line memory, a coring circuit that cores an output of the addition coefficient circuit, and outputs the result as the other addition input of the addition circuit, It has a maximum value detection circuit that takes a maximum value of an input signal and an output of the addition coefficient circuit.
本発明は、１フィールド遅延したライン間の信号を入
力信号に帰還させる巡回型フィルタを構成し、入力信号
と１フィールド遅延したライン間の信号の最大値をとる
ことにより、伸長出力を垂直方向および時間軸方向（フ
ィールド方向）になめらかに伸長するものである。The present invention constitutes a recursive filter that feeds back a signal between lines delayed by one field to an input signal, and takes the maximum value of the signal between the input signal and the line delayed by one field, thereby extending the expanded output vertically and It extends smoothly in the time axis direction (field direction).
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例の映像信号処理回路の
ブロック図、第２図はコアリング回路26の特性図、第３
図（２）は伸長出力28を示す図である。FIG. 1 is a block diagram of a video signal processing circuit according to a first embodiment of the present invention, FIG. 2 is a characteristic diagram of a coring circuit 26, and FIG.
FIG. 2B is a diagram showing the expanded output 28.
入力信号21は加算回路22で加算される。フィールドメ
モリ23は262ライン分遅延するメモリであり、例えばカ
ラーサブキャリアである3,579545MHzの４倍のクロック
で量子化した場合には、１ラインが910サンプルとなる
ため、910×262サンプル分の遅延量となる。ただし、本
システムは巡回型フィルタを構成するため、１フィール
ドの遅延量は以後の加算回路25やコアリング回路26の遅
延分だけあらかじめ容量を少なくしておく必要がある。
１フィールド遅延された信号はラインメモリ24でさらに
１ライン遅延される。そしてこのラインメモリ24の入出
力端の信号を加算回路25で加算し、係数器291で1/2にす
ることにより、ライン間の平均値を取り出すことができ
る。この信号はTV信号を１フレームで考えたとき（１フ
ィールドは262.5本,1フレームは525本）入力信号に対す
る隣り合うライン間となる。係数器291よりのライン間
の平均値信号はコアリング回路26により小レベル信号を
カットする。これは巡回型フィルタの巡回ループを小レ
ベル信号で止めるものであり、いつまでも動き信号が出
力されないようにするためのものである。コアリング回
路26の入出力特性を第２図に示す。第２図（１）は小レ
ベル信号をカットするもの、第２図（２）は小レベル信
号を減算シフトするものであるが、いずれの特性の回路
を用いてもかまわない。コアリングされた出力は係数器
292でさらにゲインを1/2にしたのち、前記加算回路22の
他方の入力信号となる。これにより、入力信号21はフィ
ールドメモリ23、ラインメモリ24、コアリング回路26と
通り、加算回路22に戻ることにより巡回型フィルタを構
成する。The input signal 21 is added by the adding circuit 22. The field memory 23 is a memory that delays by 262 lines. For example, when quantization is performed with a clock four times the color subcarrier of 3,579545 MHz, one line has 910 samples. This is the amount of delay. However, since the present system constitutes a recursive filter, it is necessary to reduce the delay amount of one field in advance by the delay of the adder circuit 25 and the coring circuit 26 in advance.
The signal delayed by one field is further delayed by one line in the line memory 24. And a signal input and output terminal of the line memory 24 are added in the addition circuit 25, by the 1/2 coefficient multiplier 29 1, it is possible to take out the mean value between lines. This signal is between adjacent lines for an input signal when a TV signal is considered in one frame (262.5 lines in one field, 525 lines in one frame). Average value signal between lines than the coefficient multiplier 29 1 is cut small level signal coring circuit 26. This is to stop the recursive loop of the recursive filter with a small-level signal, and to prevent a motion signal from being output forever. FIG. 2 shows the input / output characteristics of the coring circuit 26. FIG. 2 (1) cuts the small-level signal and FIG. 2 (2) shifts the small-level signal by subtraction. A circuit having any characteristic may be used. The cored output is a coefficient multiplier
After further the gain to 1/2 29 2, and the other input signal of the summing circuit 22. Thus, the input signal 21 passes through the field memory 23, the line memory 24, and the coring circuit 26, and returns to the adding circuit 22, thereby forming a recursive filter.
これにより、目的とする伸長出力28は、この巡回型フ
ィルタ内のライン加算平均出力である係数器291の出力
と入力信号21との最大値を検出する最大値検出回路27に
より取り出すことができる。この動作の各フィールド毎
の出力を第３図（２）に示す。Thus, elongation output 28 of interest can be extracted by the maximum value detection circuit 27 for detecting the maximum value of the input and the output signal 21 of the coefficient multiplier 29 1 is a line data averaging output in the recursive filter . The output for each field of this operation is shown in FIG. 3 (2).
第４図は本発明の第２の実施例の映像信号処理回路の
回路図である。入力信号31は第１の実施例と同様の巡回
型フィルタ（加算回路32,フィールドメモリ33,コアリン
グ回路36等）により伸長されるが、このときライン方向
のフィルタ特性を向上させるために３本のラインメモリ
341〜343、係数器391〜394,加算器351〜353とを用いて
いる。これにより、第１の実施例より広がりを持った動
き信号出力（伸長出力）38を作ることができる利点があ
る。FIG. 4 is a circuit diagram of a video signal processing circuit according to a second embodiment of the present invention. The input signal 31 is expanded by a recursive filter (addition circuit 32, field memory 33, coring circuit 36, etc.) similar to that of the first embodiment. At this time, three filters are used to improve the filter characteristics in the line direction. Line memory
34 1-34 3, coefficient unit 39 1 to 39 4, and using the adder 35 1-35 3. As a result, there is an advantage that a motion signal output (expanded output) 38 having a wider range than in the first embodiment can be produced.
以上説明したように本発明は、伸長出力を取り出すの
に、そのままフィールド間，ライン間遅延した最大値を
とるのではなく、巡回型フィルタを構成し、巡回型フィ
ルタ内のライン間の平均信号と入力信号のいずれか大き
いほうの最大値をとることにより、垂直方向および時間
軸方向になめらかなかたむきを持つ伸長信号を取り出す
ことができ、これをIDTVの動き信号の伸長に用いたなら
ば、YC分離や、フィールド補間処理において、従来フィ
ールド内処理の動画とフィールド間処理の静止画との切
り換えが目立っていたものが、本発明を用いることによ
り、切り換えのエッジがほとど目立たなくなる画面を提
供できるという効果がある。As described above, according to the present invention, instead of taking the maximum value delayed between fields and between lines as it is to extract the expanded output, a cyclic filter is formed, and the average signal between the lines in the cyclic filter is obtained. By taking the maximum value of the larger of the input signals, it is possible to extract an expanded signal having a smooth flapping in the vertical direction and the time axis direction, and if this is used for expanding the IDTV motion signal, YC In the separation and field interpolation processing, the switching between the moving image of the intra-field processing and the still image of the inter-field processing has been conspicuous in the past, but the present invention provides a screen in which the switching edge is almost inconspicuous. There is an effect that can be.
第１図は本発明の第１の実施例の映像信号処理回路のブ
ロック図、第２図は第１図に用いたコアリング回路26の
特性図、第３図（２）は第１の実施例の伸長出力を示す
図、第３図（１）は従来回路の伸長出力を示す図、第４
図は本発明の第２の実施例のブロック図、第５図は従来
例のブロック図である。 21、31……入力信号、 22、25……加算回路、 23、33……フィールドメモリ、 24、341〜343……ラインメモリ、 25、351〜353……加算回路、 26、36……コアリング回路、 27、37……最大値検出回路、 28……伸長出力 291,292,391〜394……係数器。FIG. 1 is a block diagram of a video signal processing circuit according to a first embodiment of the present invention, FIG. 2 is a characteristic diagram of a coring circuit 26 used in FIG. 1, and FIG. 3 (2) is a first embodiment. FIG. 3 (1) is a diagram showing a decompressed output of a conventional circuit, and FIG.
FIG. 5 is a block diagram of a second embodiment of the present invention, and FIG. 5 is a block diagram of a conventional example. 21, 31 ... input signal, 22, 25 ... addition circuit, 23, 33 ... field memory, 24, 341-343 ... line memory, 25, 351-353 ... addition circuit, 26, 36 ... core ring circuit, 27, 37 ...... maximum value detecting circuit, 28 ...... elongation output 29 1, 29 2, 39 1 to 39 4 ...... coefficient units.
Claims (1)
と、前記加算回路の出力を１フィールド遅延するフィー
ルドメモリと、前記フィールドメモリの出力をさらに１
ライン遅延するラインメモリと、前記ラインメモリの入
出力端の信号間の平均値を出力する加算係数回路と、前
記加算係数回路の出力をコアリングし、前記加算回路の
他方の加算入力として出力するコアリング回路と、前記
入力信号と前記加算係数回路の出力の最大値をとる最大
値検出回路とを有する映像信号処理回路。1. An adder circuit having an input signal as one of the add inputs, a field memory for delaying the output of the adder circuit by one field, and an output of the field memory for one more time.
A line memory that delays the line, an addition coefficient circuit that outputs an average value between signals at the input and output terminals of the line memory, and an output of the addition coefficient circuit that is cored and output as the other addition input of the addition circuit A video signal processing circuit comprising: a coring circuit; and a maximum value detection circuit that takes a maximum value of the input signal and the output of the addition coefficient circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6140890A JP2576255B2 (en) | 1990-03-12 | 1990-03-12 | Video signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6140890A JP2576255B2 (en) | 1990-03-12 | 1990-03-12 | Video signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262274A JPH03262274A (en) | 1991-11-21 |
| JP2576255B2 true JP2576255B2 (en) | 1997-01-29 |
Family
ID=13170277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6140890A Expired - Fee Related JP2576255B2 (en) | 1990-03-12 | 1990-03-12 | Video signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576255B2 (en) |
-
1990
- 1990-03-12 JP JP6140890A patent/JP2576255B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03262274A (en) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0880288B1 (en) | A YC separation circuit | |
| JPH01305689A (en) | Picture signal processing circuit | |
| US4855815A (en) | Digital composite color video signal separating circuit with vertical correlation weighting function | |
| JP2576255B2 (en) | Video signal processing circuit | |
| JP2574515B2 (en) | YC separation circuit | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP2523532B2 (en) | Television signal processing circuit | |
| JPH0366230A (en) | Noise elimination circuit, and chroma inverter and noise detection circuit used therefor | |
| JP2740209B2 (en) | Y / C separation circuit | |
| US5231476A (en) | Luminance/chrominance separating apparatus | |
| JP2867929B2 (en) | Motion detection circuit | |
| JP2563402B2 (en) | Non-standard signal detection circuit | |
| JP2536275B2 (en) | Motion detection circuit | |
| JPS6399688A (en) | Video signal processing device | |
| KR930011979B1 (en) | Brightness and color signal discrimination circuit for tv | |
| JP2644510B2 (en) | Color video signal transmission device | |
| JP3007365B2 (en) | 3D Y / C separation filter | |
| JP2609657B2 (en) | Television receiver | |
| JPS63151282A (en) | Moving detecting circuit | |
| JP2558087B2 (en) | Moving part detection method | |
| JP2638948B2 (en) | Motion detection circuit | |
| JP2506336Y2 (en) | Y / C separation device | |
| JPH0787597B2 (en) | Motion detection circuit | |
| JPH0370293A (en) | Method and circuit for separating luminance signal chrominance signal | |
| JPH04134993A (en) | Video signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |