JP2572957B2 - Driving method of memory panel - Google Patents
Driving method of memory panelInfo
- Publication number
- JP2572957B2 JP2572957B2 JP7242635A JP24263595A JP2572957B2 JP 2572957 B2 JP2572957 B2 JP 2572957B2 JP 7242635 A JP7242635 A JP 7242635A JP 24263595 A JP24263595 A JP 24263595A JP 2572957 B2 JP2572957 B2 JP 2572957B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- image
- time
- display
- driving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は２値のメモリー付画
像表示パネルの中間調表示のための駆動方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method for halftone display of an image display panel with a binary memory.
【０００２】[0002]
【従来の技術】例えば２値のメモリー付放電表示パネル
の中間調表示のための駆動方法としては、図３に示すタ
イムチャートに基づき書込みアドレスをする放電表示パ
ネルが従来例としてある。2. Description of the Related Art For example, as a driving method for halftone display of a discharge display panel with a binary memory, a discharge display panel which performs a write address based on a time chart shown in FIG.
【０００３】この駆動方法は１フィールド画像Ｆを、画
像の階調を表すＭＳＢ（最上位ビット）からＬＳＢ（最
下位ビット）表示まで、この図では６つのサブフィール
ド画像ＳＦに分割し、各表示セルを一行同時に書込み、
一行同時に消去する方式で、各表示セルの中間調表示は
６ビットのディジタル式となっている。In this driving method, a one-field image F is divided into six sub-field images SF in this figure from MSB (most significant bit) representing the gradation of the image to LSB (least significant bit) display. Write cells one row at a time,
In a method of erasing one row at a time, halftone display of each display cell is a 6-bit digital type.
【０００４】さらにこの方式の書込みは各サブフィール
ドＳＦごとに最上行から順次（ビット配列の順）にアド
レス（書込み）されていき、ほゞ１サブフィールド期間
かゝって順次に全行に書込みが行なわれる。この駆動方
法では各行へのアドレス時間と維持パルスの周期とが一
致しているのが普通である。Further, in this type of writing, addresses (writing) are sequentially (in the order of bit arrangement) from the uppermost row for each subfield SF, and are sequentially written to all rows for approximately one subfield period. Is performed. In this driving method, it is usual that the address time for each row coincides with the period of the sustain pulse.
【０００５】かゝる従来例の４ビットの中間調表示の方
法を図４（ａ）に示す。ｉ行目のある画素の発光出力の
時間変化は図４（ｂ）のようになる。FIG. 4 (a) shows a conventional method of displaying a 4-bit halftone image. FIG. 4B shows the temporal change of the light emission output of a certain pixel in the i-th row.
【０００６】[0006]
【発明が解決しようとする課題】発光出力が図４（ｂ）
のようであると、観視者である人間の眼は近似的にその
出力をある時定数で積分した形で観視し、信号波形でい
えばある信号を低域通過フィルターを通過させたごとく
感じリップルを生じる。このリップルは小さいほど人間
の眼に対しフリッカーとしての感じは小さくなる。換言
すると、第１近似として発光出力の基本波成分が小さい
ほどフリッカーは小さくなる。FIG. 4 (b) shows the light emission output.
, The human eye, the observer, observes the output approximately in the form of integrating the output with a certain time constant. Produces a feeling ripple. The smaller this ripple is, the less the human eye feels as flicker. In other words, as a first approximation, the smaller the fundamental wave component of the light emission output, the smaller the flicker.
【０００７】現在のテレビジョンではフィールド周波数
は６０Ｈｚ（５０Ｈｚ）であって、通常は左程眼にフリ
ッカーを感じないが、高輝度ではフリッカーを感じ易く
なり画質劣化の１つの要因であった。特に高品位テレビ
ジョンでは目の周辺視を用いるため問題になることがあ
った。これを解決するために、フィールド周波数を２倍
にすればよいが、表示デバイスの走査速度の関係で容易
ではない。[0007] In the current television, the field frequency is 60 Hz (50 Hz), and flicker is not usually felt to the left as viewed from the left. In particular, in high-definition television, a problem may occur because peripheral vision of the eyes is used. In order to solve this, the field frequency may be doubled, but this is not easy due to the scanning speed of the display device.
【０００８】本発明の目的は、かゝる最大輝度における
フリッカーを減少させ、画像表示画質の向上した駆動方
法を提供せんとするものである。An object of the present invention is to provide a driving method in which flicker at such maximum luminance is reduced and image display quality is improved.
【０００９】[0009]
【課題を解決するための手段】この目的を達成するため
に、本発明メモリーパネルの駆動方法は、２値のメモリ
ーを具えたメモリーパネルの駆動方法において、２値符
号化された１フィールド画像Ｆを画像の階調を表す最上
位ビットから最下位ビットまでの複数のサブフィールド
画像ＳＦに分割して表示することで中間調表示を行うに
あたり、前記それぞれのサブフィールド画像ＳＦが書き
込まれる時間配置を、前記サブフィールド画像を構成す
る最上位ビットと２ビット目の各サブフィールド画像間
に他のビットのサブフィールド画像を挿入する時間配置
としたことを特徴とするものである。In order to achieve this object, a method for driving a memory panel according to the present invention is a method for driving a memory panel having a binary memory. Is divided into a plurality of sub-field images SF from the most significant bit to the least significant bit representing the gradation of the image, and the halftone display is performed. The time arrangement is such that a subfield image of another bit is inserted between the most significant bit constituting the subfield image and each subfield image of the second bit.
【００１０】このようにすることにより、観視者が感じ
る光信号のリップルを減少させてフリッカーを削減する
ことができる。By doing so, it is possible to reduce the ripple of the optical signal felt by the viewer and reduce flicker.
【００１１】[0011]
【発明の実施の形態】以下添付図面を参照し、実施の形
態により本発明を説明する。図１に本発明の一つの実施
形態を示す。同図（ａ）は本発明駆動方法が適用された
４ビットの中間調表示の場合の表示パネルの駆動の時刻
態様で、図で実線、破線はそれぞれ書込みＷＴ、消去Ｅ
Ｔのタイミングを示しており、同図（ｂ）にはこの表示
パネルｉ行のセルの最大出力発光時の波形を示してい
る。たゞし発光セルとして例えば螢光体を用いている場
合はその残光があるのでこの波形で励起された出力とな
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings with reference to the accompanying drawings. FIG. 1 shows one embodiment of the present invention. FIG. 6A shows the time mode of driving the display panel in the case of 4-bit halftone display to which the driving method of the present invention is applied. In the drawing, solid lines and broken lines indicate write WT and erase E, respectively.
The timing of T is shown, and FIG. 6B shows the waveform at the time of the maximum output light emission of the cell in the i-th row of the display panel. However, for example, when a phosphor is used as the light emitting cell, the output is excited by this waveform because of the afterglow.
【００１２】図４と異なる点は、ＭＳＢ（最上位ビッ
ト）のサブフィールド画像（Ｉ）と２ビット目のサブフ
ィールド画像（ＩＩ）とを隣接ではなく隔離したことで
ある。３ビット目のサブフィールド画像（ＩＩＩ）は２
ビット目のサブフィールド画像（ＩＩ）の次にくるよう
にして最大出力発光時の波形を図１（ｂ）のようにし
た。このようにすると期間ＴF を周期とする発光出力成
分は、図４の場合に比べて小さくなることは明らかであ
りフリッカーは減少する。実際に、基本波成分は、従来
方式にくらべて４３％となる。このようにサブフィール
ド画像を配置することは全く容易であり、回路上の問題
はない。The difference from FIG. 4 is that the subfield image (I) of the MSB (most significant bit) and the subfield image (II) of the second bit are isolated, not adjacent. The third bit subfield image (III) is 2
The waveform at the time of maximum output light emission is arranged as shown in FIG. 1B so as to come after the sub-field image (II) of the bit. By doing so, it is clear that the light emission output component having the period T F as a cycle is smaller than that in the case of FIG. 4, and flicker is reduced. Actually, the fundamental wave component is 43% as compared with the conventional system. It is quite easy to arrange the subfield images in this way, and there is no problem on the circuit.
【００１３】図２（ａ），（ｂ）に他の実施形態を示
す。これは８ビットの中間調表示の場合で、ＭＳＢのサ
ブフィールド画像（Ｉ）と２，３，４ビット目のサブフ
ィールド画像（ＩＩ，ＩＩＩ，ＩＶ）を離して配置して
おり同様の効果をあげることができる。FIGS. 2A and 2B show another embodiment. This is the case of an 8-bit halftone display, and the MSB subfield image (I) and the subfield images (II, III, IV) of the second, third, and fourth bits are arranged separately, and the same effect is obtained. I can give it.
【００１４】本発明駆動方法の適用できるメモリーパネ
ルは、２値のメモリーを具えた表示装置であればよい。
特に放電型メモリーパネル、ＡＣ型、ＤＣ抵抗付パネ
ル、パルスメモリー動作ができるパネル等がよい。その
他液晶、ＥＬ、発光ダイオードなどでメモリーを持つも
のや、２値メモリーを持たせたものでもよい。このよう
にすると、一方で物体移動表示に際して多少ジャダー
（動きが不自然で滑らかでないこと）が起る。これにつ
いては従来知られているテレビジョン方式の変換に際し
て、フィールドを内挿してジャダーを減らす技術を利用
できる。たとえば信学技報ＩＩ８５−１１０（１９８
６．１．２４）「ハイビジョン（高品位テレビジョン）
−ＰＡＬ 方式変換装置」に示されるような手段により
信号を処理して表示すればよい。すなわち、上位ビット
のサブフィールドの位置によってその信号をその時刻に
適合した信号にしておけばよい。一般にサブフィールド
表示方式への方式変換は通常表示装置側で行なわれる
が、信号伝送側たとえば放送局側で行なってもよい。The memory panel to which the driving method of the present invention can be applied may be any display device having a binary memory.
In particular, a discharge type memory panel, an AC type, a panel with a DC resistor, a panel capable of a pulse memory operation, and the like are preferable. In addition, a device having a memory such as a liquid crystal, an EL, a light emitting diode, or a device having a binary memory may be used. In this case, on the other hand, some judder (the movement is unnatural and not smooth) occurs when the object is moved and displayed. For this, a technique of reducing the judder by interpolating the field can be used at the time of conversion of the television system which is conventionally known. For example, IEICE Technical Report II 85-110 (198)
6.1.24) "High Definition (High Definition Television)
The signal may be processed and displayed by means such as that shown in "-PAL System Converter". That is, the signal may be made a signal suitable for the time according to the position of the subfield of the upper bit. Generally, the system conversion to the subfield display system is usually performed on the display device side, but may be performed on the signal transmission side, for example, on the broadcast station side.
【００１５】[0015]
【発明の効果】前述のごとく２値のメモリーを具えた画
像表示パネルに本発明駆動方法を適用することにより、
中間調を表示するため複数のサブフィールド画像を１フ
ィールド期間内に配置して駆動する場合、そのサブフィ
ールド画像の時間配置をビット配列の順に従わない時間
配置とすることにより、フィールド内の発光出力を時間
的に従来例に比しより均一にでき、リップルを減少させ
得ることは明らかであり、従って、フリッカーを削減さ
せることができる。また、必要な電流も同様に分散され
てピーク電流が減る利点もある。As described above, by applying the driving method of the present invention to an image display panel having a binary memory,
In the case where a plurality of subfield images are arranged and driven within one field period to display a halftone, the time arrangement of the subfield images is made to be a time arrangement that does not follow the order of the bit arrangement, so that the light emission output in the field is achieved. It is clear that the time can be made more uniform in time as compared with the conventional example, and the ripple can be reduced, and therefore, flicker can be reduced. Further, there is also an advantage that the required current is similarly dispersed and the peak current is reduced.
【図１】本発明の一つの実施形態の表示パネル駆動の時
刻態様と最大出力発光時の波形とを示す。FIG. 1 shows a time pattern of driving a display panel and a waveform at the time of maximum output light emission according to an embodiment of the present invention.
【図２】本発明の他の実施形態を示す。FIG. 2 shows another embodiment of the present invention.
【図３】６ビット中間調表示の従来の駆動方法の時刻態
様を示す。FIG. 3 shows a time aspect of a conventional driving method of 6-bit halftone display.
【図４】４ビット中間調表示の従来の駆動方法の時刻態
様と最大出力発光時の波形とを示す。FIG. 4 shows a time pattern and a waveform at the time of maximum output light emission of a conventional driving method of 4-bit halftone display.
【符号の説明】 Ｆ フィールド期間 ＳＦ サブフィールド期間 ＭＳＢ 最上位ビット ＬＳＢ 最下位ビット ＷＴ 書込みタイミング ＥＴ 消去タイミング[Description of Signs] F field period SF subfield period MSB Most significant bit LSB Least significant bit WT Write timing ET Erase timing
Claims (1)
の駆動方法において、２値符号化された１フィールド画
像Ｆを画像の階調を表す最上位ビットから最下位ビット
までの複数のサブフィールド画像ＳＦに分割して表示す
ることで中間調表示を行うにあたり、前記それぞれのサ
ブフィールド画像ＳＦが書き込まれる時間配置を、前記
サブフィールド画像を構成する最上位ビットと２ビット
目の各サブフィールド画像間に他のビットのサブフィー
ルド画像を挿入する時間配置としたことを特徴とするメ
モリーパネルの駆動方法。1. A method of driving a memory panel having a binary memory, comprising the steps of: converting a binary-coded one-field image F into a plurality of sub-field images from the most significant bit to the least significant bit representing the gradation of the image; In performing the halftone display by dividing the display into SFs, the time arrangement in which the respective sub-field images SF are written is determined by setting the time arrangement between the most significant bit and the second sub-bit image constituting the sub-field image. A time arrangement for inserting a sub-field image of another bit into the memory panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242635A JP2572957B2 (en) | 1995-09-21 | 1995-09-21 | Driving method of memory panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242635A JP2572957B2 (en) | 1995-09-21 | 1995-09-21 | Driving method of memory panel |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61285975A Division JPH0834572B2 (en) | 1986-12-02 | 1986-12-02 | Memory-panel driving method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0856321A JPH0856321A (en) | 1996-02-27 |
| JP2572957B2 true JP2572957B2 (en) | 1997-01-16 |
Family
ID=17091991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7242635A Expired - Lifetime JP2572957B2 (en) | 1995-09-21 | 1995-09-21 | Driving method of memory panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572957B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1783194B (en) * | 2004-12-03 | 2010-06-23 | 株式会社半导体能源研究所 | Driving method of display |
| CN1797526B (en) * | 2004-12-28 | 2011-06-29 | 株式会社半导体能源研究所 | Driving method of display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002341824A (en) * | 2001-05-14 | 2002-11-29 | Pioneer Electronic Corp | Driving method of light emitting panel |
| JP6540720B2 (en) * | 2017-01-19 | 2019-07-10 | 日亜化学工業株式会社 | Display device |
-
1995
- 1995-09-21 JP JP7242635A patent/JP2572957B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1783194B (en) * | 2004-12-03 | 2010-06-23 | 株式会社半导体能源研究所 | Driving method of display |
| CN1797526B (en) * | 2004-12-28 | 2011-06-29 | 株式会社半导体能源研究所 | Driving method of display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0856321A (en) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6608610B2 (en) | Plasma display device drive identifies signal format of the input video signal to select previously determined control information to drive the display | |
| KR100673590B1 (en) | Method and apparatus for processing video pictures, in particular for large area flicker effect reduction | |
| JP3354741B2 (en) | Halftone display method and halftone display device | |
| KR100965202B1 (en) | Method and apparatus for processing video pictures | |
| KR100467447B1 (en) | A method for displaying pictures on plasma display panel and an apparatus thereof | |
| US6236380B1 (en) | Method for displaying gradation with plasma display panel | |
| JP3045284B2 (en) | Moving image display method and device | |
| JP5675030B2 (en) | Method for processing video image displayed on display device | |
| JP2000002841A (en) | Reduction of dynamic pixel distortion in digital display device using pulse number equalization | |
| JP2004514954A (en) | Display device control method and control device | |
| JPH1098662A (en) | Driving device for self-light emitting display unit | |
| US20020140636A1 (en) | Matrix display device and method | |
| JPH07261696A (en) | Gradation display method | |
| US7522130B2 (en) | Plasma display panel (PDP)—improvement of dithering noise while displaying less video levels than required | |
| JP2572957B2 (en) | Driving method of memory panel | |
| JP2720943B2 (en) | Gray scale driving method for flat display device | |
| JP3390239B2 (en) | Driving method of plasma display panel | |
| KR100416143B1 (en) | Gray Scale Display Method for Plasma Display Panel and Apparatus thereof | |
| JPH07264515A (en) | Method for displaying gradation | |
| JPH10161589A (en) | Driving method of flat display device | |
| JPH0834572B2 (en) | Memory-panel driving method | |
| JP2001034226A (en) | Gradation display processing device of plasma display panel and its processing method | |
| US6919876B1 (en) | Driving method and driving device for a display device | |
| JPH077246B2 (en) | Binary display panel image display device | |
| JPH11212516A (en) | Method for driving display device |