JP2572754B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2572754B2 JP2572754B2 JP61235042A JP23504286A JP2572754B2 JP 2572754 B2 JP2572754 B2 JP 2572754B2 JP 61235042 A JP61235042 A JP 61235042A JP 23504286 A JP23504286 A JP 23504286A JP 2572754 B2 JP2572754 B2 JP 2572754B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- transistor
- power supply
- collector
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は定電圧回路に関し、半導体集積回路、特に
リニア回路の定電圧源の改良に関するものである。
リニア回路の定電圧源の改良に関するものである。
第２図は従来の定電圧回路の一例である。図におい
て、ＱP1,QP2,QP3,QP4はPNPトランジスタ、Ｑ1,Q2,Q3,Q
4,Q5はNPNトランジスタ、Ｄ3,D4はダイオード、Ｒ11、
Ｒ12、Ｒ13は抵抗、Ｖ4、ＶBは電源、Ｔ0は出力端子で
ある。なおトランジスタＱP1,QP2,QP3,QP4により（トラ
ンジスタＱP1に流れる電流Ｉ10）：（トランジスタ
ＱP2,QP4に流れる電流Ｉ11）が1:Aとなる第１導電型の
カレントミラー回路10が構成されており、トランジスタ
Ｑ3およびＱ4により（トランジスタＱ3に流れる電流Ｉ
30）：（トランジスタＱ4に流れる電流Ｉ11）がB:1にな
るような第２導電型のカレントミラー回路20が構成され
ている。
て、ＱP1,QP2,QP3,QP4はPNPトランジスタ、Ｑ1,Q2,Q3,Q
4,Q5はNPNトランジスタ、Ｄ3,D4はダイオード、Ｒ11、
Ｒ12、Ｒ13は抵抗、Ｖ4、ＶBは電源、Ｔ0は出力端子で
ある。なおトランジスタＱP1,QP2,QP3,QP4により（トラ
ンジスタＱP1に流れる電流Ｉ10）：（トランジスタ
ＱP2,QP4に流れる電流Ｉ11）が1:Aとなる第１導電型の
カレントミラー回路10が構成されており、トランジスタ
Ｑ3およびＱ4により（トランジスタＱ3に流れる電流Ｉ
30）：（トランジスタＱ4に流れる電流Ｉ11）がB:1にな
るような第２導電型のカレントミラー回路20が構成され
ている。
またトランジスタＱ1,Q2、ダイオードＤ3,D4、抵抗Ｒ
11により２つのトランジスタＱ1,Q2及びダイオードＤ3,
D4のΔＶBEの差に応じた差電圧を発生する差電圧発生部
30が構成されている。またトランジスタＱ5，抵抗Ｒ13
により起動部40が構成されている。
11により２つのトランジスタＱ1,Q2及びダイオードＤ3,
D4のΔＶBEの差に応じた差電圧を発生する差電圧発生部
30が構成されている。またトランジスタＱ5，抵抗Ｒ13
により起動部40が構成されている。
次に動作について説明する。
トランジスタＱ1，ダイオードＤ3に流れる電流をＩ10
とすると、 カレントミラー回路20のトランジスタＱ3に流れる電
流Ｉ30は Ｉ30＝Ａ・Ｂ・Ｉ10 …（１） で与えられる。
とすると、 カレントミラー回路20のトランジスタＱ3に流れる電
流Ｉ30は Ｉ30＝Ａ・Ｂ・Ｉ10 …（１） で与えられる。
またトランジスタＱ2，ダイオードＤ4に流れる電流を
Ｉ20とすると Ｉ20＝Ｉ30−Ｉ10＝Ｉ10・（Ａ・Ｂ−１） …（２） で与えられる。
Ｉ20とすると Ｉ20＝Ｉ30−Ｉ10＝Ｉ10・（Ａ・Ｂ−１） …（２） で与えられる。
また抵抗Ｒ11の端子間電圧ΔＶBEは （但しｋはボルツマン定数,Tは絶対温度,qは電気素量で
ある。） 抵抗Ｒ12に流れる電流Ｉ11は でも与えられるので、 本従来回路は 出力電圧Ｖ0として のものを外部に出力することができる。
ある。） 抵抗Ｒ12に流れる電流Ｉ11は でも与えられるので、 本従来回路は 出力電圧Ｖ0として のものを外部に出力することができる。
しかるにこの従来回路では、外部電源ＶBが変動する
と、トランジスタＱP2,Q3等のコレクタ・エミッタ間電
圧が変動する。このためトランジスタＱP1,Q3等のアー
リ効果の影響で電流Ｉ11,I30等が変動し、出力電圧Ｖ0
も変動してしまうという欠点があった。
と、トランジスタＱP2,Q3等のコレクタ・エミッタ間電
圧が変動する。このためトランジスタＱP1,Q3等のアー
リ効果の影響で電流Ｉ11,I30等が変動し、出力電圧Ｖ0
も変動してしまうという欠点があった。
この発明は、上記のような従来のものの欠点を除去す
るためになされたもので、電源変動に対して安定，且つ
外部電源電圧に近い高い出力電圧を得ることのできる定
電圧回路を得ることを目的としている。
るためになされたもので、電源変動に対して安定，且つ
外部電源電圧に近い高い出力電圧を得ることのできる定
電圧回路を得ることを目的としている。
この発明に係る定電圧回路は、それぞれに流れる電流
の比が1:Aとなるように選ばれた第１導電型の第1,第２
のトランジスタを有する第１導電型のカレントミラー回
路と、第２導電型の第1,第２のトランジスタ、アノード
が該第２導電型の第1,第２のトランジスタのエミッタに
接続された第1,第２のダイオード、該第1,第２のダイオ
ードのカソードの間に接続された第１の抵抗を含み、当
該第２導電型の第1,第２のトランジスタのΔＶBEの差に
応じた差電圧を発生する差電圧発生部と、それぞれに流
れる電流の比がB:1となるように選ばれた第２導電型の
第3,第４のトランジスタからなる第２導電型のカレント
ミラー回路と、コレクタが第１の電源線に接続されベー
スが上記第１導電型の第１および第２のトランジスタの
共通ベースに接続された第２導電型の第５のトランジス
タ、該第２導電型の第５のトランジスタのエミッタと第
２の電源との間に接続された第２の抵抗からなる、本定
電圧回路を起動するための起動部と、第１導電型の第3,
第４のトランジスタを有し、外部電源から流入する電流
に応じた電流を上記第１の電源線に出力する第３のカレ
ントミラー回路と、上記第１の電源線と上記第２の電源
との間に相互に直列接続された第3,第４の抵抗および上
記第１の電源線と上記第２の電源との間に接続されベー
スが上記第3,第４の抵抗の共通接続点に接続された第２
導電型の第６のトランジスタからなり、上記第１の電源
線に上記外部電源の変動を除去した定電圧を出力する補
助定電圧回路とを備え、上記第１導電型の第1,第２のト
ランジスタのエミッタはともに上記第１の電源線に接続
され、上記第１導電型の第3,第４のトランジスタのエミ
ッタはともに上記外部電源に接続され、上記第１導電型
の第４のトランジスタのコレクタは上記第１の電源線に
接続され、上記第２のダイオードのカソードは上記第２
導電型の第３のトランジスタのコレクタに接続され、上
記第２導電型の第４のトランジスタのコレクタは上記第
１導電型の第２のトランジスタのコレクタに接続され、
上記第２導電型の第１のトランジスタのコレクタは上記
第１導電型の第１のトランジスタのコレクタに接続さ
れ、上記第２導電型の第２のトランジスタのコレクタは
上記第１の電源線に接続されてなるように構成したもの
である。
の比が1:Aとなるように選ばれた第１導電型の第1,第２
のトランジスタを有する第１導電型のカレントミラー回
路と、第２導電型の第1,第２のトランジスタ、アノード
が該第２導電型の第1,第２のトランジスタのエミッタに
接続された第1,第２のダイオード、該第1,第２のダイオ
ードのカソードの間に接続された第１の抵抗を含み、当
該第２導電型の第1,第２のトランジスタのΔＶBEの差に
応じた差電圧を発生する差電圧発生部と、それぞれに流
れる電流の比がB:1となるように選ばれた第２導電型の
第3,第４のトランジスタからなる第２導電型のカレント
ミラー回路と、コレクタが第１の電源線に接続されベー
スが上記第１導電型の第１および第２のトランジスタの
共通ベースに接続された第２導電型の第５のトランジス
タ、該第２導電型の第５のトランジスタのエミッタと第
２の電源との間に接続された第２の抵抗からなる、本定
電圧回路を起動するための起動部と、第１導電型の第3,
第４のトランジスタを有し、外部電源から流入する電流
に応じた電流を上記第１の電源線に出力する第３のカレ
ントミラー回路と、上記第１の電源線と上記第２の電源
との間に相互に直列接続された第3,第４の抵抗および上
記第１の電源線と上記第２の電源との間に接続されベー
スが上記第3,第４の抵抗の共通接続点に接続された第２
導電型の第６のトランジスタからなり、上記第１の電源
線に上記外部電源の変動を除去した定電圧を出力する補
助定電圧回路とを備え、上記第１導電型の第1,第２のト
ランジスタのエミッタはともに上記第１の電源線に接続
され、上記第１導電型の第3,第４のトランジスタのエミ
ッタはともに上記外部電源に接続され、上記第１導電型
の第４のトランジスタのコレクタは上記第１の電源線に
接続され、上記第２のダイオードのカソードは上記第２
導電型の第３のトランジスタのコレクタに接続され、上
記第２導電型の第４のトランジスタのコレクタは上記第
１導電型の第２のトランジスタのコレクタに接続され、
上記第２導電型の第１のトランジスタのコレクタは上記
第１導電型の第１のトランジスタのコレクタに接続さ
れ、上記第２導電型の第２のトランジスタのコレクタは
上記第１の電源線に接続されてなるように構成したもの
である。
この発明においては、外部電源から流入する電流に応
じた電流を第１の電源線に出力する第３のカレントミラ
ー回路と、第１の電源線に上記外部電源の変動を除去し
た定電圧を出力する補助定電圧回路とを本来の定電圧回
路に対して付加するようにしており、この補助定電圧回
路により本来の定電圧回路が駆動されるから、電源電圧
変動に対し安定な出力が得られ、且つ外部電源電圧に近
い高い出力電圧が得られる。
じた電流を第１の電源線に出力する第３のカレントミラ
ー回路と、第１の電源線に上記外部電源の変動を除去し
た定電圧を出力する補助定電圧回路とを本来の定電圧回
路に対して付加するようにしており、この補助定電圧回
路により本来の定電圧回路が駆動されるから、電源電圧
変動に対し安定な出力が得られ、且つ外部電源電圧に近
い高い出力電圧が得られる。
以下、この発明の一実施例を図について説明する。第
１図は本発明の一実施例による定電圧回路を示し、図に
おいて、第２図と同一符号は同一のものを示す。10は第
１導電型のカレントミラー回路であり、それぞれに流れ
る電流の比が1:Aとなるように選ばれた第１導電型の第
1,第２のトランジスタＱP1,QP2を有するものである。30
は差電圧発生部であり、第２導電型の第1,第２のトラン
ジスタＱ1,Q2、アノードが該第２導電型の第1,第２のト
ランジスタＱ1,Q2のエミッタに接続された第1,第２のダ
イオードＤ3,D4、該第1,第２のダイオードＤ3,D4のカソ
ードの間に接続された第１の抵抗Ｒ11を含み、当該第２
導電型の第1,第２のトランジスタＱ1,Q2のΔＶBEの差に
応じた差電圧を発生するものである。20は第２導電型の
カレントミラー回路であり、それぞれに流れる電流の比
がB:1となるように選ばれた第２導電型の第3,第４のト
ランジスタＱ3,Q4からなるものである。40は本定電圧回
路を起動するための起動部であり、コレクタが第１の電
源線に接続されベースが上記第１導電型の第１および第
２のトランジスタＱ1およびＱ2の共通ベースに接続され
た第２導電型の第５のトランジスタＱ5、該第２導電型
の第５のトランジスタＱ5のエミッタと第２の電源（グ
ランド）との間に接続された第２の抵抗Ｒ13からなるも
のである。100は定電圧回路本体であり、上記第１導電
型のカレントミラー回路10,第２導電型のカレントミラ
ー回路20,差電圧発生部30および起動部40からなるもの
である。
１図は本発明の一実施例による定電圧回路を示し、図に
おいて、第２図と同一符号は同一のものを示す。10は第
１導電型のカレントミラー回路であり、それぞれに流れ
る電流の比が1:Aとなるように選ばれた第１導電型の第
1,第２のトランジスタＱP1,QP2を有するものである。30
は差電圧発生部であり、第２導電型の第1,第２のトラン
ジスタＱ1,Q2、アノードが該第２導電型の第1,第２のト
ランジスタＱ1,Q2のエミッタに接続された第1,第２のダ
イオードＤ3,D4、該第1,第２のダイオードＤ3,D4のカソ
ードの間に接続された第１の抵抗Ｒ11を含み、当該第２
導電型の第1,第２のトランジスタＱ1,Q2のΔＶBEの差に
応じた差電圧を発生するものである。20は第２導電型の
カレントミラー回路であり、それぞれに流れる電流の比
がB:1となるように選ばれた第２導電型の第3,第４のト
ランジスタＱ3,Q4からなるものである。40は本定電圧回
路を起動するための起動部であり、コレクタが第１の電
源線に接続されベースが上記第１導電型の第１および第
２のトランジスタＱ1およびＱ2の共通ベースに接続され
た第２導電型の第５のトランジスタＱ5、該第２導電型
の第５のトランジスタＱ5のエミッタと第２の電源（グ
ランド）との間に接続された第２の抵抗Ｒ13からなるも
のである。100は定電圧回路本体であり、上記第１導電
型のカレントミラー回路10,第２導電型のカレントミラ
ー回路20,差電圧発生部30および起動部40からなるもの
である。
また、50はPNPカレントミラー回路（第３のカレント
ミラー回路）であり、これは第１導電型の第3,第４のト
ランジスタＱP5,QP6を有し、外部電源ＶBから流入する
電流に応じた電流を上記第１の電源線に出力する。60は
補助定電圧回路であり、上記第１の電源線と上記第２の
電源（グランド）との間に相互に直列接続された第3,第
４の抵抗Ｒ15,R16および上記第１の電源線と上記第２の
電源（グランド）との間に接続されベースが上記第3,第
４の抵抗Ｒ15,R16の共通接続点に接続された第２導電型
の第６のトランジスタＱ6からなり、上記第１の電源線
に上記外部電源の変動を除去した定電圧を出力するもの
である。200は補助定電圧源であり、上記のPNPカレント
ミラー回路（第３のカレントミラー回路）50および補助
定電圧回路60から構成されている。
ミラー回路）であり、これは第１導電型の第3,第４のト
ランジスタＱP5,QP6を有し、外部電源ＶBから流入する
電流に応じた電流を上記第１の電源線に出力する。60は
補助定電圧回路であり、上記第１の電源線と上記第２の
電源（グランド）との間に相互に直列接続された第3,第
４の抵抗Ｒ15,R16および上記第１の電源線と上記第２の
電源（グランド）との間に接続されベースが上記第3,第
４の抵抗Ｒ15,R16の共通接続点に接続された第２導電型
の第６のトランジスタＱ6からなり、上記第１の電源線
に上記外部電源の変動を除去した定電圧を出力するもの
である。200は補助定電圧源であり、上記のPNPカレント
ミラー回路（第３のカレントミラー回路）50および補助
定電圧回路60から構成されている。
そして、上記第１導電型の第1,第２のトランジスタＱ
P1,QP2のエミッタはともに上記第１の電源線に接続さ
れ、上記第１導電型の第3,第４のトランジスタＱP5,QP6
のエミッタはともに上記外部電源ＶBに接続され、上記
第１導電型の第４のトランジスタＱP6のコレクタは上記
第１の電源線に接続され、上記第２のダイオードＤ4の
カソードは上記第２導電型の第３のトランジスタＱ3の
コレクタに接続され、上記第２導電型の第４のトランジ
スタＱ4のコレクタは上記第１導電型の第２のトランジ
スタＱP2のコレクタに接続され、上記第２導電型の第１
のトランジスタＱ1のコレクタは上記第１導電型の第１
のトランジスタＱP1のコレクタに接続され、上記第２導
電型の第２のトランジスタＱ2のコレクタは上記第１の
電源線に接続されている。
P1,QP2のエミッタはともに上記第１の電源線に接続さ
れ、上記第１導電型の第3,第４のトランジスタＱP5,QP6
のエミッタはともに上記外部電源ＶBに接続され、上記
第１導電型の第４のトランジスタＱP6のコレクタは上記
第１の電源線に接続され、上記第２のダイオードＤ4の
カソードは上記第２導電型の第３のトランジスタＱ3の
コレクタに接続され、上記第２導電型の第４のトランジ
スタＱ4のコレクタは上記第１導電型の第２のトランジ
スタＱP2のコレクタに接続され、上記第２導電型の第１
のトランジスタＱ1のコレクタは上記第１導電型の第１
のトランジスタＱP1のコレクタに接続され、上記第２導
電型の第２のトランジスタＱ2のコレクタは上記第１の
電源線に接続されている。
また、上記第１導電型のカレントミラー回路10はエミ
ッタが上記第１の電源線に接続されベースが上記第１導
電型の第1,第２のトランジスタＱP1,QP2の共通ベースに
接続された第１導電型の第５のトランジスタＱP3をさら
に有し、該第１導電型の第５のトランジスタＱP4のコレ
クタと上記第２の電源（グランド）との間には第５の抵
抗Ｒ12が接続されており、上記第１導電型の第５のトラ
ンジスタＱP4のコレクタと上記第５の抵抗Ｒ12との共通
接続点からは出力端子Ｔ0が取り出されている。
ッタが上記第１の電源線に接続されベースが上記第１導
電型の第1,第２のトランジスタＱP1,QP2の共通ベースに
接続された第１導電型の第５のトランジスタＱP3をさら
に有し、該第１導電型の第５のトランジスタＱP4のコレ
クタと上記第２の電源（グランド）との間には第５の抵
抗Ｒ12が接続されており、上記第１導電型の第５のトラ
ンジスタＱP4のコレクタと上記第５の抵抗Ｒ12との共通
接続点からは出力端子Ｔ0が取り出されている。
さらに、上記第１導電型のカレントミラー回路10はエ
ミッタが上記導電型の第1,第２のトランジスタＱP1,QP2
の共通ベースに接続されベースが該第１導電型の第１の
トランジスタＱP1と第２導電型の第１のトランジスタＱ
1の共通コレクタに接続されコレクタが上記第２の電源
（グランド）に接続された第１導電型の第６のトランジ
スタＱP3をさらに有している。
ミッタが上記導電型の第1,第２のトランジスタＱP1,QP2
の共通ベースに接続されベースが該第１導電型の第１の
トランジスタＱP1と第２導電型の第１のトランジスタＱ
1の共通コレクタに接続されコレクタが上記第２の電源
（グランド）に接続された第１導電型の第６のトランジ
スタＱP3をさらに有している。
そしてさらに、上記PNPカレントミラー回路（第３の
カレントミラー回路）50はエミッタが上記第１導電型の
第3,第４のトランジスタＱP5,QP6の共通ベースに接続さ
れコレクタが上記第２の電源（グランド）に接続された
第１導電型の第７のトランジスタＱP7をさらに有し、該
第１導電型の第７のトランジスタＱP7のベースは第６の
抵抗Ｒ14を介して上記第２の電源（グランド）に接続さ
れている。
カレントミラー回路）50はエミッタが上記第１導電型の
第3,第４のトランジスタＱP5,QP6の共通ベースに接続さ
れコレクタが上記第２の電源（グランド）に接続された
第１導電型の第７のトランジスタＱP7をさらに有し、該
第１導電型の第７のトランジスタＱP7のベースは第６の
抵抗Ｒ14を介して上記第２の電源（グランド）に接続さ
れている。
次に動作について説明する。
本実施例の出力電圧Ｖ0は となり、従来の回路と基本動作は同じであり同様の出力
が得られる。
が得られる。
本実施例は外部電源ＶBの変動に伴うトランジスタＱ
P2,Q3等のアーリ効果を除去するためPNPトランジスタＱ
P5〜ＱP7等による簡潔な補助電源を設けたものであり、
第１図中で、 Ｉ30＝（ＶB−ＶBEP5−ＶBEP7）/R14 …（６） （但し、ＶBEP5,VBEP7はトランジスタＱP5,QP7のベース
・エミッタ順方向電圧である。） 半導体集積回路において、トランジスタＱP5,QP6の形状
を揃えると Ｉ30≒Ｉ31 …（７） で与えられるから、補助の定電圧源において、Ｉ31は Ｉ31＝Ｉ40＋Ｉ50 …（８） で与えられる。但しトランジスタＱ6のベース電流はＩ
40に比べて無視できる程度に設定する必要がある。
P2,Q3等のアーリ効果を除去するためPNPトランジスタＱ
P5〜ＱP7等による簡潔な補助電源を設けたものであり、
第１図中で、 Ｉ30＝（ＶB−ＶBEP5−ＶBEP7）/R14 …（６） （但し、ＶBEP5,VBEP7はトランジスタＱP5,QP7のベース
・エミッタ順方向電圧である。） 半導体集積回路において、トランジスタＱP5,QP6の形状
を揃えると Ｉ30≒Ｉ31 …（７） で与えられるから、補助の定電圧源において、Ｉ31は Ｉ31＝Ｉ40＋Ｉ50 …（８） で与えられる。但しトランジスタＱ6のベース電流はＩ
40に比べて無視できる程度に設定する必要がある。
従って、サブの定電圧源の定電圧出力ＶB6は ＶB6＝（Ｒ16＋Ｒ15）・ＶBE6/R16 …（９） となる。但しＶBE6はコレクタ電流がＩ50の時のトラン
ジスタＱ6のベース・エミッタ間順方向電圧である。
ジスタＱ6のベース・エミッタ間順方向電圧である。
ところで、外部電源ＶBが最も低くなった時をＶBmin
とすると、 ＶCE-P6＞ＶBmin−ＶB6 …（10） （但しＶCE-P6はトランジスタＱP6が飽和しない時の最
小のコレクタエミッタ間電圧で、通常0.5V程度であ
る。） が成立するように回路定数を設定することにより電源Ｖ
Bの変動に対して安定で且つ電源ＶB6の出力電圧が高
い、使用効率の良い電源を得ることができ、産業用、民
生用の各種半導体集積回路の定電圧源に応用できる。
とすると、 ＶCE-P6＞ＶBmin−ＶB6 …（10） （但しＶCE-P6はトランジスタＱP6が飽和しない時の最
小のコレクタエミッタ間電圧で、通常0.5V程度であ
る。） が成立するように回路定数を設定することにより電源Ｖ
Bの変動に対して安定で且つ電源ＶB6の出力電圧が高
い、使用効率の良い電源を得ることができ、産業用、民
生用の各種半導体集積回路の定電圧源に応用できる。
半導体集積回路において、定電圧源（基準電圧にもな
る。）の安定さと質の良さは、IC全体の性能を決定する
ほど重要である。こうした面から本実施例回路を用いる
ことにより電圧変動に対して安定な定電圧が得られ、従
って性能の良いICの製品化が可能となる。
る。）の安定さと質の良さは、IC全体の性能を決定する
ほど重要である。こうした面から本実施例回路を用いる
ことにより電圧変動に対して安定な定電圧が得られ、従
って性能の良いICの製品化が可能となる。
以上のように、この発明に係る定電圧回路によれば、
それぞれに流れる電流の比が1:Aとなるように選ばれた
第１導電型の第1,第２のトランジスタを有する第１導電
型のカレントミラー回路と、第２導電型の第1,第２のト
ランジスタ、アノードが該第２導電型の第1,第２のトラ
ンジスタのエミッタに接続された第1,第２のダイオー
ド、該第1,第２のダイオードのカソードの間に接続され
た第１の抵抗を含み、当該第２導電型の第1,第２のトラ
ンジスタのΔＶBEの差に応じた差電圧を発生する差電圧
発生部と、それぞれに流れる電流の比がB:1となるよう
に選ばれた第２導電型の第3,第４のトランジスタからな
る第２導電型のカレントミラー回路と、コレクタが第１
の電源線に接続されベースが上記第１導電型の第１およ
び第２のトランジスタの共通ベースに接続された第２導
電型の第５のトランジスタ、該第２導電型の第５のトラ
ンジスタのエミッタと第２の電源との間に接続された第
２の抵抗からなる、本定電圧回路を起動するための起動
部と、第１導電型の第3,第４のトランジスタを有し、外
部電源から流入する電流に応じた電流を上記第１の電源
線に出力する第３のカレントミラー回路と、上記第１の
電源線と上記第２の電源との間に相互に直列接続された
第3,第４の抵抗および上記第１の電源線と上記第２の電
源との間に接続されベースが上記第3,第４の抵抗の共通
接続点に接続された第２導電型の第６のトランジスタか
らなり、上記第１の電源線に上記外部電源の変動を除去
した定電圧を出力する補助定電圧回路とを備え、上記第
１導電型の第1,第２のトランジスタのエミッタはともに
上記第１の電源線に接続され、上記第１導電型の第3,第
４のトランジスタのエミッタはともに上記外部電源に接
続され、上記第１導電型の第４のトランジスタのコレク
タは上記第１の電源線に接続され、上記第２のダイオー
ドのカソードは上記第２導電型の第３のトランジスタの
コレクタに接続され、上記第２導電型の第４のトランジ
スタのコレクタは上記第１導電型の第２のトランジスタ
のコレクタに接続され、上記第２導電型の第１のトラン
ジスタのコレクタは上記第１導電型の第１のトランジス
タのコレクタに接続され、上記第２導電型の第２のトラ
ンジスタのコレクタは上記第１の電源線に接続されてな
るように構成したので、電源変動に対して安定かつ外部
電源電圧に近い高い出力電圧を得られる効果がある。
それぞれに流れる電流の比が1:Aとなるように選ばれた
第１導電型の第1,第２のトランジスタを有する第１導電
型のカレントミラー回路と、第２導電型の第1,第２のト
ランジスタ、アノードが該第２導電型の第1,第２のトラ
ンジスタのエミッタに接続された第1,第２のダイオー
ド、該第1,第２のダイオードのカソードの間に接続され
た第１の抵抗を含み、当該第２導電型の第1,第２のトラ
ンジスタのΔＶBEの差に応じた差電圧を発生する差電圧
発生部と、それぞれに流れる電流の比がB:1となるよう
に選ばれた第２導電型の第3,第４のトランジスタからな
る第２導電型のカレントミラー回路と、コレクタが第１
の電源線に接続されベースが上記第１導電型の第１およ
び第２のトランジスタの共通ベースに接続された第２導
電型の第５のトランジスタ、該第２導電型の第５のトラ
ンジスタのエミッタと第２の電源との間に接続された第
２の抵抗からなる、本定電圧回路を起動するための起動
部と、第１導電型の第3,第４のトランジスタを有し、外
部電源から流入する電流に応じた電流を上記第１の電源
線に出力する第３のカレントミラー回路と、上記第１の
電源線と上記第２の電源との間に相互に直列接続された
第3,第４の抵抗および上記第１の電源線と上記第２の電
源との間に接続されベースが上記第3,第４の抵抗の共通
接続点に接続された第２導電型の第６のトランジスタか
らなり、上記第１の電源線に上記外部電源の変動を除去
した定電圧を出力する補助定電圧回路とを備え、上記第
１導電型の第1,第２のトランジスタのエミッタはともに
上記第１の電源線に接続され、上記第１導電型の第3,第
４のトランジスタのエミッタはともに上記外部電源に接
続され、上記第１導電型の第４のトランジスタのコレク
タは上記第１の電源線に接続され、上記第２のダイオー
ドのカソードは上記第２導電型の第３のトランジスタの
コレクタに接続され、上記第２導電型の第４のトランジ
スタのコレクタは上記第１導電型の第２のトランジスタ
のコレクタに接続され、上記第２導電型の第１のトラン
ジスタのコレクタは上記第１導電型の第１のトランジス
タのコレクタに接続され、上記第２導電型の第２のトラ
ンジスタのコレクタは上記第１の電源線に接続されてな
るように構成したので、電源変動に対して安定かつ外部
電源電圧に近い高い出力電圧を得られる効果がある。
第１図は本発明の一実施例による定電圧回路を示す回路
図、第２図は従来の定電圧回路を示す回路図である。 図において、100は定電圧回路本体、200は補助定電圧
源、10は第１導電型のカレントミラー回路、20は第２導
電型のカレントミラー回路、30は差電圧発生部（電圧検
出回路）、40は起動部、50はPNPカレントミラー回路、6
0は補助定電圧回路、ＱP1〜ＱP7はPNPトランジスタ、Ｑ
1〜Ｑ6はNPNトランジスタ、Ｄ3,D4はダイオード、Ｒ11
〜Ｒ16は抵抗、ＶB,V4は電源、Ｔ0は出力端子である。
図、第２図は従来の定電圧回路を示す回路図である。 図において、100は定電圧回路本体、200は補助定電圧
源、10は第１導電型のカレントミラー回路、20は第２導
電型のカレントミラー回路、30は差電圧発生部（電圧検
出回路）、40は起動部、50はPNPカレントミラー回路、6
0は補助定電圧回路、ＱP1〜ＱP7はPNPトランジスタ、Ｑ
1〜Ｑ6はNPNトランジスタ、Ｄ3,D4はダイオード、Ｒ11
〜Ｒ16は抵抗、ＶB,V4は電源、Ｔ0は出力端子である。
Claims (6)
- 【請求項１】それぞれに流れる電流の比が1:Aとなるよ
うに選ばれた第１導電型の第1,第２のトランジスタを有
する第１導電型のカレントミラー回路と、 第２導電型の第1,第２のトランジスタ、アノードが該第
２導電型の第1,第２のトランジスタのエミッタに接続さ
れた第1,第２のダイオード、該第1,第２のダイオードの
カソードの間に接続された第１の抵抗を含み、当該第２
導電型の第1,第２のトランジスタのΔＶBEの差に応じた
差電圧を発生する差電圧発生部と、 それぞれに流れる電流の比がB:1となるように選ばれた
第２導電型の第3,第４のトランジスタからなる第２導電
型のカレントミラー回路と、 コレクタが第１の電源線に接続されベースが上記第１導
電型の第１および第２のトランジスタの共通ベースに接
続された第２導電型の第５のトランジスタ、該第２導電
型の第５のトランジスタのエミッタと第２の電源との間
に接続された第２の抵抗からなる、本定電圧回路を起動
するための起動部と、 第１導電型の第3,第４のトランジスタを有し、外部電源
から流入する電流に応じた電流を上記第１の電源線に出
力する第３のカレントミラー回路と、 上記第１の電源線と上記第２の電源との間に相互に直列
接続された第3,第４の抵抗および上記第１の電源線と上
記第２の電源との間に接続されベースが上記第3,第４の
抵抗の共通接続点に接続された第２導電型の第６のトラ
ンジスタからなり、上記第１の電源線に上記外部電源の
変動を除去した定電圧を出力する補助定電圧回路とを備
え、 上記第１導電型の第1,第２のトランジスタのエミッタは
ともに上記第１の電源線に接続され、 上記第１導電型の第3,第４のトランジスタのエミッタは
ともに上記外部電源に接続され、 上記第１導電型の第４のトランジスタのコレクタは上記
第１の電源線に接続され、 上記第２のダイオードのカソードは上記第２導電型の第
３のトランジスタのコレクタに接続され、 上記第２導電型の第４のトランジスタのコレクタは上記
第１導電型の第２のトランジスタのコレクタに接続さ
れ、 上記第２導電型の第１のトランジスタのコレクタは上記
第１導電型の第１のトランジスタのコレクタに接続さ
れ、 上記第２導電型の第２のトランジスタのコレクタは上記
第１の電源線に接続されてなることを特徴とする定電圧
回路。 - 【請求項２】特許請求の範囲第１項記載の定電圧回路に
おいて、 上記第１導電型および第２導電型のカレントミラー回路
はそれぞれPNP型およびNPN型のカレントミラー回路であ
ることを特徴とする定電圧回路。 - 【請求項３】特許請求の範囲第１項または第２項記載の
定電圧回路において、 上記第１導電型のカレントミラー回路はエミッタが上記
第１の電源線に接続されベースが上記第１導電型の第1,
第２のトランジスタの共通ベースに接続された第１導電
型の第５のトランジスタをさらに有し、 該第１導電型の第５のトランジスタのコレクタと上記第
２の電源との間に接続された第５の抵抗と、 上記第１導電型の第５のトランジスタのコレクタと上記
第５の抵抗との共通接続点から取り出された出力端子と
をさらに備えたことを特徴とする定電圧回路。 - 【請求項４】特許請求の範囲第１項ないし第３項のいず
れかに記載の定電圧回路において、 上記第１導電型のカレントミラー回路はエミッタが上記
第１導電型の第1,第２のトランジスタの共通ベースに接
続されベースが該第１導電型の第１のトランジスタと第
２導電型の第１のトランジスタの共通コレクタに接続さ
れコレクタが上記第２の電源に接続された第１導電型の
第６のトランジスタをさらに備えたことを特徴とする定
電圧回路。 - 【請求項５】特許請求の範囲第１項ないし第４項のいず
れかに記載の定電圧回路において、 上記第３のカレントミラー回路はエミッタが上記第１導
電型の第3,第４のトランジスタの共通ベースに接続され
コレクタが上記第２の電源に接続された第１導電型の第
７のトランジスタをさらに備え、 該第１導電型の第７のトランジスタのベースは第６の抵
抗を介して上記第２の電源に接続されていることを特徴
とする定電圧回路。 - 【請求項６】特許請求の範囲第１項ないし第５項のいず
れかに記載の定電圧回路において、 上記第２導電型の第６のトランジスタが飽和しないとき
の最小のコレクタ・エミッタ間電圧が、上記外部電源の
電圧が最も低くなった時の電圧から上記補助定電圧回路
の定電圧出力を引いたものよりも大きくなるように回路
定数を設定したことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235042A JP2572754B2 (ja) | 1986-10-01 | 1986-10-01 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235042A JP2572754B2 (ja) | 1986-10-01 | 1986-10-01 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6388621A JPS6388621A (ja) | 1988-04-19 |
| JP2572754B2 true JP2572754B2 (ja) | 1997-01-16 |
Family
ID=16980221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61235042A Expired - Fee Related JP2572754B2 (ja) | 1986-10-01 | 1986-10-01 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572754B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117312A (ja) * | 1983-11-29 | 1985-06-24 | Mitsubishi Electric Corp | 定電圧回路 |
-
1986
- 1986-10-01 JP JP61235042A patent/JP2572754B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6388621A (ja) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861593B2 (ja) | 基準電圧発生回路 | |
| US4063147A (en) | Stabilized power supply circuit | |
| US5420530A (en) | Voltage comparator with hysteresis | |
| JP2572754B2 (ja) | 定電圧回路 | |
| EP0115003A1 (en) | Current source | |
| JP2572755B2 (ja) | 定電圧回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPS59208618A (ja) | 電流反転回路 | |
| JP2833053B2 (ja) | トランジスタ回路 | |
| JP3074036B2 (ja) | 定電圧回路 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPH0731303Y2 (ja) | 電圧発生回路 | |
| JPS6156529B2 (ja) | ||
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH0222725Y2 (ja) | ||
| KR950000520B1 (ko) | 바이어스 집적회로 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS594330Y2 (ja) | 基準電圧回路 | |
| JPS60245464A (ja) | チヤ−ジポンプ形昇圧回路 | |
| JPS6233365Y2 (ja) | ||
| JPH032987Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS645369Y2 (ja) | ||
| JP3183410B2 (ja) | 定電流回路 | |
| SU1665353A1 (ru) | Компенсационный стабилизатор посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |