JP2572754B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2572754B2 JP2572754B2 JP61235042A JP23504286A JP2572754B2 JP 2572754 B2 JP2572754 B2 JP 2572754B2 JP 61235042 A JP61235042 A JP 61235042A JP 23504286 A JP23504286 A JP 23504286A JP 2572754 B2 JP2572754 B2 JP 2572754B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- transistor
- power supply
- collector
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は定電圧回路に関し、半導体集積回路、特に
リニア回路の定電圧源の改良に関するものである。
リニア回路の定電圧源の改良に関するものである。
第2図は従来の定電圧回路の一例である。図におい
て、QP1,QP2,QP3,QP4はPNPトランジスタ、Q1,Q2,Q3,Q
4,Q5はNPNトランジスタ、D3,D4はダイオード、R11、
R12、R13は抵抗、V4、VBは電源、T0は出力端子で
ある。なおトランジスタQP1,QP2,QP3,QP4により(トラ
ンジスタQP1に流れる電流I10):(トランジスタ
QP2,QP4に流れる電流I11)が1:Aとなる第1導電型の
カレントミラー回路10が構成されており、トランジスタ
Q3およびQ4により(トランジスタQ3に流れる電流I
30):(トランジスタQ4に流れる電流I11)がB:1にな
るような第2導電型のカレントミラー回路20が構成され
ている。
て、QP1,QP2,QP3,QP4はPNPトランジスタ、Q1,Q2,Q3,Q
4,Q5はNPNトランジスタ、D3,D4はダイオード、R11、
R12、R13は抵抗、V4、VBは電源、T0は出力端子で
ある。なおトランジスタQP1,QP2,QP3,QP4により(トラ
ンジスタQP1に流れる電流I10):(トランジスタ
QP2,QP4に流れる電流I11)が1:Aとなる第1導電型の
カレントミラー回路10が構成されており、トランジスタ
Q3およびQ4により(トランジスタQ3に流れる電流I
30):(トランジスタQ4に流れる電流I11)がB:1にな
るような第2導電型のカレントミラー回路20が構成され
ている。
またトランジスタQ1,Q2、ダイオードD3,D4、抵抗R
11により2つのトランジスタQ1,Q2及びダイオードD3,
D4のΔVBEの差に応じた差電圧を発生する差電圧発生部
30が構成されている。またトランジスタQ5,抵抗R13
により起動部40が構成されている。
11により2つのトランジスタQ1,Q2及びダイオードD3,
D4のΔVBEの差に応じた差電圧を発生する差電圧発生部
30が構成されている。またトランジスタQ5,抵抗R13
により起動部40が構成されている。
次に動作について説明する。
トランジスタQ1,ダイオードD3に流れる電流をI10
とすると、 カレントミラー回路20のトランジスタQ3に流れる電
流I30は I30=A・B・I10 …(1) で与えられる。
とすると、 カレントミラー回路20のトランジスタQ3に流れる電
流I30は I30=A・B・I10 …(1) で与えられる。
またトランジスタQ2,ダイオードD4に流れる電流を
I20とすると I20=I30−I10=I10・(A・B−1) …(2) で与えられる。
I20とすると I20=I30−I10=I10・(A・B−1) …(2) で与えられる。
また抵抗R11の端子間電圧ΔVBEは (但しkはボルツマン定数,Tは絶対温度,qは電気素量で
ある。) 抵抗R12に流れる電流I11は でも与えられるので、 本従来回路は 出力電圧V0として のものを外部に出力することができる。
ある。) 抵抗R12に流れる電流I11は でも与えられるので、 本従来回路は 出力電圧V0として のものを外部に出力することができる。
しかるにこの従来回路では、外部電源VBが変動する
と、トランジスタQP2,Q3等のコレクタ・エミッタ間電
圧が変動する。このためトランジスタQP1,Q3等のアー
リ効果の影響で電流I11,I30等が変動し、出力電圧V0
も変動してしまうという欠点があった。
と、トランジスタQP2,Q3等のコレクタ・エミッタ間電
圧が変動する。このためトランジスタQP1,Q3等のアー
リ効果の影響で電流I11,I30等が変動し、出力電圧V0
も変動してしまうという欠点があった。
この発明は、上記のような従来のものの欠点を除去す
るためになされたもので、電源変動に対して安定,且つ
外部電源電圧に近い高い出力電圧を得ることのできる定
電圧回路を得ることを目的としている。
るためになされたもので、電源変動に対して安定,且つ
外部電源電圧に近い高い出力電圧を得ることのできる定
電圧回路を得ることを目的としている。
この発明に係る定電圧回路は、それぞれに流れる電流
の比が1:Aとなるように選ばれた第1導電型の第1,第2
のトランジスタを有する第1導電型のカレントミラー回
路と、第2導電型の第1,第2のトランジスタ、アノード
が該第2導電型の第1,第2のトランジスタのエミッタに
接続された第1,第2のダイオード、該第1,第2のダイオ
ードのカソードの間に接続された第1の抵抗を含み、当
該第2導電型の第1,第2のトランジスタのΔVBEの差に
応じた差電圧を発生する差電圧発生部と、それぞれに流
れる電流の比がB:1となるように選ばれた第2導電型の
第3,第4のトランジスタからなる第2導電型のカレント
ミラー回路と、コレクタが第1の電源線に接続されベー
スが上記第1導電型の第1および第2のトランジスタの
共通ベースに接続された第2導電型の第5のトランジス
タ、該第2導電型の第5のトランジスタのエミッタと第
2の電源との間に接続された第2の抵抗からなる、本定
電圧回路を起動するための起動部と、第1導電型の第3,
第4のトランジスタを有し、外部電源から流入する電流
に応じた電流を上記第1の電源線に出力する第3のカレ
ントミラー回路と、上記第1の電源線と上記第2の電源
との間に相互に直列接続された第3,第4の抵抗および上
記第1の電源線と上記第2の電源との間に接続されベー
スが上記第3,第4の抵抗の共通接続点に接続された第2
導電型の第6のトランジスタからなり、上記第1の電源
線に上記外部電源の変動を除去した定電圧を出力する補
助定電圧回路とを備え、上記第1導電型の第1,第2のト
ランジスタのエミッタはともに上記第1の電源線に接続
され、上記第1導電型の第3,第4のトランジスタのエミ
ッタはともに上記外部電源に接続され、上記第1導電型
の第4のトランジスタのコレクタは上記第1の電源線に
接続され、上記第2のダイオードのカソードは上記第2
導電型の第3のトランジスタのコレクタに接続され、上
記第2導電型の第4のトランジスタのコレクタは上記第
1導電型の第2のトランジスタのコレクタに接続され、
上記第2導電型の第1のトランジスタのコレクタは上記
第1導電型の第1のトランジスタのコレクタに接続さ
れ、上記第2導電型の第2のトランジスタのコレクタは
上記第1の電源線に接続されてなるように構成したもの
である。
の比が1:Aとなるように選ばれた第1導電型の第1,第2
のトランジスタを有する第1導電型のカレントミラー回
路と、第2導電型の第1,第2のトランジスタ、アノード
が該第2導電型の第1,第2のトランジスタのエミッタに
接続された第1,第2のダイオード、該第1,第2のダイオ
ードのカソードの間に接続された第1の抵抗を含み、当
該第2導電型の第1,第2のトランジスタのΔVBEの差に
応じた差電圧を発生する差電圧発生部と、それぞれに流
れる電流の比がB:1となるように選ばれた第2導電型の
第3,第4のトランジスタからなる第2導電型のカレント
ミラー回路と、コレクタが第1の電源線に接続されベー
スが上記第1導電型の第1および第2のトランジスタの
共通ベースに接続された第2導電型の第5のトランジス
タ、該第2導電型の第5のトランジスタのエミッタと第
2の電源との間に接続された第2の抵抗からなる、本定
電圧回路を起動するための起動部と、第1導電型の第3,
第4のトランジスタを有し、外部電源から流入する電流
に応じた電流を上記第1の電源線に出力する第3のカレ
ントミラー回路と、上記第1の電源線と上記第2の電源
との間に相互に直列接続された第3,第4の抵抗および上
記第1の電源線と上記第2の電源との間に接続されベー
スが上記第3,第4の抵抗の共通接続点に接続された第2
導電型の第6のトランジスタからなり、上記第1の電源
線に上記外部電源の変動を除去した定電圧を出力する補
助定電圧回路とを備え、上記第1導電型の第1,第2のト
ランジスタのエミッタはともに上記第1の電源線に接続
され、上記第1導電型の第3,第4のトランジスタのエミ
ッタはともに上記外部電源に接続され、上記第1導電型
の第4のトランジスタのコレクタは上記第1の電源線に
接続され、上記第2のダイオードのカソードは上記第2
導電型の第3のトランジスタのコレクタに接続され、上
記第2導電型の第4のトランジスタのコレクタは上記第
1導電型の第2のトランジスタのコレクタに接続され、
上記第2導電型の第1のトランジスタのコレクタは上記
第1導電型の第1のトランジスタのコレクタに接続さ
れ、上記第2導電型の第2のトランジスタのコレクタは
上記第1の電源線に接続されてなるように構成したもの
である。
この発明においては、外部電源から流入する電流に応
じた電流を第1の電源線に出力する第3のカレントミラ
ー回路と、第1の電源線に上記外部電源の変動を除去し
た定電圧を出力する補助定電圧回路とを本来の定電圧回
路に対して付加するようにしており、この補助定電圧回
路により本来の定電圧回路が駆動されるから、電源電圧
変動に対し安定な出力が得られ、且つ外部電源電圧に近
い高い出力電圧が得られる。
じた電流を第1の電源線に出力する第3のカレントミラ
ー回路と、第1の電源線に上記外部電源の変動を除去し
た定電圧を出力する補助定電圧回路とを本来の定電圧回
路に対して付加するようにしており、この補助定電圧回
路により本来の定電圧回路が駆動されるから、電源電圧
変動に対し安定な出力が得られ、且つ外部電源電圧に近
い高い出力電圧が得られる。
以下、この発明の一実施例を図について説明する。第
1図は本発明の一実施例による定電圧回路を示し、図に
おいて、第2図と同一符号は同一のものを示す。10は第
1導電型のカレントミラー回路であり、それぞれに流れ
る電流の比が1:Aとなるように選ばれた第1導電型の第
1,第2のトランジスタQP1,QP2を有するものである。30
は差電圧発生部であり、第2導電型の第1,第2のトラン
ジスタQ1,Q2、アノードが該第2導電型の第1,第2のト
ランジスタQ1,Q2のエミッタに接続された第1,第2のダ
イオードD3,D4、該第1,第2のダイオードD3,D4のカソ
ードの間に接続された第1の抵抗R11を含み、当該第2
導電型の第1,第2のトランジスタQ1,Q2のΔVBEの差に
応じた差電圧を発生するものである。20は第2導電型の
カレントミラー回路であり、それぞれに流れる電流の比
がB:1となるように選ばれた第2導電型の第3,第4のト
ランジスタQ3,Q4からなるものである。40は本定電圧回
路を起動するための起動部であり、コレクタが第1の電
源線に接続されベースが上記第1導電型の第1および第
2のトランジスタQ1およびQ2の共通ベースに接続され
た第2導電型の第5のトランジスタQ5、該第2導電型
の第5のトランジスタQ5のエミッタと第2の電源(グ
ランド)との間に接続された第2の抵抗R13からなるも
のである。100は定電圧回路本体であり、上記第1導電
型のカレントミラー回路10,第2導電型のカレントミラ
ー回路20,差電圧発生部30および起動部40からなるもの
である。
1図は本発明の一実施例による定電圧回路を示し、図に
おいて、第2図と同一符号は同一のものを示す。10は第
1導電型のカレントミラー回路であり、それぞれに流れ
る電流の比が1:Aとなるように選ばれた第1導電型の第
1,第2のトランジスタQP1,QP2を有するものである。30
は差電圧発生部であり、第2導電型の第1,第2のトラン
ジスタQ1,Q2、アノードが該第2導電型の第1,第2のト
ランジスタQ1,Q2のエミッタに接続された第1,第2のダ
イオードD3,D4、該第1,第2のダイオードD3,D4のカソ
ードの間に接続された第1の抵抗R11を含み、当該第2
導電型の第1,第2のトランジスタQ1,Q2のΔVBEの差に
応じた差電圧を発生するものである。20は第2導電型の
カレントミラー回路であり、それぞれに流れる電流の比
がB:1となるように選ばれた第2導電型の第3,第4のト
ランジスタQ3,Q4からなるものである。40は本定電圧回
路を起動するための起動部であり、コレクタが第1の電
源線に接続されベースが上記第1導電型の第1および第
2のトランジスタQ1およびQ2の共通ベースに接続され
た第2導電型の第5のトランジスタQ5、該第2導電型
の第5のトランジスタQ5のエミッタと第2の電源(グ
ランド)との間に接続された第2の抵抗R13からなるも
のである。100は定電圧回路本体であり、上記第1導電
型のカレントミラー回路10,第2導電型のカレントミラ
ー回路20,差電圧発生部30および起動部40からなるもの
である。
また、50はPNPカレントミラー回路(第3のカレント
ミラー回路)であり、これは第1導電型の第3,第4のト
ランジスタQP5,QP6を有し、外部電源VBから流入する
電流に応じた電流を上記第1の電源線に出力する。60は
補助定電圧回路であり、上記第1の電源線と上記第2の
電源(グランド)との間に相互に直列接続された第3,第
4の抵抗R15,R16および上記第1の電源線と上記第2の
電源(グランド)との間に接続されベースが上記第3,第
4の抵抗R15,R16の共通接続点に接続された第2導電型
の第6のトランジスタQ6からなり、上記第1の電源線
に上記外部電源の変動を除去した定電圧を出力するもの
である。200は補助定電圧源であり、上記のPNPカレント
ミラー回路(第3のカレントミラー回路)50および補助
定電圧回路60から構成されている。
ミラー回路)であり、これは第1導電型の第3,第4のト
ランジスタQP5,QP6を有し、外部電源VBから流入する
電流に応じた電流を上記第1の電源線に出力する。60は
補助定電圧回路であり、上記第1の電源線と上記第2の
電源(グランド)との間に相互に直列接続された第3,第
4の抵抗R15,R16および上記第1の電源線と上記第2の
電源(グランド)との間に接続されベースが上記第3,第
4の抵抗R15,R16の共通接続点に接続された第2導電型
の第6のトランジスタQ6からなり、上記第1の電源線
に上記外部電源の変動を除去した定電圧を出力するもの
である。200は補助定電圧源であり、上記のPNPカレント
ミラー回路(第3のカレントミラー回路)50および補助
定電圧回路60から構成されている。
そして、上記第1導電型の第1,第2のトランジスタQ
P1,QP2のエミッタはともに上記第1の電源線に接続さ
れ、上記第1導電型の第3,第4のトランジスタQP5,QP6
のエミッタはともに上記外部電源VBに接続され、上記
第1導電型の第4のトランジスタQP6のコレクタは上記
第1の電源線に接続され、上記第2のダイオードD4の
カソードは上記第2導電型の第3のトランジスタQ3の
コレクタに接続され、上記第2導電型の第4のトランジ
スタQ4のコレクタは上記第1導電型の第2のトランジ
スタQP2のコレクタに接続され、上記第2導電型の第1
のトランジスタQ1のコレクタは上記第1導電型の第1
のトランジスタQP1のコレクタに接続され、上記第2導
電型の第2のトランジスタQ2のコレクタは上記第1の
電源線に接続されている。
P1,QP2のエミッタはともに上記第1の電源線に接続さ
れ、上記第1導電型の第3,第4のトランジスタQP5,QP6
のエミッタはともに上記外部電源VBに接続され、上記
第1導電型の第4のトランジスタQP6のコレクタは上記
第1の電源線に接続され、上記第2のダイオードD4の
カソードは上記第2導電型の第3のトランジスタQ3の
コレクタに接続され、上記第2導電型の第4のトランジ
スタQ4のコレクタは上記第1導電型の第2のトランジ
スタQP2のコレクタに接続され、上記第2導電型の第1
のトランジスタQ1のコレクタは上記第1導電型の第1
のトランジスタQP1のコレクタに接続され、上記第2導
電型の第2のトランジスタQ2のコレクタは上記第1の
電源線に接続されている。
また、上記第1導電型のカレントミラー回路10はエミ
ッタが上記第1の電源線に接続されベースが上記第1導
電型の第1,第2のトランジスタQP1,QP2の共通ベースに
接続された第1導電型の第5のトランジスタQP3をさら
に有し、該第1導電型の第5のトランジスタQP4のコレ
クタと上記第2の電源(グランド)との間には第5の抵
抗R12が接続されており、上記第1導電型の第5のトラ
ンジスタQP4のコレクタと上記第5の抵抗R12との共通
接続点からは出力端子T0が取り出されている。
ッタが上記第1の電源線に接続されベースが上記第1導
電型の第1,第2のトランジスタQP1,QP2の共通ベースに
接続された第1導電型の第5のトランジスタQP3をさら
に有し、該第1導電型の第5のトランジスタQP4のコレ
クタと上記第2の電源(グランド)との間には第5の抵
抗R12が接続されており、上記第1導電型の第5のトラ
ンジスタQP4のコレクタと上記第5の抵抗R12との共通
接続点からは出力端子T0が取り出されている。
さらに、上記第1導電型のカレントミラー回路10はエ
ミッタが上記導電型の第1,第2のトランジスタQP1,QP2
の共通ベースに接続されベースが該第1導電型の第1の
トランジスタQP1と第2導電型の第1のトランジスタQ
1の共通コレクタに接続されコレクタが上記第2の電源
(グランド)に接続された第1導電型の第6のトランジ
スタQP3をさらに有している。
ミッタが上記導電型の第1,第2のトランジスタQP1,QP2
の共通ベースに接続されベースが該第1導電型の第1の
トランジスタQP1と第2導電型の第1のトランジスタQ
1の共通コレクタに接続されコレクタが上記第2の電源
(グランド)に接続された第1導電型の第6のトランジ
スタQP3をさらに有している。
そしてさらに、上記PNPカレントミラー回路(第3の
カレントミラー回路)50はエミッタが上記第1導電型の
第3,第4のトランジスタQP5,QP6の共通ベースに接続さ
れコレクタが上記第2の電源(グランド)に接続された
第1導電型の第7のトランジスタQP7をさらに有し、該
第1導電型の第7のトランジスタQP7のベースは第6の
抵抗R14を介して上記第2の電源(グランド)に接続さ
れている。
カレントミラー回路)50はエミッタが上記第1導電型の
第3,第4のトランジスタQP5,QP6の共通ベースに接続さ
れコレクタが上記第2の電源(グランド)に接続された
第1導電型の第7のトランジスタQP7をさらに有し、該
第1導電型の第7のトランジスタQP7のベースは第6の
抵抗R14を介して上記第2の電源(グランド)に接続さ
れている。
次に動作について説明する。
本実施例の出力電圧V0は となり、従来の回路と基本動作は同じであり同様の出力
が得られる。
が得られる。
本実施例は外部電源VBの変動に伴うトランジスタQ
P2,Q3等のアーリ効果を除去するためPNPトランジスタQ
P5〜QP7等による簡潔な補助電源を設けたものであり、
第1図中で、 I30=(VB−VBEP5−VBEP7)/R14 …(6) (但し、VBEP5,VBEP7はトランジスタQP5,QP7のベース
・エミッタ順方向電圧である。) 半導体集積回路において、トランジスタQP5,QP6の形状
を揃えると I30≒I31 …(7) で与えられるから、補助の定電圧源において、I31は I31=I40+I50 …(8) で与えられる。但しトランジスタQ6のベース電流はI
40に比べて無視できる程度に設定する必要がある。
P2,Q3等のアーリ効果を除去するためPNPトランジスタQ
P5〜QP7等による簡潔な補助電源を設けたものであり、
第1図中で、 I30=(VB−VBEP5−VBEP7)/R14 …(6) (但し、VBEP5,VBEP7はトランジスタQP5,QP7のベース
・エミッタ順方向電圧である。) 半導体集積回路において、トランジスタQP5,QP6の形状
を揃えると I30≒I31 …(7) で与えられるから、補助の定電圧源において、I31は I31=I40+I50 …(8) で与えられる。但しトランジスタQ6のベース電流はI
40に比べて無視できる程度に設定する必要がある。
従って、サブの定電圧源の定電圧出力VB6は VB6=(R16+R15)・VBE6/R16 …(9) となる。但しVBE6はコレクタ電流がI50の時のトラン
ジスタQ6のベース・エミッタ間順方向電圧である。
ジスタQ6のベース・エミッタ間順方向電圧である。
ところで、外部電源VBが最も低くなった時をVBmin
とすると、 VCE-P6>VBmin−VB6 …(10) (但しVCE-P6はトランジスタQP6が飽和しない時の最
小のコレクタエミッタ間電圧で、通常0.5V程度であ
る。) が成立するように回路定数を設定することにより電源V
Bの変動に対して安定で且つ電源VB6の出力電圧が高
い、使用効率の良い電源を得ることができ、産業用、民
生用の各種半導体集積回路の定電圧源に応用できる。
とすると、 VCE-P6>VBmin−VB6 …(10) (但しVCE-P6はトランジスタQP6が飽和しない時の最
小のコレクタエミッタ間電圧で、通常0.5V程度であ
る。) が成立するように回路定数を設定することにより電源V
Bの変動に対して安定で且つ電源VB6の出力電圧が高
い、使用効率の良い電源を得ることができ、産業用、民
生用の各種半導体集積回路の定電圧源に応用できる。
半導体集積回路において、定電圧源(基準電圧にもな
る。)の安定さと質の良さは、IC全体の性能を決定する
ほど重要である。こうした面から本実施例回路を用いる
ことにより電圧変動に対して安定な定電圧が得られ、従
って性能の良いICの製品化が可能となる。
る。)の安定さと質の良さは、IC全体の性能を決定する
ほど重要である。こうした面から本実施例回路を用いる
ことにより電圧変動に対して安定な定電圧が得られ、従
って性能の良いICの製品化が可能となる。
以上のように、この発明に係る定電圧回路によれば、
それぞれに流れる電流の比が1:Aとなるように選ばれた
第1導電型の第1,第2のトランジスタを有する第1導電
型のカレントミラー回路と、第2導電型の第1,第2のト
ランジスタ、アノードが該第2導電型の第1,第2のトラ
ンジスタのエミッタに接続された第1,第2のダイオー
ド、該第1,第2のダイオードのカソードの間に接続され
た第1の抵抗を含み、当該第2導電型の第1,第2のトラ
ンジスタのΔVBEの差に応じた差電圧を発生する差電圧
発生部と、それぞれに流れる電流の比がB:1となるよう
に選ばれた第2導電型の第3,第4のトランジスタからな
る第2導電型のカレントミラー回路と、コレクタが第1
の電源線に接続されベースが上記第1導電型の第1およ
び第2のトランジスタの共通ベースに接続された第2導
電型の第5のトランジスタ、該第2導電型の第5のトラ
ンジスタのエミッタと第2の電源との間に接続された第
2の抵抗からなる、本定電圧回路を起動するための起動
部と、第1導電型の第3,第4のトランジスタを有し、外
部電源から流入する電流に応じた電流を上記第1の電源
線に出力する第3のカレントミラー回路と、上記第1の
電源線と上記第2の電源との間に相互に直列接続された
第3,第4の抵抗および上記第1の電源線と上記第2の電
源との間に接続されベースが上記第3,第4の抵抗の共通
接続点に接続された第2導電型の第6のトランジスタか
らなり、上記第1の電源線に上記外部電源の変動を除去
した定電圧を出力する補助定電圧回路とを備え、上記第
1導電型の第1,第2のトランジスタのエミッタはともに
上記第1の電源線に接続され、上記第1導電型の第3,第
4のトランジスタのエミッタはともに上記外部電源に接
続され、上記第1導電型の第4のトランジスタのコレク
タは上記第1の電源線に接続され、上記第2のダイオー
ドのカソードは上記第2導電型の第3のトランジスタの
コレクタに接続され、上記第2導電型の第4のトランジ
スタのコレクタは上記第1導電型の第2のトランジスタ
のコレクタに接続され、上記第2導電型の第1のトラン
ジスタのコレクタは上記第1導電型の第1のトランジス
タのコレクタに接続され、上記第2導電型の第2のトラ
ンジスタのコレクタは上記第1の電源線に接続されてな
るように構成したので、電源変動に対して安定かつ外部
電源電圧に近い高い出力電圧を得られる効果がある。
それぞれに流れる電流の比が1:Aとなるように選ばれた
第1導電型の第1,第2のトランジスタを有する第1導電
型のカレントミラー回路と、第2導電型の第1,第2のト
ランジスタ、アノードが該第2導電型の第1,第2のトラ
ンジスタのエミッタに接続された第1,第2のダイオー
ド、該第1,第2のダイオードのカソードの間に接続され
た第1の抵抗を含み、当該第2導電型の第1,第2のトラ
ンジスタのΔVBEの差に応じた差電圧を発生する差電圧
発生部と、それぞれに流れる電流の比がB:1となるよう
に選ばれた第2導電型の第3,第4のトランジスタからな
る第2導電型のカレントミラー回路と、コレクタが第1
の電源線に接続されベースが上記第1導電型の第1およ
び第2のトランジスタの共通ベースに接続された第2導
電型の第5のトランジスタ、該第2導電型の第5のトラ
ンジスタのエミッタと第2の電源との間に接続された第
2の抵抗からなる、本定電圧回路を起動するための起動
部と、第1導電型の第3,第4のトランジスタを有し、外
部電源から流入する電流に応じた電流を上記第1の電源
線に出力する第3のカレントミラー回路と、上記第1の
電源線と上記第2の電源との間に相互に直列接続された
第3,第4の抵抗および上記第1の電源線と上記第2の電
源との間に接続されベースが上記第3,第4の抵抗の共通
接続点に接続された第2導電型の第6のトランジスタか
らなり、上記第1の電源線に上記外部電源の変動を除去
した定電圧を出力する補助定電圧回路とを備え、上記第
1導電型の第1,第2のトランジスタのエミッタはともに
上記第1の電源線に接続され、上記第1導電型の第3,第
4のトランジスタのエミッタはともに上記外部電源に接
続され、上記第1導電型の第4のトランジスタのコレク
タは上記第1の電源線に接続され、上記第2のダイオー
ドのカソードは上記第2導電型の第3のトランジスタの
コレクタに接続され、上記第2導電型の第4のトランジ
スタのコレクタは上記第1導電型の第2のトランジスタ
のコレクタに接続され、上記第2導電型の第1のトラン
ジスタのコレクタは上記第1導電型の第1のトランジス
タのコレクタに接続され、上記第2導電型の第2のトラ
ンジスタのコレクタは上記第1の電源線に接続されてな
るように構成したので、電源変動に対して安定かつ外部
電源電圧に近い高い出力電圧を得られる効果がある。
第1図は本発明の一実施例による定電圧回路を示す回路
図、第2図は従来の定電圧回路を示す回路図である。 図において、100は定電圧回路本体、200は補助定電圧
源、10は第1導電型のカレントミラー回路、20は第2導
電型のカレントミラー回路、30は差電圧発生部(電圧検
出回路)、40は起動部、50はPNPカレントミラー回路、6
0は補助定電圧回路、QP1〜QP7はPNPトランジスタ、Q
1〜Q6はNPNトランジスタ、D3,D4はダイオード、R11
〜R16は抵抗、VB,V4は電源、T0は出力端子である。
図、第2図は従来の定電圧回路を示す回路図である。 図において、100は定電圧回路本体、200は補助定電圧
源、10は第1導電型のカレントミラー回路、20は第2導
電型のカレントミラー回路、30は差電圧発生部(電圧検
出回路)、40は起動部、50はPNPカレントミラー回路、6
0は補助定電圧回路、QP1〜QP7はPNPトランジスタ、Q
1〜Q6はNPNトランジスタ、D3,D4はダイオード、R11
〜R16は抵抗、VB,V4は電源、T0は出力端子である。
Claims (6)
- 【請求項1】それぞれに流れる電流の比が1:Aとなるよ
うに選ばれた第1導電型の第1,第2のトランジスタを有
する第1導電型のカレントミラー回路と、 第2導電型の第1,第2のトランジスタ、アノードが該第
2導電型の第1,第2のトランジスタのエミッタに接続さ
れた第1,第2のダイオード、該第1,第2のダイオードの
カソードの間に接続された第1の抵抗を含み、当該第2
導電型の第1,第2のトランジスタのΔVBEの差に応じた
差電圧を発生する差電圧発生部と、 それぞれに流れる電流の比がB:1となるように選ばれた
第2導電型の第3,第4のトランジスタからなる第2導電
型のカレントミラー回路と、 コレクタが第1の電源線に接続されベースが上記第1導
電型の第1および第2のトランジスタの共通ベースに接
続された第2導電型の第5のトランジスタ、該第2導電
型の第5のトランジスタのエミッタと第2の電源との間
に接続された第2の抵抗からなる、本定電圧回路を起動
するための起動部と、 第1導電型の第3,第4のトランジスタを有し、外部電源
から流入する電流に応じた電流を上記第1の電源線に出
力する第3のカレントミラー回路と、 上記第1の電源線と上記第2の電源との間に相互に直列
接続された第3,第4の抵抗および上記第1の電源線と上
記第2の電源との間に接続されベースが上記第3,第4の
抵抗の共通接続点に接続された第2導電型の第6のトラ
ンジスタからなり、上記第1の電源線に上記外部電源の
変動を除去した定電圧を出力する補助定電圧回路とを備
え、 上記第1導電型の第1,第2のトランジスタのエミッタは
ともに上記第1の電源線に接続され、 上記第1導電型の第3,第4のトランジスタのエミッタは
ともに上記外部電源に接続され、 上記第1導電型の第4のトランジスタのコレクタは上記
第1の電源線に接続され、 上記第2のダイオードのカソードは上記第2導電型の第
3のトランジスタのコレクタに接続され、 上記第2導電型の第4のトランジスタのコレクタは上記
第1導電型の第2のトランジスタのコレクタに接続さ
れ、 上記第2導電型の第1のトランジスタのコレクタは上記
第1導電型の第1のトランジスタのコレクタに接続さ
れ、 上記第2導電型の第2のトランジスタのコレクタは上記
第1の電源線に接続されてなることを特徴とする定電圧
回路。 - 【請求項2】特許請求の範囲第1項記載の定電圧回路に
おいて、 上記第1導電型および第2導電型のカレントミラー回路
はそれぞれPNP型およびNPN型のカレントミラー回路であ
ることを特徴とする定電圧回路。 - 【請求項3】特許請求の範囲第1項または第2項記載の
定電圧回路において、 上記第1導電型のカレントミラー回路はエミッタが上記
第1の電源線に接続されベースが上記第1導電型の第1,
第2のトランジスタの共通ベースに接続された第1導電
型の第5のトランジスタをさらに有し、 該第1導電型の第5のトランジスタのコレクタと上記第
2の電源との間に接続された第5の抵抗と、 上記第1導電型の第5のトランジスタのコレクタと上記
第5の抵抗との共通接続点から取り出された出力端子と
をさらに備えたことを特徴とする定電圧回路。 - 【請求項4】特許請求の範囲第1項ないし第3項のいず
れかに記載の定電圧回路において、 上記第1導電型のカレントミラー回路はエミッタが上記
第1導電型の第1,第2のトランジスタの共通ベースに接
続されベースが該第1導電型の第1のトランジスタと第
2導電型の第1のトランジスタの共通コレクタに接続さ
れコレクタが上記第2の電源に接続された第1導電型の
第6のトランジスタをさらに備えたことを特徴とする定
電圧回路。 - 【請求項5】特許請求の範囲第1項ないし第4項のいず
れかに記載の定電圧回路において、 上記第3のカレントミラー回路はエミッタが上記第1導
電型の第3,第4のトランジスタの共通ベースに接続され
コレクタが上記第2の電源に接続された第1導電型の第
7のトランジスタをさらに備え、 該第1導電型の第7のトランジスタのベースは第6の抵
抗を介して上記第2の電源に接続されていることを特徴
とする定電圧回路。 - 【請求項6】特許請求の範囲第1項ないし第5項のいず
れかに記載の定電圧回路において、 上記第2導電型の第6のトランジスタが飽和しないとき
の最小のコレクタ・エミッタ間電圧が、上記外部電源の
電圧が最も低くなった時の電圧から上記補助定電圧回路
の定電圧出力を引いたものよりも大きくなるように回路
定数を設定したことを特徴とする定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61235042A JP2572754B2 (ja) | 1986-10-01 | 1986-10-01 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61235042A JP2572754B2 (ja) | 1986-10-01 | 1986-10-01 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6388621A JPS6388621A (ja) | 1988-04-19 |
JP2572754B2 true JP2572754B2 (ja) | 1997-01-16 |
Family
ID=16980221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61235042A Expired - Fee Related JP2572754B2 (ja) | 1986-10-01 | 1986-10-01 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2572754B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60117312A (ja) * | 1983-11-29 | 1985-06-24 | Mitsubishi Electric Corp | 定電圧回路 |
-
1986
- 1986-10-01 JP JP61235042A patent/JP2572754B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6388621A (ja) | 1988-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2861593B2 (ja) | 基準電圧発生回路 | |
US4063147A (en) | Stabilized power supply circuit | |
US5420530A (en) | Voltage comparator with hysteresis | |
JP2572754B2 (ja) | 定電圧回路 | |
EP0115003A1 (en) | Current source | |
JP2572755B2 (ja) | 定電圧回路 | |
JP2547896B2 (ja) | 電流反転回路 | |
JPS59208618A (ja) | 電流反転回路 | |
JP2833053B2 (ja) | トランジスタ回路 | |
JP3074036B2 (ja) | 定電圧回路 | |
JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
JPH0731303Y2 (ja) | 電圧発生回路 | |
JPS6156529B2 (ja) | ||
JP3036084B2 (ja) | 定電圧回路 | |
JPH0222725Y2 (ja) | ||
KR950000520B1 (ko) | 바이어스 집적회로 | |
JP2661138B2 (ja) | 電流増幅回路 | |
JPS594330Y2 (ja) | 基準電圧回路 | |
JPS60245464A (ja) | チヤ−ジポンプ形昇圧回路 | |
JPS6233365Y2 (ja) | ||
JPH032987Y2 (ja) | ||
JPH0716138B2 (ja) | 増幅回路装置 | |
JPS645369Y2 (ja) | ||
JP3183410B2 (ja) | 定電流回路 | |
SU1665353A1 (ru) | Компенсационный стабилизатор посто нного напр жени |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |