JP2570485B2 - Signal interpolation circuit - Google Patents
Signal interpolation circuitInfo
- Publication number
- JP2570485B2 JP2570485B2 JP2251060A JP25106090A JP2570485B2 JP 2570485 B2 JP2570485 B2 JP 2570485B2 JP 2251060 A JP2251060 A JP 2251060A JP 25106090 A JP25106090 A JP 25106090A JP 2570485 B2 JP2570485 B2 JP 2570485B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interpolation
- circuit
- noise
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
本発明は、信号補間回路にかかるものであり、特にパ
ルス状のノイズ又は短時間の信号の欠落によるノイズな
どを含む信号に対して、そのノイズ発生期間に相当する
部分を別の信号により補間する信号補間回路の改良に関
するものである。The present invention relates to a signal interpolation circuit, and particularly for a signal including pulse-like noise or noise due to a short-time lack of a signal, interpolates a portion corresponding to the noise generation period with another signal. The present invention relates to improvement of a signal interpolation circuit.
ビデオテープレコーダなどでは、音声信号を周波数変
調して磁気媒体の深層部に記録し、その後に媒体表層部
に映像信号を記録するものや、音声信号を周波数変調
し、これを変調された映像信号と周波数多重して記録す
るものがある。このようなFMで音声記録が行なわれるヘ
リカルスキャン方式のビデオテープレコーダでは、再生
時に回転ヘッドの回転に同期してヘッド再生出力信号を
切り替えたとき生じるスイッチングノイズ(以下の説明
では、再生信号の欠落によるノイズも含めるものとす
る)を低減する目的で適宜の信号補間回路が用いられて
いる。 このような信号補間回路としては、例えば第4図に示
すものがある。この従来例は、特公平1−29443号公報
に開示されたものである。なお、第5図には、第4図の
装置における主要部分の波形が示されている。 これらの図において、入力端子10には、例えばスイッ
チングノイズ30が重畳された信号a(第5図(A)参
照)が入力される。この信号aは、低出力インピーダン
スの入力アンプ12によって増幅された後スイッチ回路14
に供給される。このスイッチ回路14には、公知の方法で
生成されたスイッチング信号b(同図(B)参照)も入
力端子16を介して供給されている。スイッチング信号b
は、例えば回転磁気ヘッドの再生信号切換時や再生信号
の欠落時にそれらを検出して発生する信号である。 スイッチングノイズ30の非発生期間では、スイッチン
グ信号bが論理値の「H」となっている。このため、ス
イッチ回路14は閉状態となり、入力アンプ12の出力がそ
のままスイッチ回路14を通過する。通過した信号は、一
方においてホールド・コンデンサ18を充放電するととも
に、他方において入力インピーダンスの高い出力アンプ
20から出力される。 他方、スイッチングノイズ30の発生期間では、スイッ
チング信号bが論理値の「L」となり、スイッチ回路14
は開状態となる。このため、スイッチングノイズ30が入
力される直前にホールド・コンデンサ18においてホール
ドされている電圧値が、出力アンプ20より出力されるこ
とになる。 出力アンプ20の出力信号c(同図(C)参照)は、一
方において出力端子22から出力され、他方において傾斜
予測回路24に供給される。この傾斜予測回路24では、信
号の微分によって入力信号cの傾斜を予測した傾斜予測
電圧d(同図(D)参照)が生成出力される。この傾斜
予測電圧dは、遅延回路26によって微小時間τだけ遅延
されて、電圧−電流変換回路28に供給される。この電圧
−電流変換回路28では、遅延後の傾斜予測電圧dが対応
する電流e(同図(E)参照)に変換される。変換後の
電流信号eは、ホールド期間(ノイズの発生期間)中の
信号を補正するために、ホールド・コンデンサ18に供給
される。 この場合において、スイッチ回路14が閉状態のとき
は、スイッチ回路14のインピーダンスと入力アンプ12の
出力インピーダンスが十分低いため、それらに電流eが
流れるようになり、ホールド・コンデンサ18の方に流れ
込むことはない。しかし、スイッチ回路14が開状態とな
るホールド期間中では、スイッチ回路14のインピーダン
スが出力アンプ20の入力インピーダンスとともに十分高
くなる。このため、電流eはホールド・コンデンサ18に
流れ込むようになる。すなわち、ホールド期間の開始直
後は、遅延時間τだけ前(過去)の時点において入力信
号aから予測した傾斜予測電圧dによる電流がホールド
・コンデンサ18に流れ込むようになる。従って、ホール
ド・コンデンサ18に流れる電流fは、全体として第5図
(F)に示すようになる。 同図の例では、スイッチングノイズ30が入力される直
前の入力信号aの傾斜が負であるため、電流fも負とな
る。このため、ホールド・コンデンサ18が放電すること
になる。従って、電流fが流れない場合には一定電位に
保持されるホールド電圧が、スイッチングノイズ30の入
力直前の入力信号aから予測した傾斜で変化するように
なり、これによって信号の補間が行なわれることとな
る。 このホールド電圧の変化は、出力アンプ20から再び傾
斜予測回路24に供給されて傾斜が予測されることにな
る。ところが、ホールド期間の開始直後の微分値変化が
小さいため、傾斜予測回路24から出力される傾斜予測電
圧dはほぼ同じ値となる(同図(D)の32参照)。 この傾斜予測電圧dは、再び遅延回路26,電圧−電流
変換回路28を経てホールド・コンデンサ18に電流fを供
給する。このため、スイッチングノイズ30の入力直前の
入力信号aから予測した傾斜での補間が継続する。 以下、同様の動作が繰り返され、ホールド・コンデン
サ18→出力アンプ20→傾斜予測回路24→遅延回路26→電
圧−電流変換回路28→ホールド・コンデンサ18という一
巡のループを予測傾斜情報が回って、ノイズ補間期間
(ホールド期間T)の間ほぼ同じ傾斜(同図(C)の34
参照)で信号の補間がなされる。この結果、出力端子22
からの出力信号cは、入力信号aからスイッチングノイ
ズ30を除いた波形に近似した波形となる。 次に、他の従来例としては、第7図に示すものがあ
る。なお、この例の主要部分の信号波形が第8図に示さ
れている。これらの図において、スイッチングノイズ30
が重畳された信号k(第8図(A)参照)が、入力端子
36を介してサンプル・ホールド回路38に入力されるもの
とする。このサンプル・ホールド回路38には、タイミン
グ・ジェネレータ40からスイッチングノイズ30の発生期
間を含む一定期間中論理値の「H」となるスイッチング
信号m(同図(E)参照)が供給される。 前記一定期間以外では、スイッチング信号mが論理値
の「L」である。このため、信号kはサンプリングされ
ながらそのまま出力される。他方、スイッチングノイズ
30の発生期間を含む一定期間中は、スイッチング信号m
が論理値の「H」となる。このため、スイッチングノイ
ズ30が入力される直前にサンプリングされた信号電圧が
ホールド期間Tの間ホールドされて出力されることにな
る。 このようなサンプル・ホールド回路38の出力信号n
(同図(B)参照),入力信号kは、差動アンプ42の反
転入力端子,非反転入力端子に各々入力され、ここで誤
差検出が行なわれる。検出された誤差信号は、サンプル
・ホールド回路44に供給される。このサンプル・ホール
ド回路44には、タイミング・ジェネレータ40からホール
ド期間Tの終了直前からT/2の期間論理値の「H」とな
るスイッチング信号o(同図(F)参照)が供給されて
いる。 このため、スイッチング信号oが論理値の「L」の間
は、前記誤差信号のサンプリングが行なわれる。しか
し、スイッチング信号oが論理値の「H」になると、ホ
ールド期間Tの終了直前にサンプリングされた誤差信号
電圧が、T/2の間ホールドされて出力されることにな
る。これによって、ホールド期間Tの終了直前における
サンプル・ホールド回路38の出力信号nと入力信号kの
誤差t(同図(B)参照),すなわちノイズ補間期間に
おける信号電圧の変化量が取り出される。 このようなサンプル・ホールド回路44の出力は、パル
ス・ジェネレータ(P.G.)46に供給される。このパルス
・ジェネレータ46は、タイミング・ジェネレータ40から
入力されているスイッチング信号oが論理値の「L」の
ときは「0」V電位を出力し、論理値が「H」の間だけ
サンプル・ホールド回路44からの電圧をそのまま出力す
る。従って、幅T/2,高さtの補正パルスi(同図(C)
参照)がパルス・ジェネレータ46によって発生出力され
る。 この補正パルスiは、加算器48でサンプル・ホールド
回路38の出力信号nと加算されてその補正が行なわれ、
出力信号j(同図(D)参照)として出力端子50から出
力される。 信号nには、ホールド期間Tにおいて本来有るべき信
号とホールド電圧との差だけの欠落部分αが生じている
が(同図(B)の破線部分参照)、この欠落部分αを三
角形で近似した面積と同じ面積βを有する補正パルスi
が、ホールド期間T/2の間に補うことで信号の補間が行
なわれる。 出力端子50から出力された出力信号jがローパスフィ
ルタ(図示せず)を通過すると、低周波成分ほど遅延を
受けるとともに、高周波成分ほど減衰を受けるようにな
る。従って、信号jは、第8図(G)に示す信号pのよ
うに、本来有るべき信号波形に一層近づくようになる。
また、本来の信号波形から正方向と負方向にずれた部分
のエネルギ量もほぼ等しくなってキャンセルされるの
で、聴感上の補正効果も高くなる。In video tape recorders and the like, audio signals are frequency-modulated and recorded on a deep part of a magnetic medium, and then a video signal is recorded on the surface layer of the medium. And frequency-multiplexed recording. In such a helical scan video tape recorder in which sound is recorded by FM, switching noise generated when switching the head reproduction output signal in synchronization with the rotation of the rotating head during reproduction (in the following description, the lack of reproduction signal An appropriate signal interpolation circuit is used for the purpose of reducing the noise caused by the signal interpolation. FIG. 4 shows an example of such a signal interpolation circuit. This conventional example is disclosed in Japanese Patent Publication No. 1-24433. FIG. 5 shows waveforms of main parts in the apparatus of FIG. In these figures, an input terminal 10 receives, for example, a signal a (see FIG. 5 (A)) on which a switching noise 30 is superimposed. This signal a is amplified by the input amplifier 12 having a low output impedance, and thereafter, is switched.
Supplied to A switching signal b (see FIG. 1B) generated by a known method is also supplied to the switch circuit 14 through an input terminal 16. Switching signal b
Is a signal generated by detecting these signals at the time of switching the reproduction signal of the rotary magnetic head or at the time of lack of the reproduction signal. During the period in which the switching noise 30 does not occur, the switching signal b has the logical value “H”. Therefore, the switch circuit 14 is closed, and the output of the input amplifier 12 passes through the switch circuit 14 as it is. The passed signal charges and discharges the hold capacitor 18 on the one hand, and an output amplifier with high input impedance on the other hand.
Output from 20. On the other hand, during the period in which the switching noise 30 occurs, the switching signal b has the logical value “L”, and the switching circuit 14
Is opened. Therefore, the voltage value held in the hold capacitor 18 immediately before the input of the switching noise 30 is output from the output amplifier 20. The output signal c of the output amplifier 20 (see FIG. 3C) is output from the output terminal 22 on one side, and is supplied to the slope prediction circuit 24 on the other side. The slope prediction circuit 24 generates and outputs a slope prediction voltage d (see FIG. 3D) in which the slope of the input signal c is predicted by differentiating the signal. The slope prediction voltage d is delayed by the minute time τ by the delay circuit 26 and supplied to the voltage-current conversion circuit 28. In the voltage-current conversion circuit 28, the slope predicted voltage d after the delay is converted into the corresponding current e (see FIG. 9E). The converted current signal e is supplied to a hold capacitor 18 in order to correct a signal during a hold period (a period during which noise is generated). In this case, when the switch circuit 14 is closed, the impedance of the switch circuit 14 and the output impedance of the input amplifier 12 are sufficiently low, so that the current e flows through them and flows into the hold capacitor 18. There is no. However, during the hold period when the switch circuit 14 is in the open state, the impedance of the switch circuit 14 becomes sufficiently high together with the input impedance of the output amplifier 20. Therefore, the current e flows into the hold capacitor 18. That is, immediately after the start of the hold period, a current based on the slope prediction voltage d predicted from the input signal a at the time before (past) by the delay time τ flows into the hold capacitor 18. Accordingly, the current f flowing through the hold capacitor 18 is as shown in FIG. 5 (F) as a whole. In the example shown in the figure, since the slope of the input signal a immediately before the input of the switching noise 30 is negative, the current f is also negative. This causes the hold capacitor 18 to discharge. Therefore, when the current f does not flow, the hold voltage held at a constant potential changes at a slope predicted from the input signal a immediately before the input of the switching noise 30, whereby the signal is interpolated. Becomes This change in the hold voltage is supplied again from the output amplifier 20 to the gradient prediction circuit 24, and the gradient is predicted. However, since the change in the differential value immediately after the start of the hold period is small, the slope prediction voltage d output from the slope prediction circuit 24 has substantially the same value (see 32 in FIG. 3D). The predicted slope voltage d again supplies the current f to the hold capacitor 18 via the delay circuit 26 and the voltage-current conversion circuit 28. Therefore, the interpolation with the gradient predicted from the input signal a immediately before the input of the switching noise 30 is continued. Hereinafter, the same operation is repeated, and the predicted slope information goes through a loop of hold capacitor 18 → output amplifier 20 → slope prediction circuit 24 → delay circuit 26 → voltage-current conversion circuit 28 → hold capacitor 18. During the noise interpolation period (hold period T), the slope is almost the same (34 in FIG.
), The signal is interpolated. As a result, output terminal 22
Has a waveform similar to a waveform obtained by removing the switching noise 30 from the input signal a. Next, another conventional example is shown in FIG. FIG. 8 shows a signal waveform of a main part of this example. In these figures, switching noise 30
Is superimposed on the input terminal (see FIG. 8 (A)).
It is assumed that the signal is input to the sample-and-hold circuit 38 via the signal 36. The switching signal m (see (E) in the figure), which has the logical value “H” during a certain period including the period during which the switching noise 30 is generated, is supplied from the timing generator 40 to the sample-and-hold circuit 38. Outside the fixed period, the switching signal m has the logical value “L”. Therefore, the signal k is output as it is while being sampled. On the other hand, switching noise
During a certain period including the 30 occurrence period, the switching signal m
Becomes the logical value “H”. For this reason, the signal voltage sampled immediately before the input of the switching noise 30 is held and output during the hold period T. The output signal n of such a sample and hold circuit 38
The input signal k is input to the inverting input terminal and the non-inverting input terminal of the differential amplifier 42, respectively, where the error detection is performed. The detected error signal is supplied to the sample and hold circuit 44. The switching signal o (see (F) in the same figure), which has the logical value “H” of the period T / 2 immediately before the end of the hold period T, is supplied from the timing generator 40 to the sample-hold circuit 44. . For this reason, while the switching signal o has the logical value “L”, the sampling of the error signal is performed. However, when the switching signal o becomes the logical value “H”, the error signal voltage sampled immediately before the end of the hold period T is held and output for T / 2. As a result, the error t between the output signal n and the input signal k of the sample / hold circuit 38 immediately before the end of the hold period T (see FIG. 7B), that is, the amount of change in the signal voltage during the noise interpolation period is extracted. The output of the sample and hold circuit 44 is supplied to a pulse generator (PG) 46. The pulse generator 46 outputs a "0" V potential when the switching signal o input from the timing generator 40 has a logical value "L", and samples and holds only while the logical value is "H". The voltage from the circuit 44 is output as it is. Accordingly, a correction pulse i having a width T / 2 and a height t ((C) in FIG.
Is generated and output by the pulse generator 46. This correction pulse i is added to the output signal n of the sample-and-hold circuit 38 by the adder 48 and the correction is performed.
The signal is output from the output terminal 50 as an output signal j (see FIG. 3D). The signal n has a missing portion α corresponding to the difference between the signal originally required in the hold period T and the hold voltage (see the broken line in FIG. 3B), and the missing portion α is approximated by a triangle. Correction pulse i having the same area β as the area
However, the interpolation of the signal is performed by supplementing during the hold period T / 2. When the output signal j output from the output terminal 50 passes through a low-pass filter (not shown), the lower frequency components are delayed, and the higher frequency components are attenuated. Therefore, the signal j comes closer to the signal waveform that should originally exist, like the signal p shown in FIG. 8 (G).
In addition, since the energy amounts of the portions deviated in the positive direction and the negative direction from the original signal waveform are almost equal to each other and cancelled, the effect of correcting the audibility is enhanced.
しかしながら、以上のような従来技術には次のような
不都合がある。まず、第4図に示した信号補間回路で
は、ホールド・コンデンサ18→出力アンプ20→……→電
流−電圧変換回路28→ホールド・コンデンサ18というル
ープゲインが適切でないと、第6図にI,IIで示すように
信号の補間が良好に行なわれない。従って、かかるルー
プゲインの適切な調整を行なう必要がある。 ところが、回路のIC化の際などに生ずる回路特性のバ
ラツキにより、かかるループゲインが不適切となって補
間効果にもバラツキが生じてしまう。また、傾斜予測回
路24が微分回路によって構成されているため、高域のノ
イズ成分が強調されることになり、結果的に信号の過大
な補間が行なわれてしまう場合があるという不都合もあ
る。これは、特にFM音声信号の記録が行なわれるビデオ
テープレコーダにおいて、顕著に発生する。 次に、第7図の信号補間回路では、信号の補間がホー
ルド期間Tの後に行なわれるので、波形再現性は必ずし
も良好とは言えない。また、第9図に示すように、補正
部分が三角形で近似できない場合には、補正ができない
か(同図(A)参照),補正をしきれない(同図(B)
参照)という不都合がある。 本発明は、かかる点に鑑みてなされたもので、回路特
性のバラツキによる補正特性のバラツキを吸収するとと
もに、ノイズ成分による誤補間を効果的に抑制して補間
誤差のない良好な波形再現を行なうことができる信号補
間回路を提供することを、その目的とするものである。However, the above conventional techniques have the following disadvantages. First, in the signal interpolation circuit shown in FIG. 4, if the loop gain of the hold capacitor 18 → the output amplifier 20 →... → the current-voltage conversion circuit 28 → the hold capacitor 18 is not appropriate, FIG. As shown by II, signal interpolation is not performed well. Therefore, it is necessary to appropriately adjust the loop gain. However, due to variations in circuit characteristics that occur when the circuit is formed into an IC, the loop gain becomes inappropriate and the interpolation effect also varies. Further, since the slope prediction circuit 24 is constituted by a differentiating circuit, a high-frequency noise component is emphasized, and as a result, there is a disadvantage that excessive interpolation of a signal may be performed. This remarkably occurs particularly in a video tape recorder in which an FM audio signal is recorded. Next, in the signal interpolation circuit of FIG. 7, since the signal interpolation is performed after the hold period T, the waveform reproducibility is not always good. Further, as shown in FIG. 9, when the correction portion cannot be approximated by a triangle, the correction cannot be performed (see FIG. 9A) or the correction cannot be completed (FIG. 9B).
Reference). SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and absorbs variations in correction characteristics due to variations in circuit characteristics, effectively suppresses erroneous interpolation due to noise components, and performs good waveform reproduction without interpolation errors. It is an object of the present invention to provide a signal interpolating circuit capable of performing the above.
本発明は、入力信号中に含まれている瞬間的なノイズ
の発生期間中に、傾斜予測手段によって予測された傾斜
に基づく信号補間を行なう信号補間回路において、前記
入力信号と,前記傾斜予測が行なわれた補間信号との誤
差を求める誤差検出手段と、これによって検出された補
間誤差に対応する面積の補正信号を生成する補正信号生
成手段と、この補正信号により前記補間誤差の面積を補
正する補正手段と、前記入力信号に継続的に含まれるノ
イズのレベルを検出するノイズレベル検出手段と、これ
によって検出されたノイズレベルを所定の基準レベルと
比較する比較手段と、これによってノイズレベルが所定
の基準レベルを越えたと判断されたときに前記傾斜予測
手段による信号補間の補間量を減衰させる減衰手段とを
備えたことを特徴とするものである。The present invention provides a signal interpolation circuit for performing signal interpolation based on a gradient predicted by a gradient prediction means during a period of occurrence of an instantaneous noise included in an input signal, wherein the input signal and the gradient prediction are performed. Error detection means for obtaining an error from the interpolation signal performed; correction signal generation means for generating a correction signal having an area corresponding to the interpolation error detected thereby; and correcting the area of the interpolation error with the correction signal Correction means; noise level detection means for continuously detecting the level of noise contained in the input signal; comparison means for comparing the detected noise level with a predetermined reference level; Attenuating means for attenuating an interpolation amount of signal interpolation by the inclination predicting means when it is determined that the reference level exceeds the reference level. Is shall.
本発明によれば、ノイズ発生期間中の傾斜予測補間が
行なわれた補間信号に対して、まず入力信号との間の誤
差検出が行なわれる。次に、その検出結果に基づいて、
誤差の程度に対応する面積の補正信号が生成される。そ
して、この補正信号によって、前記補間信号に対する信
号面積の補正が行なわれる。更に、前記入力信号に継続
的に含まれるノイズのレベルが検出され、これが所定の
基準レベルと比較される。その結果、ノイズレベルが所
定の基準レベルを越えたときには、傾斜予測による信号
補間量が減衰される。これにより、ノイズレベルが高い
ときの過補間が抑制される。According to the present invention, an error between an input signal and an interpolated signal subjected to slope prediction interpolation during a noise occurrence period is first detected. Next, based on the detection result,
A correction signal having an area corresponding to the degree of the error is generated. Then, the correction signal is used to correct the signal area for the interpolation signal. Further, the level of noise continuously contained in the input signal is detected and compared with a predetermined reference level. As a result, when the noise level exceeds a predetermined reference level, the signal interpolation amount based on the slope prediction is attenuated. This suppresses excessive interpolation when the noise level is high.
以下、本発明にかかる信号補間回路の一実施例につい
て添付図面を参照しながら説明する。なお、上述した従
来例と同様または相当する構成部分については、同一の
符号を用いることとする。 第1図には、本実施例の主要部の構成が示されてい
る。本実施例では、同図に示すように、第1及び第2の
サンプル・ホールド回路が設けられている。まず、入力
アンプ12,スイッチ回路14,ホールド・コンデンサ18,出
力アンプ20によって第1のサンプル・ホールド回路52が
構成されている。 これらのうち、入力アンプ12及び出力アンプ20の出力
側は、誤差検出アンプ42の非反転入力側及び反転入力側
に各々接続されている。この誤差検出アンプ42によっ
て、出力アンプ20から出力される補間信号c(以下、
「一次補間信号」という)と入力信号aとの誤差が求め
られ、誤差信号gが出力されるようになっている。 次に、誤差検出アンプ42の出力側には、スイッチ回路
54,ホールド・コンデンサ56,パルス・ジェネレータ46に
よって構成された第2のサンプル・ホールド回路58が接
続されている。また、入力端子16は、タイミング・ジェ
ネレータ40の入力側に接続されており、その出力側は、
前記スイッチ回路54,パルス・ジェネレータ46に各々接
続されている。これによって、スイッチング信号bに基
づいてタイミング・ジェネレータ40で生成されたスイッ
チング信号hが、スイッチ回路54,パルス・ジェネレー
タ46に各々供給されるようになっている。スイッチング
信号bは、例えば回転磁気ヘッドの再生信号切換時や再
生信号の欠落時に、それらを公知の手段により検出する
ことによって生成される信号である。 次に、スイッチング信号hは、ホールド期間Tの終了
直前よりこのホールド期間Tに対し所定の期間,例えば
T/2の間論理値の「L」となり、その他の期間は論理値
の「H」となる信号である。スイッチング信号hが
「H」のときスイッチ回路54は閉状態となり、誤差検出
アンプ42から出力された誤差信号がホールド・コンデン
サ56を充放電するようになっている。 また、スイッチング信号hが「L」になるとスイッチ
回路54が開状態となり、直前に出力されていた誤差信号
電圧がホールド・コンデンサ56でT/2のホールド期間だ
けホールドされ、パルス・ジェネレータ46に出力される
ようになっている。 パルス・ジェネレータ46にも、同様にタイミング・ジ
ェネレータ40からスイッチング信号hが供給されてい
る。このパルス・ジェネレータ46は、スイッチング信号
hが「H」の間は0V電位を出力し、「L」の間だけホー
ルド・コンデンサ56から入力されたホールド電圧を出力
するものである。 以上のようなサンプル・ホールド回路52,58の各出力
側は、信号の二次補間を行なう加算器48の入力側に各々
接続されている。また、加算器48の出力側は、出力端子
50に接続されている。 ところで、例えばビデオテープレコーダの磁気ヘッド
によって再生された周波数変調音声信号は、復調回路
(図示せず)によって周波数復調される。通常の周波数
復調では、復調回路の後段に音声信号帯域のみを通過さ
せるカットオフ周波数の低いローパスフィルタが設けら
れており、復調信号はこのフィルタを通過する。ところ
が、このような回路では、スイッチングノイズなどのノ
イズが前記ローパスフィルタによって積分され、そのノ
イズ重畳期間が実際のノイズ発生期間よりも長くなって
信号の補間が困難となる。 このため、周波数復調後のローパスフィルタのカット
オフ周波数を音声信号の周波数帯域に比べて高く(例え
ば数100KHz程度)設定することにより、短い期間で補間
を行なうようにする。本実施例では、このように設定さ
れたローパスフィルタの出力信号が、前記入力端子10に
補間回路への入力信号として供給されるようになってい
る。そして、従来例の説明で述べたように、補間回路の
出力信号がほぼ音声信号帯域のみを通過させるローパス
フィルタを通過した出力信号となるようになっている。 このような場合において、補間回路の入力信号中に音
声信号帯域以外のノイズ成分が多く含まれていると、誤
った傾斜予測が行なわれて的確なスイッチングノイズの
補間が行なわれないことがある。このような継続的なノ
イズによる不都合を防止する手段について、以下説明す
る。 第1図において、上述した入力端子10には、バンドパ
スフィルタ60及び検波回路62によって構成されたノイズ
レベル検出回路64が接続されている。これによって、入
力信号aの中から音声信号帯域を含まない所定の帯域の
ノイズ成分が取り出されるとともに、その直流検波が行
なわれてノイズレベルが検出されるようになっている。
例えば、FM音声記録を行うヘリカルスキャン方式のビデ
オテープレコーダにおいてヘッド再生出力信号の切替え
ノイズ除去を行なう場合には、50kHz〜250kHzのノイズ
成分レベルが検出されるようになっている。 次に、ノイズレベル検出回路64の出力側には、比較回
路66が接続されており、これによって検出されたノイズ
レベルと所定の基準レベルとの比較が行なわれるように
なっている。その結果、ノイズレベルが基準レベルを越
えているときは例えば論理値の「H」,下回っていると
きは論理値の「L」となる信号が出力されるようになっ
ている。 他方、上述した遅延回路26の出力側には、アースとの
間に減衰回路68が接続されている。この減衰回路68は、
コンデンサ70,スイッチ回路72が直列接続された構成と
なっており、スイッチ回路72には前記比較回路66の比較
出力が供給されている。そして、比較出力が論理値の
「L」のときはスイッチ回路70は開状態となり、論理値
の「H」のときは開状態となるように構成されている。
これによって、入力信号aに含まれるノイズレベルが一
定以上となった場合には、スイッチ回路72が閉となって
遅延回路26の出力の一部がアースされ、前記傾斜予測の
ループゲインが減衰するようになっている。なお、その
他の構成部分は、上述した従来技術と同様である。 次に、以上のように構成された本実施例の全体的動作
について、第2図のタイムチャートを参照しながら説明
する。 a.ノイズレベルが低いとき まず、入力信号aに継続的あるいは常時含まれるノイ
ズのレベル,特にその高域成分が低く、比較回路66の比
較出力が「L」でスイッチ回路72が開状態となっている
場合について説明する。 上述した従来技術の場合と同様に、入力信号aにスイ
ッチングノイズ30が重畳しているものとすると(第2図
(A)参照)、第1のサンプル・ホールド回路52から
は、第4図の従来例と同様の動作でスイッチングノイズ
30の発生期間に傾斜予測補間が行なわれた一次補間信号
cが出力される(同図(B)〜(F)参照)。ここで、
回路特性のバラツキなどの原因により、スイッチングノ
イズ発生期間の終了時点(ホールド期間Tの終了時点)
で同図(C)にΔtで示す一次補間誤差が発生したとす
る。 この一次補間誤差Δtを含む一次補間信号cは、入力
信号aとともに誤差検出アンプ42に入力されここで両者
の差が検出される。検出された誤差信号gは、サンプル
・ホールド回路58のスイッチ回路54に入力される。 次に、サンプル・ホールド回路58では、通常はタイミ
ング・ジェネレータ40から供給されるタイミング信号h
が論理値の「H」のため、パルス・ジェネレータ46の出
力信号iは「0」である(同図(I)参照)。しかし、
スイッチ回路54が閉となるので、入力誤差信号gはホー
ルド・コンデンサ56に供給される。 ところが、スイッチングノイズ30の発生期間の終了直
前からT/2の期間では、スイッチング信号hが論理値の
「L」となる。このため、スイッチングノイズ30の発生
期間の終了直前にサンプリングされた誤差信号電圧がホ
ールド・コンデンサ56にホールドされ、これがパルス・
ジェネレータ48から出力されることになる。このときの
出力パルスは、幅T/2,高さΔtである。この補正パルス
は、一次補間信号cとともに加算器48に供給され、ここ
でそれらの加算が行なわれて二次補間信号jが得られる
(同図(J)参照)。そして、この二次補間信号jが出
力端子50から出力されることになる。 上述した一次補間信号cには、ホールド期間Tにおけ
る本来の信号(第2図(C)の破線参照)との間に誤補
間部分Δαが存在する。ところが、二次補間信号jで
は、この誤補間部分Δαを三角形で近似したときの面積
分に相当する面積Δβの補正パルスが付加されている。 このため、フィルタなどを利用するようにすれば、良
好に一次補間信号cに含まれる誤補間部分Δαを除去で
き、全体として一層良好な信号補間が可能となる。 b.ノイズレベルが高いとき 次に、入力信号aに継続的に含まれるノイズのレベル
が高い場合について説明する。このときは、ノイズレベ
ル検出回路62で検出されたノイズレベルが基準レベルを
越えるようになり、比較回路66の比較結果に基づいて減
衰回路66のスイッチ回路70が閉となる。このため、電圧
−電流変換回路28の入力が適度に減衰される。このた
め、高域のノイズ成分が多く、傾斜予測回路24から過大
な傾斜予測信号dが出力されても、電圧−電流変換回路
28の入力は適度に小さくなり、過大な傾斜予測補間によ
る補間誤差が一次補間信号cに生じることはない。 換言すれば、ループゲインの減衰によって傾斜予測補
間と前値ホールドによる補間との中間的な補間が、一次
補間として行なわれるようになる。 そして、この一次補間によって生じた比較的小さな補
間誤差は、更に上述した第2のサンプル・ホールド回路
58と加算器48による二次補間によって補正される。従っ
て、高域ノイズが多い場合の補間誤差は、全体として効
果的に抑制される。 このように、本実施例によれば、傾斜予測補間によっ
てまず一次補間信号を求め、これに信号ホールドによる
面積近似のパルス付加による補正を行なって二次補間信
号を得ることとしたので、傾斜予測補間による一次補間
信号に生じた回路特性のバラツキによる補間誤差が二次
補間によって補正吸収され、補間誤差は良好に低減され
て波形再現性も向上する。 また、入力信号に継続的に含まれるノイズレベルに応
じて傾斜予測補間ループのゲインが減衰するようにした
ので、高帯域のノイズ成分が多い場合でも過大な傾斜予
測補間による誤補間が良好に抑制されるようになる。 なお、本発明は、何ら上述した実施例に限定されるも
のではなく、例えば、遅延回路26がなくても適当な信号
遅延があるときは、遅延回路26を省略するようにしても
よい。また、タイミング・ジェネレータ40が発生するス
イッチング信号hの論理値が「H」となる期間も、スイ
ッチングノイズ補間期間Tの1/2に限定されず、1/4、1/
8など他の値としてよい。この場合、誤差検出アンプ44
に2倍、4倍などのゲインを持たせたり、第3図に示す
如くパルス・ジェネレータ42の出力側に2倍、4倍など
のゲインを持つアンプ74を設けるようにすればよい。す
なわち、一次補間信号cの誤補間部分の面積Δαと補間
パルスの面積Δβとほぼ同じになるようにすればよい
(Δα≒Δβ=(T/2)・Δt)。 更に、減衰回路66は、例えば傾斜予測回路24の入力側
や出力側に設けるなど傾斜予測のループゲインを減衰可
能であれば、いずれに接続を行なうようにしてもよい。
その他、同様の作用を奏するように種々設計変更可能で
ある。Hereinafter, an embodiment of a signal interpolation circuit according to the present invention will be described with reference to the accompanying drawings. Note that the same reference numerals are used for components that are the same as or correspond to those of the above-described conventional example. FIG. 1 shows a configuration of a main part of the present embodiment. In this embodiment, as shown in the figure, first and second sample-and-hold circuits are provided. First, the input amplifier 12, the switch circuit 14, the hold capacitor 18, and the output amplifier 20 constitute a first sample / hold circuit 52. Of these, the output sides of the input amplifier 12 and the output amplifier 20 are connected to the non-inverting input side and the inverting input side of the error detection amplifier 42, respectively. The error detection amplifier 42 outputs an interpolation signal c (hereinafter, referred to as an output signal c) from the output amplifier 20.
An error between the "primary interpolation signal") and the input signal a is obtained, and an error signal g is output. Next, a switch circuit is provided on the output side of the error detection amplifier 42.
A second sample-and-hold circuit 58 constituted by 54, a hold capacitor 56, and a pulse generator 46 is connected. The input terminal 16 is connected to the input side of the timing generator 40, and its output side is
The switch circuit 54 and the pulse generator 46 are connected to each other. Thus, the switching signal h generated by the timing generator 40 based on the switching signal b is supplied to the switch circuit 54 and the pulse generator 46, respectively. The switching signal b is a signal generated by detecting these signals by a known means, for example, when switching the reproduction signal of the rotary magnetic head or when the reproduction signal is missing. Next, the switching signal h is applied for a predetermined period, for example, immediately before the end of the hold period T with respect to the hold period T, for example.
The signal becomes a logical value "L" during T / 2 and a logical value "H" in other periods. When the switching signal h is "H", the switch circuit 54 is closed, and the error signal output from the error detection amplifier 42 charges and discharges the hold capacitor 56. When the switching signal h becomes "L", the switch circuit 54 is opened, the error signal voltage output immediately before is held by the hold capacitor 56 for the hold period of T / 2, and output to the pulse generator 46. It is supposed to be. The switching signal h is similarly supplied from the timing generator 40 to the pulse generator 46. The pulse generator 46 outputs a 0V potential while the switching signal h is “H”, and outputs a hold voltage input from the hold capacitor 56 only while the switching signal h is “L”. Each output side of the sample and hold circuits 52 and 58 is connected to an input side of an adder 48 that performs quadratic interpolation of a signal. The output side of the adder 48 is an output terminal
Connected to 50. By the way, for example, a frequency-modulated audio signal reproduced by a magnetic head of a video tape recorder is frequency-demodulated by a demodulation circuit (not shown). In ordinary frequency demodulation, a low-pass filter having a low cutoff frequency that allows only the audio signal band to pass is provided at the subsequent stage of the demodulation circuit, and the demodulated signal passes through this filter. However, in such a circuit, noise such as switching noise is integrated by the low-pass filter, and the noise superimposed period is longer than the actual noise generation period, so that signal interpolation becomes difficult. Therefore, by setting the cutoff frequency of the low-pass filter after the frequency demodulation higher than the frequency band of the audio signal (for example, about several hundred KHz), interpolation is performed in a short period. In the present embodiment, the output signal of the low-pass filter set as described above is supplied to the input terminal 10 as an input signal to the interpolation circuit. Then, as described in the description of the conventional example, the output signal of the interpolation circuit is an output signal that has passed through a low-pass filter that passes almost only the audio signal band. In such a case, if the input signal of the interpolation circuit contains many noise components other than the audio signal band, an erroneous slope prediction may be performed and accurate switching noise interpolation may not be performed. Means for preventing such inconvenience due to continuous noise will be described below. In FIG. 1, a noise level detection circuit 64 constituted by a band-pass filter 60 and a detection circuit 62 is connected to the input terminal 10 described above. As a result, a noise component of a predetermined band not including the audio signal band is extracted from the input signal a, and its DC detection is performed to detect a noise level.
For example, in a helical scan video tape recorder that performs FM audio recording, when switching head removal output signal noise is removed, a noise component level of 50 kHz to 250 kHz is detected. Next, a comparison circuit 66 is connected to the output side of the noise level detection circuit 64, and the detected noise level is compared with a predetermined reference level. As a result, when the noise level exceeds the reference level, a signal having a logical value “H”, for example, and when the noise level is lower than the reference level, a signal having a logical value “L” is output. On the other hand, an attenuation circuit 68 is connected between the output side of the delay circuit 26 and the ground. This attenuation circuit 68
The configuration is such that a capacitor 70 and a switch circuit 72 are connected in series, and the switch circuit 72 is supplied with the comparison output of the comparison circuit 66. The switch circuit 70 is configured to be in an open state when the comparison output has a logical value “L”, and to be in an open state when the logical value is “H”.
As a result, when the noise level included in the input signal a becomes equal to or higher than a certain value, the switch circuit 72 is closed, a part of the output of the delay circuit 26 is grounded, and the loop gain for the slope prediction is attenuated. It has become. The other components are the same as those of the above-described conventional technology. Next, the overall operation of the present embodiment configured as described above will be described with reference to the time chart of FIG. a. When the noise level is low First, the level of the noise continuously or always included in the input signal a, especially its high frequency component is low, the comparison output of the comparison circuit 66 is "L", and the switch circuit 72 is opened. Will be described. As in the case of the above-described prior art, assuming that the switching noise 30 is superimposed on the input signal a (see FIG. 2A), the first sample and hold circuit 52 outputs the signal of FIG. Switching noise in the same operation as the conventional example
The primary interpolation signal c subjected to the slope prediction interpolation during the 30 occurrence period is output (see FIGS. 3B to 3F). here,
At the end of the switching noise generation period (end of the hold period T) due to variations in circuit characteristics, etc.
Suppose that a primary interpolation error indicated by Δt in FIG. The primary interpolation signal c including the primary interpolation error Δt is input to the error detection amplifier 42 together with the input signal a, where the difference between the two is detected. The detected error signal g is input to the switch circuit 54 of the sample and hold circuit 58. Next, in the sample and hold circuit 58, the timing signal h normally supplied from the timing generator 40 is used.
Is a logical value "H", the output signal i of the pulse generator 46 is "0" (see FIG. 1I). But,
Since the switch circuit 54 is closed, the input error signal g is supplied to the hold capacitor 56. However, in a period of T / 2 immediately before the end of the period in which the switching noise 30 is generated, the switching signal h has the logical value “L”. Therefore, the error signal voltage sampled immediately before the end of the period during which the switching noise 30 is generated is held by the hold capacitor 56, and this is
It will be output from the generator 48. The output pulse at this time has a width T / 2 and a height Δt. The correction pulse is supplied to the adder 48 together with the primary interpolation signal c, where they are added to obtain a secondary interpolation signal j (see FIG. 10 (J)). Then, the secondary interpolation signal j is output from the output terminal 50. The above-mentioned primary interpolation signal c has an erroneous interpolation part Δα between the original signal in the hold period T (see the broken line in FIG. 2C). However, in the secondary interpolation signal j, a correction pulse having an area Δβ corresponding to an area obtained by approximating the erroneous interpolation part Δα with a triangle is added. For this reason, if a filter or the like is used, the erroneous interpolation portion Δα included in the primary interpolation signal c can be removed satisfactorily, and better signal interpolation can be achieved as a whole. b. When the Noise Level is High Next, the case where the level of the noise continuously included in the input signal a is high will be described. At this time, the noise level detected by the noise level detection circuit 62 exceeds the reference level, and the switch circuit 70 of the attenuation circuit 66 is closed based on the comparison result of the comparison circuit 66. Therefore, the input of the voltage-current conversion circuit 28 is appropriately attenuated. For this reason, even if the slope prediction circuit 24 has a large amount of high-frequency noise components and outputs an excessive slope prediction signal d, the voltage-current conversion circuit
The input at 28 becomes appropriately small, and no interpolation error due to excessive slope prediction interpolation occurs in the primary interpolation signal c. In other words, the intermediate interpolation between the gradient prediction interpolation and the interpolation based on the previous value hold is performed as the primary interpolation by the attenuation of the loop gain. The relatively small interpolation error caused by the primary interpolation is further reduced by the second sample-and-hold circuit described above.
It is corrected by quadratic interpolation by 58 and adder 48. Therefore, the interpolation error when there is a lot of high-frequency noise is effectively suppressed as a whole. As described above, according to the present embodiment, first, the primary interpolation signal is obtained by the slope prediction interpolation, and the secondary interpolation signal is obtained by performing the correction by adding the pulse of the area approximation by the signal hold. The interpolation error due to the variation in the circuit characteristics generated in the primary interpolation signal by the interpolation is corrected and absorbed by the secondary interpolation, the interpolation error is reduced favorably, and the waveform reproducibility is improved. In addition, since the gain of the slope prediction interpolation loop is attenuated according to the noise level continuously included in the input signal, erroneous interpolation due to excessive slope prediction interpolation is satisfactorily suppressed even when there are many high band noise components. Will be done. The present invention is not limited to the above-described embodiment. For example, if there is an appropriate signal delay without the delay circuit 26, the delay circuit 26 may be omitted. Further, the period during which the logic value of the switching signal h generated by the timing generator 40 is “H” is not limited to 1/2 of the switching noise interpolation period T, but is 1, 1 /
Other values such as 8 may be used. In this case, the error detection amplifier 44
In this case, an amplifier 74 having a gain of 2 times, 4 times or the like may be provided on the output side of the pulse generator 42 as shown in FIG. That is, the area Δα of the erroneous interpolation part of the primary interpolation signal c and the area Δβ of the interpolation pulse may be substantially the same (Δα ≒ Δβ = (T / 2) · Δt). Furthermore, the attenuation circuit 66 may be connected to any of the slope prediction circuits 24 provided that it can attenuate the slope prediction loop gain, such as being provided on the input side or output side of the slope prediction circuit 24.
In addition, various design changes can be made to achieve the same operation.
以上説明したように、本発明にかかる信号補間回路に
よれば、傾斜予測補間による補間信号に対して、その補
間信号の有する誤差に対応する面積の補正信号による信
号面積の補正を行なうようにしたので、傾斜予測による
補間信号に回路特性のバラツキで補間誤差が生じても面
積による補間によって効果的にその吸収が行なわれ、補
間誤差は良好に低減されて波形再現性も向上するという
効果があるとともに、信号に継続的に含まれるノイズの
レベルが高くなったときに、傾斜予測補間における補間
量を減衰させることとしたので、過大な傾斜予測による
誤補間の発生が良好に抑制されるという効果がある。As described above, according to the signal interpolation circuit of the present invention, the signal area is corrected by the correction signal of the area corresponding to the error of the interpolation signal with respect to the interpolation signal by the slope prediction interpolation. Therefore, even if an interpolation error occurs due to a variation in circuit characteristics in the interpolation signal based on the inclination prediction, the interpolation is effectively performed by the area, and the interpolation error is effectively reduced, and the waveform reproducibility is improved. At the same time, when the level of noise continuously included in the signal increases, the amount of interpolation in the slope prediction interpolation is attenuated, so that the occurrence of erroneous interpolation due to excessive slope prediction is effectively suppressed. There is.
【図面の簡単な説明】 第1図は本発明の一実施例にかかる信号補間回路を示す
構成図、第2図は前記実施例の動作を示す波形図、第3
図は前記実施例の変形例を示す主要部の構成図、第4図
は従来の信号補間回路の一例を示す構成図、第5図及び
第6図は第4図の従来例の動作を示す波形図、第7図は
他の従来例を示す構成図、第8図は第7図の従来例の動
作を示す波形図、第9図は第7図の従来例における不都
合を示す説明図である。 18,56……ホールド・コンデンサ、24……傾斜予測回
路、26……遅延回路、28……電圧−電流変換回路、40…
…タイミング・ジェネレータ、42……誤差検出アンプ、
48……加算器、52……第1のサンプル・ホールド回路、
58……第2のサンプル・ホールド回路、64……ノイズレ
ベル検出回路、66……比較回路、68……減衰回路。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a signal interpolation circuit according to one embodiment of the present invention, FIG. 2 is a waveform diagram showing the operation of the embodiment, FIG.
FIG. 4 is a configuration diagram of a main part showing a modification of the above embodiment, FIG. 4 is a configuration diagram showing an example of a conventional signal interpolation circuit, and FIGS. 5 and 6 show operations of the conventional example of FIG. FIG. 7 is a configuration diagram showing another conventional example, FIG. 8 is a waveform diagram showing the operation of the conventional example of FIG. 7, and FIG. 9 is an explanatory diagram showing inconvenience in the conventional example of FIG. is there. 18, 56… hold capacitor, 24… slope prediction circuit, 26… delay circuit, 28… voltage-current conversion circuit, 40…
… Timing generator, 42… Error detection amplifier,
48 ... adder, 52 ... first sample and hold circuit,
58: second sample and hold circuit, 64: noise level detection circuit, 66: comparison circuit, 68: attenuation circuit.
Claims (1)
の発生期間中に、傾斜予測手段によって予測された傾斜
に基づく信号補間を行なう信号補間回路において、 前記入力信号と,前記傾斜予測が行なわれた補間信号と
の誤差を求める誤差検出手段と、 これによって検出された補間誤差に対応する面積の補正
信号を生成する補正信号生成手段と、 この補正信号により前記補間誤差の面積を補正する補正
手段と、 前記入力信号に継続的に含まれるノイズのレベルを検出
するノイズレベル検出手段と、 これによって検出されたノイズレベルを所定の基準レベ
ルと比較する比較手段と、 これによってノイズレベルが所定の基準レベルを越えた
と判断されたときに前記傾斜予測手段による信号補間の
補間量を減衰させる減衰手段と、 を備えたことを特徴とする信号補間回路。1. A signal interpolation circuit for performing signal interpolation based on a gradient predicted by a gradient predicting means during a period of occurrence of an instantaneous noise included in an input signal. Error detection means for obtaining an error from the interpolation signal subjected to the correction, correction signal generation means for generating a correction signal having an area corresponding to the interpolation error detected thereby, and correcting the area of the interpolation error with the correction signal A noise level detecting means for continuously detecting a level of noise continuously included in the input signal; a comparing means for comparing the noise level detected thereby with a predetermined reference level; Attenuating means for attenuating the amount of signal interpolation by the inclination predicting means when it is determined that the predetermined reference level has been exceeded. A signal interpolation circuit characterized by the following.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251060A JP2570485B2 (en) | 1990-09-19 | 1990-09-19 | Signal interpolation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251060A JP2570485B2 (en) | 1990-09-19 | 1990-09-19 | Signal interpolation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04129064A JPH04129064A (en) | 1992-04-30 |
JP2570485B2 true JP2570485B2 (en) | 1997-01-08 |
Family
ID=17217030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2251060A Expired - Lifetime JP2570485B2 (en) | 1990-09-19 | 1990-09-19 | Signal interpolation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2570485B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186102A (en) * | 1983-04-06 | 1984-10-22 | Sanyo Electric Co Ltd | Circuit for eliminating noise in sound signal |
JPS6035838A (en) * | 1983-08-08 | 1985-02-23 | Victor Co Of Japan Ltd | Reducing device of impulsive noise |
-
1990
- 1990-09-19 JP JP2251060A patent/JP2570485B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04129064A (en) | 1992-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4637036A (en) | Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern | |
JPH0620388A (en) | Digital information reproducing device | |
JPH09213007A (en) | Data reproducing device | |
US6256157B1 (en) | Method and apparatus for removing noise spikes | |
JP2570485B2 (en) | Signal interpolation circuit | |
US6762895B2 (en) | Magnetic disk drive and position error signal generation method | |
KR900005064B1 (en) | Noise reduction apparatus | |
JPS58164384A (en) | Magnetic recording and reproducing device | |
JPS63239655A (en) | Information recording and reproducing device | |
JPS6223142Y2 (en) | ||
JP2602342B2 (en) | Switching noise eliminator | |
RU1827648C (en) | Device for playback and monitoring of amplitude modulation factor of magnetic recording medium playback signal | |
JP3334187B2 (en) | VTR recording speed mode discriminating circuit | |
SU1480106A1 (en) | Device for producing digital signals reproducible from magnetic medium | |
JP2658575B2 (en) | Tracking device | |
JPH0589455A (en) | Modulation waveform inspecting method for flexible disk | |
JPH0746469B2 (en) | Information signal reproducing device | |
JPH04305869A (en) | Dropout correcting circuit | |
JPH0573317B2 (en) | ||
JPH06180971A (en) | Envelope detection circuit | |
JPS623411A (en) | Reading circuit for floppy disk device | |
JPS585478B2 (en) | Yomitori Cairo | |
JPH01211274A (en) | Drop out detector | |
JPH0413785B2 (en) | ||
JPS6165627A (en) | Noise reduction device |