JP2570034B2 - Sub screen circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、テレビジョン（ＴＶ）
受像機等に内蔵され、ＰＯＰ（Ｐｉｃｔｕｒｅ Ｏｕｔ
Ｐｉｃｔｕｒｅ）を実現する子画面回路に関する。そ
して、この発明は特に、構成が簡単であり、温度や電圧
変化に対しても安定に動作し、なおかつ、調整作業の不
要な子画面回路を提供することを目的としている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television (TV).
POP (Picture Out)
(Picture). It is another object of the present invention to provide a small-screen circuit which has a simple structure, operates stably with respect to changes in temperature and voltage, and requires no adjustment work.

【０００２】[0002]

【従来の技術】１６：９のワイドアスペクト比のＣＲＴ
を有する表示装置で、アスペクト比４：３の画面（これ
を親画面とする）を表示すると、ＣＲＴ上に映像の表示
されない空き部分が生じる。この空き部分に、図４に示
すような子画面を挿入表示して、マルチメディア化を図
ることが近年行われている。前記子画面が、親画面の外
側に表示されるという意味で、その子画面をＰＯＰと呼
んでいる。アスペクト比１６：９の画面上では、親画
面、子画面とも、アスペクト比４：３となる。2. Description of the Related Art A 16: 9 wide aspect ratio CRT.
When a screen having an aspect ratio of 4: 3 (hereinafter referred to as a parent screen) is displayed on a display device having the above-mentioned configuration, an empty portion where no video is displayed is generated on the CRT. In recent years, it has been practiced to insert and display a child screen as shown in FIG. The child screen is called POP in the sense that the child screen is displayed outside the parent screen. On a screen with an aspect ratio of 16: 9, both the parent screen and the child screen have an aspect ratio of 4: 3.

【０００３】ＰＯＰは、親画面を損ねることなく表示さ
れなければならない。図６に、従来の子画面回路（ＰＯ
Ｐ型の回路）を含む、ＴＶ受像機の出力回路を示す。図
６において、信号線１から入来した親画面用ＮＴＳＣ映
像信号は、時間軸圧縮回路（アスペクトコンバータ）２
によって３／４に時間的に圧縮され、信号線３より出力
される。図５（ａ）はアスペクトコンバータ２の入力信
号を示しており、図５（ｂ）はその出力信号を示してい
る。図に示すように、映像信号は時間Ｔｐから時間Ｔｐ
１に圧縮されている。なお、ＴＨは水平走査期間であ
る。The POP must be displayed without damaging the parent screen. FIG. 6 shows a conventional small screen circuit (PO
2 shows an output circuit of a TV receiver including a P-type circuit). In FIG. 6, a main screen NTSC video signal received from a signal line 1 is transmitted to a time axis compression circuit (aspect converter) 2.
Is temporally compressed to 3/4 and output from the signal line 3. FIG. 5A shows an input signal of the aspect converter 2, and FIG. 5B shows an output signal thereof. As shown in the figure, the video signal changes from time Tp to time Tp.
It is compressed to 1. Note that TH is a horizontal scanning period.

【０００４】一方、子画面表示回路７には、子画面用Ｎ
ＴＳＣ映像信号が信号線５から供給される。また、子画
面表示回路７には、親画面用ＮＴＳＣ映像信号の同期信
号が、同期分離回路６から供給される。子画面表示回路
７は、子画面用の映像信号を子画面側に同期して書込
み、親画面側に同期して読出す画像メモリを備えてい
る。この書込み／読出し動作により、親画面の水平同
期、垂直同期に対して一定のタイミングで子画面をＣＲ
Ｔ１０（アスペクト比１６：９のＣＲＴ）に表示するこ
とができる。On the other hand, a small-screen display circuit 7 has a small-screen N
A TSC video signal is supplied from a signal line 5. Further, a synchronization signal of the main screen NTSC video signal is supplied from the synchronization separation circuit 6 to the small screen display circuit 7. The small-screen display circuit 7 includes an image memory that writes a video signal for the small-screen in synchronization with the small-screen side and reads out the video signal in synchronization with the main-screen side. By this writing / reading operation, the child screen is CR at a certain timing with respect to the horizontal synchronization and vertical synchronization of the main screen.
It can be displayed on T10 (CRT with an aspect ratio of 16: 9).

【０００５】子画面表示回路７は、映像信号出力端子８
とスイッチ制御出力端子９とを備えており、端子８，９
は高速スイッチ１２に接続されている。高速スイッチ１
２を、スイッチ制御出力端子９からの信号に応じて、ア
スペクトコンバータ２側と子画面表示回路７側とに切換
えることにより、子画面用映像信号の親画面用映像信号
へのはめ込みが行われる。The sub-screen display circuit 7 has a video signal output terminal 8
And a switch control output terminal 9.
Are connected to the high-speed switch 12. High-speed switch 1
2 is switched between the aspect converter 2 side and the sub-screen display circuit 7 in accordance with the signal from the switch control output terminal 9, whereby the video signal for the sub-screen is inserted into the video signal for the main screen.

【０００６】図５（ｃ）は子画面表示回路７の子画面用
映像信号出力を示しており、図５（ｄ）はそのスイッチ
制御出力を示している。図５（ｄ）に示すＴｃは、子画
面表示エリア信号である高速スイッチ制御信号（以下、
ＦＳ信号と呼ぶ）である。このＦＳ信号が高速スイッチ
１２に供給されると、高速スイッチ１２は子画面表示回
路７側に切換わり、子画面用映像信号がＣＲＴ１０に出
力される。ＦＳ信号の立上がりタイミングＴＤ１と、親
画面の表示終了タイミングＴＤ（図５（ｂ）参照）とを
比べて、表示終了タイミングＴＤより立上がりタイミン
グＴＤ１が長いと、親画面と子画面との間にすきまが生
じる。また、表示終了タイミングＴＤより立上がりタイ
ミングＴＤ１が短いと、子画面が親画面の右端に食い込
んでしまう。このようにタイミングＴＤとＴＤ１とがず
れると、不都合が生じるので、ＰＯＰ機能を高品質に達
成するには、タイミングＴＤ１とＴＤとを正確に一致さ
せる必要がある。FIG. 5C shows a video signal output for a small screen of the small screen display circuit 7, and FIG. 5D shows a switch control output thereof. Tc shown in FIG. 5D is a high-speed switch control signal (hereinafter, referred to as a small screen display area signal).
FS signal). When this FS signal is supplied to the high-speed switch 12, the high-speed switch 12 is switched to the small-screen display circuit 7 side, and the small-screen video signal is output to the CRT 10. The rising timing TD1 of the FS signal is compared with the display end timing TD of the main screen (see FIG. 5B). Occurs. If the rising timing TD1 is shorter than the display ending timing TD, the child screen bites into the right end of the parent screen. If the timings TD and TD1 deviate in this way, inconvenience occurs. To achieve a high quality POP function, the timings TD1 and TD need to be accurately matched.

【０００７】そこで、子画面表示回路７には、親画面の
水平同期信号のタイミングをトリガとして、ＴＤ１の時
間が経過した後にＦＳ信号を発生する（タイミングＴＤ
１とＴＤとを正確に一致させる）タイミング回路が設け
られている。Therefore, the small-screen display circuit 7 generates an FS signal after a lapse of TD1 with the timing of the horizontal synchronization signal of the main screen as a trigger (timing TD).
1 and a TD).

【０００８】しかし、精度のよいタイミングＴＤ１を得
るタイミング回路は、温度や電源電圧の変動に対しても
安定な発振回路を必要とし、高価な回路となっていた。
さらに、親画面の表示終了タイミングＴＤが一定でない
場合には、タイミングＴＤの変動に追従してタイミング
ＴＤ１を変化させる調整回路が必要となり、回路全体の
複雑化を招いていた。また、調整回路や高価な発振回路
を設けても、親画面の表示終了タイミングＴＤが温度や
電源電圧などに対して安定度が悪い場合には、親画面と
子画面との間にわずかにすきまが生じることがあり、あ
る程度ＰＯＰ品位を犠牲にしなければならないことがあ
った。However, the timing circuit that obtains the accurate timing TD1 requires an oscillation circuit that is stable against fluctuations in temperature and power supply voltage, and is an expensive circuit.
Further, when the display end timing TD of the main screen is not constant, an adjustment circuit that changes the timing TD1 in accordance with the fluctuation of the timing TD is required, and the entire circuit is complicated. Even if an adjustment circuit or an expensive oscillation circuit is provided, if the display end timing TD of the main screen is not stable with respect to temperature, power supply voltage, and the like, there is a slight clearance between the main screen and the sub-screen. POP quality may have to be sacrificed to some extent.

【０００９】[0009]

【発明が解決しようとする課題】この発明が解決しよう
とする課題は、構成が簡単であり、温度や電圧変化に対
しても安定に動作し、なおかつ、調整作業が不要で精度
の良い子画面回路とするには、どのような手段を講じな
ければならないかという点にある。The problem to be solved by the present invention is that the sub-screen has a simple structure, operates stably with respect to changes in temperature and voltage, and does not require any adjustment work and has high accuracy. The point is what kind of measures must be taken to make a circuit.

【００１０】[0010]

【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、親画面の映像信号を時間軸圧縮す
る時間軸圧縮回路と、子画面の映像信号を表示させる子
画面表示回路と、前記時間軸圧縮回路から出力される圧
縮された親画面の映像信号の表示期間に対応した親画面
表示エリア信号が前記時間軸圧縮回路から供給されると
共に、前記子画面の映像信号の表示期間に対応した子画
面表示エリア信号が前記子画面表示回路から供給される
論理回路と、前記圧縮された親画面の映像信号と、前記
子画面の映像信号とを、前記論理回路の出力信号に応じ
て切換えて出力する切換回路とを備え、表示装置に親画
面と子画面とを同時に表示させる子画面回路であって、
前記子画面表示回路は、前記子画面表示エリア信号を前
記親画面表示エリア信号終了前に発生し、前記論理回路
は、前記親画面表示エリア信号の供給期間中は切換制御
信号を出力せず、前記親画面表示エリア信号が供給され
ておらず前記子画面表示エリア信号が供給されている期
間に前記切換制御信号を出力し、前記切換回路は、前記
切換制御信号が供給されるときのみ、前記子画面の映像
信号を出力することを特徴とする子画面回路を提供する
ものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a time axis compression circuit for compressing a video signal of a main screen in a time axis, and a small screen display circuit for displaying a video signal of a small screen. When the with the main screen display area signal corresponding to the display period of the compressed main picture video signal is output from the time base compression circuit is supplied from the time base compression circuit, the display of the video signal child screen A logic circuit in which a child screen display area signal corresponding to a period is supplied from the child screen display circuit, a video signal of the compressed parent screen, and a video signal of the child screen, to an output signal of the logic circuit. A switching circuit for switching and outputting according to the sub-screen, the sub-screen circuit for simultaneously displaying the main screen and the sub-screen on the display device,
The sub-screen display circuit generates the sub-screen display area signal before the end of the main-screen display area signal, and the logic circuit controls switching during the supply period of the main-screen display area signal.
No signal is output, and the main screen display area signal is supplied.
The sub-screen display area signal is not supplied
The switching control signal is output during the switching, and the switching circuit
It is an object of the present invention to provide a sub-screen circuit which outputs a video signal of the sub-screen only when a switching control signal is supplied.

【００１１】[0011]

【実施例】図１にこの発明の一実施例を示す。図２はそ
の実施例の動作タイミングを示す図、図３は論理回路の
一例を示す図である。なお、従来例と同一の部分には同
一の符号を付し、その部分の具体的説明は省略する。FIG. 1 shows an embodiment of the present invention. FIG. 2 is a diagram showing an operation timing of the embodiment, and FIG. 3 is a diagram showing an example of a logic circuit. The same parts as those in the conventional example are denoted by the same reference numerals, and a specific description of the parts will be omitted.

【００１２】図１において、アスペクトコンバータ２ａ
は、信号線１から入来した親画面用ＮＴＳＣ映像信号を
３／４に時間的に圧縮して、信号線３より出力すると共
に、親画面の表示範囲を示す親画面有効範囲識別信号
（以下、親画面表示エリア信号と呼ぶ）を信号線１３に
出力する。論理回路１４には、この親画面表示エリア信
号と、子画面表示回路７ａから子画面表示エリア信号で
あるＦＳ信号（第１の制御信号）とが供給される。論理
回路１４の出力は、高速スイッチ１２を制御する第２の
制御信号となる。In FIG. 1, an aspect converter 2a
Is obtained by compressing the NTSC video signal for the main screen input from the signal line 1 temporally to 3/4, outputting the signal from the signal line 3, and displaying a main screen effective range identification signal (hereinafter, referred to as a main screen display range). , A main screen display area signal) to the signal line 13. The logic circuit 14 is supplied with the parent screen display area signal and the FS signal (first control signal) which is a child screen display area signal from the child screen display circuit 7a. The output of the logic circuit 14 becomes a second control signal for controlling the high-speed switch 12.

【００１３】論理回路１４は、信号線１３からの親画面
表示エリア信号が存在するときのみ、端子９からのＦＳ
信号を出力しない機能を有する。即ち、ＦＳ信号をＸ、
親画面表示エリア信号をＹ、論理回路１４の出力をＺと
すると、 Ｚ＝Ｘ・バーＹ と表せる。論理回路１４は、親画面の表示エリア内で
は、第１の制御信号であるＦＳ信号を無効とし（親画面
の表示エリア内では、高速スイッチ１２を親画面側から
切換えない）、親画面の表示エリア外ではＦＳ信号を有
効とする（親画面の表示エリア外で、高速スイッチ１２
を子画面側に切換える）。論理回路１４は、図１に示す
ように、ＮＯＴ回路とＡＮＤ回路とにより構成でき、簡
単な回路構成である。The logic circuit 14 controls the FS from the terminal 9 only when the main screen display area signal from the signal line 13 is present.
Has the function of not outputting a signal. That is, when the FS signal is X,
Assuming that the main screen display area signal is Y and the output of the logic circuit 14 is Z, the following expression can be obtained. The logic circuit 14 invalidates the FS signal, which is the first control signal, in the display area of the main screen (does not switch the high-speed switch 12 from the main screen side in the display area of the main screen), and displays the main screen. Outside the area, the FS signal is valid.
To the small screen side). The logic circuit 14 can be configured by a NOT circuit and an AND circuit, as shown in FIG. 1, and has a simple circuit configuration.

【００１４】図２に動作タイミングを示す。図２（ｅ）
は信号線３の圧縮された親画面用の映像信号、図２
（ｆ）は親画面表示エリア信号、図２（ｇ）は端子８か
ら出力される子画面用の映像信号、図２（ｈ）は端子９
から出力される子画面表示エリア信号であるＦＳ信号、
図２（ｉ）は論理回路１４から出力される第２の制御信
号である。なお、図２（ｅ）、（ｇ）、（ｈ）の波形
は、図５（ｂ）、（ｃ）、（ｄ）の波形とそれぞれ同一
である。図２にも示すように、親画面表示エリア信号
（ｆ）の立下がりと、第２の制御信号（ｉ）の立上がり
は、一致している。これは、前述した論理回路１４の動
作によるものである。親画面表示エリア信号（ｆ）の立
下がりと、第２の制御信号（ｉ）の立上がりとが一致し
ているので、第２の制御信号によって高速スイッチ１２
を切換えれば、常に親画面の表示エリア終了直後に子画
面側にスイッチを切換えることができる。FIG. 2 shows the operation timing. FIG. 2 (e)
2 is a compressed video signal for the main screen of the signal line 3, and FIG.
(F) is a main screen display area signal, FIG. 2 (g) is a video signal for a child screen output from the terminal 8, and FIG.
FS signal which is a small screen display area signal output from
FIG. 2I shows a second control signal output from the logic circuit 14. The waveforms in FIGS. 2E, 2G, and 2H are the same as the waveforms in FIGS. 5B, 5C, and 5D, respectively. As shown in FIG. 2, the fall of the main screen display area signal (f) coincides with the rise of the second control signal (i). This is due to the operation of the logic circuit 14 described above. Since the fall of the main screen display area signal (f) coincides with the rise of the second control signal (i), the high speed switch 12 is turned on by the second control signal.
Can be always switched to the child screen immediately after the end of the display area of the main screen.

【００１５】従って、親画面の表示終了タイミングＴＤ
の変動を見込んで、予め親画面表示エリア信号とＦＳ信
号とをオーバーラップするように設定（親画面表示エリ
ア信号終了前にＦＳ信号が発生するよう設定）しておけ
ば、常に親画面の表示エリア終了直後に子画面側に高速
スイッチ１２を切換えることができるので、この子画面
回路は、親画面に悪影響を与えることなく高品位なＰＯ
Ｐ表示ができる。オーバーラップ量は、親画面の表示終
了タイミングＴＤの予想される変動量に応じて設定すれ
ばよい。また、ＦＳ信号の立上がりタイミングの精度
は、親画面表示エリア信号とオーバーラップする程度の
精度でよいので、子画面表示回路７ａ内の発振回路は安
価なものでよい。さらに、親画面の表示終了タイミング
ＴＤの変動に追従するための調整回路はもちろん不要
（調整作業も不要）であるので、子画面回路全体の回路
構成を簡略化できる。Accordingly, the display end timing TD of the main screen
Is set in advance so that the main screen display area signal and the FS signal are overlapped (set so that the FS signal is generated before the end of the main screen display area signal), the main screen is always displayed. Since the high-speed switch 12 can be switched to the sub-screen immediately after the end of the area, this sub-screen circuit has a high quality PO without adversely affecting the main screen.
P display is possible. The amount of overlap may be set according to the expected amount of change in the display end timing TD of the main screen. Also, since the accuracy of the rising timing of the FS signal may be such that it overlaps with the main screen display area signal, the oscillation circuit in the small screen display circuit 7a may be inexpensive. Furthermore, since an adjustment circuit for following the change of the display end timing TD of the main screen is of course unnecessary (adjustment work is not required), the circuit configuration of the entire sub-screen circuit can be simplified.

【００１６】このように、ＮＯＴ回路とＡＮＤ回路とか
ら成る簡単な構成の論理回路を設けることにより、この
子画面回路は、全体の構成が簡単でありながら、温度や
電圧変化に対しても安定に動作し、かつ、親画面を損ね
ることがなく高精度であり、さらに、調整作業が不要で
ある。As described above, by providing the logic circuit having a simple configuration including the NOT circuit and the AND circuit, the sub-screen circuit has a simple configuration and is stable against temperature and voltage changes. , High accuracy without damaging the parent screen, and no adjustment work is required.

【００１７】ここで、子画面は一般的にＰＯＰ（Ｐｉｃ
ｔｕｒｅ Ｏｕｔ Ｐｉｃｔｕｒｅ）としてのみ表示さ
れる場合は希であり、ＰＩＰ（Ｐｉｃｔｕｒｅ Ｉｎ
Ｐｉｃｔｕｒｅ）としても表示（親画面内に表示）され
るのが普通である。ＰＩＰ表示を実現させる場合には、
論理回路１４を、親画面表示エリア信号入力が常時ゼロ
となり、端子９からのＦＳ信号をそのまま出力するよう
に制御（論理回路１４の動作を停止させる）すればよ
い。Here, the child screen is generally POP (Pic).
It is rare that the information is displayed only as “Ture Out Picture”.
(Picture) is normally displayed (displayed in the parent screen). To realize PIP display,
The logic circuit 14 may be controlled (the operation of the logic circuit 14 is stopped) so that the main screen display area signal input is always zero and the FS signal from the terminal 9 is output as it is.

【００１８】次に、高速スイッチ１２の扱う信号は、Ｔ
ＴＬレベルではなく、１Ｖppの低い電圧に規定されてい
る。これに対応して、論理回路１４の入力信号も約１Ｖ
ppの信号に設定されていることが多い。この場合、論理
回路１４をトランジスタ等を使用して実現できる。その
一例を図３に示す。９は子画面表示回路７ａのスイッチ
制御出力端子であり、１３は、アスペクトコンバータ２
ａから親画面表示エリア信号が供給される信号線であ
り、１００は論理回路１４のＰＯＰ／ＰＩＰモード切換
制御端子である。回路動作を簡単に説明する。まず、モ
ード切換制御端子１００からＰＯＰモード信号が供給さ
れている場合（端子１００がローの場合）について説明
する。NPN トランジスタＱ１は親画面表示エリア信号存
続期間を問わず常にオフとなっている。スイッチ制御出
力端子９から供給されるＦＳ信号は、エミッタフォロワ
用のNPN トランジスタＱ３がオンの時、信号線９ａに出
力される。NPN トランジスタＱ２は親画面表示エリア信
号でオンとなる。よって、親画面表示エリア信号存続期
間、トランジスタＱ２がオン状態（この時トランジスタ
Ｑ３はオフ）で、ＦＳ信号は信号線９ａに伝送されず、
高速スイッチ１２は子画面側には切換わらない。一方、
親画面表示エリア信号が終了すると、トランジスタＱ２
がオフ状態（この時トランジスタＱ３はオン）となり、
ＦＳ信号は信号線９ａに伝送され、高速スイッチ１２は
子画面側に切換わる。Next, the signal handled by the high-speed switch 12 is T
It is specified at a low voltage of 1 Vpp, not at the TL level. Correspondingly, the input signal of the logic circuit 14 is also about 1 V
It is often set to a pp signal. In this case, the logic circuit 14 can be realized using transistors and the like. An example is shown in FIG. 9 is a switch control output terminal of the small screen display circuit 7a, and 13 is an aspect converter 2
a is a signal line to which a main screen display area signal is supplied from a, and 100 is a POP / PIP mode switching control terminal of the logic circuit 14. The circuit operation will be briefly described. First, a case where the POP mode signal is supplied from the mode switching control terminal 100 (when the terminal 100 is low) will be described. NPN transistor Q1 is always off regardless of the duration of the main screen display area signal. The FS signal supplied from the switch control output terminal 9 is output to the signal line 9a when the emitter follower NPN transistor Q3 is on. The NPN transistor Q2 is turned on by the main screen display area signal. Therefore, the transistor Q2 is on (at this time, the transistor Q3 is off) for the duration of the main screen display area signal, and the FS signal is not transmitted to the signal line 9a.
The high-speed switch 12 does not switch to the small screen side. on the other hand,
When the main screen display area signal ends, the transistor Q2
Is turned off (at this time, the transistor Q3 is turned on),
The FS signal is transmitted to the signal line 9a, and the high-speed switch 12 switches to the small screen side.

【００１９】次に、モード切換制御端子１００からＰＩ
Ｐモード信号が供給されている場合は、トランジスタＱ
１は常にオンとなる。このとき、トランジスタＱ２は親
画面表示エリア信号には無関係に常にオフとなり（トラ
ンジスタＱ３はオンとなり）、ＦＳ信号発生時点ですぐ
にＦＳ信号が信号線９ａに出力される。よって、ＰＩＰ
表示が行われる。Next, the mode switching control terminal 100
When the P-mode signal is supplied, the transistor Q
1 is always on. At this time, the transistor Q2 is always turned off irrespective of the main screen display area signal (the transistor Q3 is turned on), and the FS signal is immediately output to the signal line 9a when the FS signal is generated. Therefore, PIP
Display is performed.

【００２０】論理回路１４は上記以外の方法でも、もち
ろん実現でき、また、正論理でなく負論理おいても同様
の目的を達成できることはいうまでもない。Of course, the logic circuit 14 can be realized by a method other than the above, and it is needless to say that the same purpose can be achieved by using a negative logic instead of a positive logic.

【００２１】[0021]

【発明の効果】以上の通り、簡単な構成の論理回路を設
けたことにより、本発明になる子画面回路は、全体の構
成が簡単でありながら、温度や電圧変化に対しても安定
に動作し、かつ、親画面を損ねることがなく高精度であ
り、さらに、調整作業が不要である。As described above, by providing a logic circuit having a simple configuration, the child screen circuit according to the present invention has a simple overall configuration and operates stably with respect to changes in temperature and voltage. In addition, the accuracy is high without damaging the parent screen, and no adjustment work is required.

【図面の簡単な説明】[Brief description of the drawings]

【図１】一実施例を示す図である。FIG. 1 is a diagram showing one embodiment.

【図２】一実施例の動作タイミングを示す図である。FIG. 2 is a diagram showing an operation timing of one embodiment.

【図３】論理回路の一例を示す図である。FIG. 3 is a diagram illustrating an example of a logic circuit.

【図４】ＰＯＰの概念を説明するための図である。FIG. 4 is a diagram for explaining the concept of POP.

【図５】図６に示す回路の動作タイミングを示す図であ
る。FIG. 5 is a diagram showing operation timings of the circuit shown in FIG. 6;

【図６】従来の子画面回路（ＰＯＰ回路）を含む、ＴＶ
受像機の出力回路を示す図である。FIG. 6 shows a TV including a conventional small screen circuit (POP circuit).
FIG. 3 is a diagram illustrating an output circuit of the receiver.

【符号の説明】[Explanation of symbols]

２ａ アスペクトコンバータ（時間軸圧縮回路） ６ 同期分離回路 ７ａ 子画面表示回路 １０ ＣＲＴ １２ 高速スイッチ １４ 論理回路 2a Aspect converter (time axis compression circuit) 6 Synchronization separation circuit 7a Small screen display circuit 10 CRT 12 High-speed switch 14 Logic circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】親画面の映像信号を時間軸圧縮する時間軸
圧縮回路と、 子画面の映像信号を表示させる子画面表示回路と、 前記時間軸圧縮回路から出力される圧縮された親画面の
映像信号の表示期間に対応した親画面表示エリア信号が
前記時間軸圧縮回路から供給されると共に、前記子画面
の映像信号の表示期間に対応した子画面表示エリア信号
が前記子画面表示回路から供給される論理回路と、 前記圧縮された親画面の映像信号と、前記子画面の映像
信号とを、前記論理回路の出力信号に応じて切換えて出
力する切換回路とを備え、表示装置に親画面と子画面と
を同時に表示させる子画面回路であって、 前記子画面表示回路は、前記子画面表示エリア信号を前
記親画面表示エリア信号終了前に発生し、 前記論理回路は、前記親画面表示エリア信号の供給期間
中は切換制御信号を出力せず、前記親画面表示エリア信
号が供給されておらず前記子画面表示エリア信号が供給
されている期間に前記切換制御信号を出力し、 前記切換回路は、前記切換制御信号が供給されるときの
み、前記子画面の映像信号を出力することを特徴とする
子画面回路。1. A time axis compression circuit for compressing a video signal of a main screen on a time axis , a small screen display circuit for displaying a video signal of a small screen, and a compressed main screen output from the time axis compression circuit. A main screen display area signal corresponding to the display period of the video signal is supplied from the time axis compression circuit, and a small screen display area signal corresponding to the display period of the video signal of the small screen is supplied from the small screen display circuit. A switching circuit that switches and outputs the compressed video signal of the main screen and the video signal of the child screen according to the output signal of the logic circuit. And a sub-screen circuit for simultaneously displaying the sub-screen and the sub-screen, wherein the sub-screen display circuit generates the sub-screen display area signal before the end of the main screen display area signal, and the logic circuit displays the main screen display. D During the supply period of the A signal is not output switching control signal, the child screen display area signals the main screen display area signal is not supplied is supplied
Are the outputs switching control signals to the period is, the switching circuit only when the switching control signal is supplied, the child screen circuit and outputs a video signal of the child screen.