JP2564426B2 - 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ - Google Patents
電流ミラー・プルダウンを有する高速プッシュプル・ドライバInfo
- Publication number
- JP2564426B2 JP2564426B2 JP2405099A JP40509990A JP2564426B2 JP 2564426 B2 JP2564426 B2 JP 2564426B2 JP 2405099 A JP2405099 A JP 2405099A JP 40509990 A JP40509990 A JP 40509990A JP 2564426 B2 JP2564426 B2 JP 2564426B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- voltage
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、論理およびメモリー・
アレイ・チップに使用される高性能なプッシュプル・ド
ライバに関し、特に出力の負になる遷移が正になる遷移
と実質的に同じ速さで行われるドライバに関する。
アレイ・チップに使用される高性能なプッシュプル・ド
ライバに関し、特に出力の負になる遷移が正になる遷移
と実質的に同じ速さで行われるドライバに関する。
【０００２】
【従来の技術】高性能プッシュプル・ドライバは、キャ
パシタンス負荷を有するラインにおけるその優れた駆動
能力の故に望ましい。しかし、今日使用されるこのよう
な技術水準のドライバは、共通の問題から免れない。即
ち、出力の負になる遷移が上昇する遷移よりも遅いこと
である。このような性能上の問題は、しばしば従来の設
計におけるオープン・コレクタ型プルダウン・トランジ
スタが、出力が高いレベルにある時遮断する（あるいは
略々その状態になる）ようにバイアスされるという事実
による。プルアップ・トランジスタとしてこれまで使用
されてきたエミッタ・フォロワをターンオンするのに要
する時間に比較して、プルダウン・トランジスタをター
ンオンする、即ちそれが導通するようバイアスするため
にはより多くの時間を要する。その結果は、非対称的な
ターンオンおよびターンオフの回路遅延を生じ、これに
より全体的な回路速度が影響を被る。
パシタンス負荷を有するラインにおけるその優れた駆動
能力の故に望ましい。しかし、今日使用されるこのよう
な技術水準のドライバは、共通の問題から免れない。即
ち、出力の負になる遷移が上昇する遷移よりも遅いこと
である。このような性能上の問題は、しばしば従来の設
計におけるオープン・コレクタ型プルダウン・トランジ
スタが、出力が高いレベルにある時遮断する（あるいは
略々その状態になる）ようにバイアスされるという事実
による。プルアップ・トランジスタとしてこれまで使用
されてきたエミッタ・フォロワをターンオンするのに要
する時間に比較して、プルダウン・トランジスタをター
ンオンする、即ちそれが導通するようバイアスするため
にはより多くの時間を要する。その結果は、非対称的な
ターンオンおよびターンオフの回路遅延を生じ、これに
より全体的な回路速度が影響を被る。
【０００３】例えば、1985年12月17日発行のBing-Fong
Maの米国特許第4,559,458号「ＥＣＬ回路のための温度
トラッキングおよび供給電圧から独立したライン・ドラ
イバ（Temperature Tracking and Supply Voltage Inde
pendent Line Driver for ECL Circuits）」において
は、プルダウン・トランジスタ対が小さな待機電流にな
るよう休止状態でバイアスされる。遷移検出回路が、高
いレベルから低いレベルへの遷移状態においてのみ強い
導通状態になるよう前記トランジスタ対を逓増的にバイ
アスする。他の時は常に、プルダウン・デバイスが、低
い待機電流を流してＤＣ電力消費を低減するように下方
にバイアスされる。
Maの米国特許第4,559,458号「ＥＣＬ回路のための温度
トラッキングおよび供給電圧から独立したライン・ドラ
イバ（Temperature Tracking and Supply Voltage Inde
pendent Line Driver for ECL Circuits）」において
は、プルダウン・トランジスタ対が小さな待機電流にな
るよう休止状態でバイアスされる。遷移検出回路が、高
いレベルから低いレベルへの遷移状態においてのみ強い
導通状態になるよう前記トランジスタ対を逓増的にバイ
アスする。他の時は常に、プルダウン・デバイスが、低
い待機電流を流してＤＣ電力消費を低減するように下方
にバイアスされる。
【０００４】
【発明が解決しようとする課題】本発明の１つの目的
は、従来技術のプルダウン・トランジスタ・デバイスと
関連するターンオン時の遅延を除去することにある。別
の目的は、休止状態のバイアスを増すことなくその導通
状態を強化させ得るプルダウン・トランジスタ・デバイ
スの提供にある。更に別の目的は、プルダウン動作を開
始するため２つの異なる電流ミラー回路の経路間の固定
されたバイアス電流のスイッチング動作を用いるプルダ
ウン・トランジスタ・デバイスの提供にある。他の目的
は、加えられるバイアス電流の大きさを変えることなく
プルダウン・トランジスタ・デバイスをオンにすること
にある。
は、従来技術のプルダウン・トランジスタ・デバイスと
関連するターンオン時の遅延を除去することにある。別
の目的は、休止状態のバイアスを増すことなくその導通
状態を強化させ得るプルダウン・トランジスタ・デバイ
スの提供にある。更に別の目的は、プルダウン動作を開
始するため２つの異なる電流ミラー回路の経路間の固定
されたバイアス電流のスイッチング動作を用いるプルダ
ウン・トランジスタ・デバイスの提供にある。他の目的
は、加えられるバイアス電流の大きさを変えることなく
プルダウン・トランジスタ・デバイスをオンにすること
にある。
【０００５】
【課題を解決するための手段および作用】低い値から高
い値への電圧遷移を生じる一方の信号相を第１出力（接
続点３）に発生すると共に高い値から低い値への電圧遷
移を生じる他方の信号相を第２出力（接続点４）に発生
し、又は、上記他方の信号相を上記第１出力（接続点
３）に発生すると共に上記一方の信号相を上記第２出力
（接続点４）に発生する２相スイッチング信号源を有す
る本発明に従うドライバ回路は、第１電源電圧（ＶＣ
Ｃ）に接続されたコレクタ及び上記第１出力（接続点
３）に接続されたベースを有する第１エミッタ・フォロ
ワ・トランジスタ（Ｔ４）と、上記第１電源電圧（ＶＣ
Ｃ）に接続されたコレクタ、上記第２出力（接続点４）
に接続されたベース及び出力端子（５）に接続されたエ
ミッタを有する第２エミッタ・フォロワ・トランジスタ
（ＴＨ）と、上記第１エミッタ・フォロワ・トランジス
タ（Ｔ４）のエミッタに接続されたコレクタ及び上記第
１電源電圧よりも低い第２電源電圧（ＶＴ）に接続され
たエミッタを有する第３トランジスタ（ＴＭ）と、上記
第２エミッタ・フォロワ・トランジスタ（ＴＨ）のエミ
ッタ及び上記出力端子（５）に接続されたコレクタ、上
記第３トランジスタ（ＴＭ）のエミッタに接続されたエ
ミッタ及び上記第３トランジスタ（ＴＭ）のベースに接
続されたベースを有し、上記第３トランジスタ（ＴＭ）
と共に電流ミラー回路を形成する第４トランジスタ（Ｔ
Ｌ）と、上記第３トランジスタ（ＴＭ）のベース及びコ
レクタの間に順方向に接続された第１ショットキー・ダ
イオード（Ｓ２）と、上記第４トランジスタ（ＴＬ）の
ベース及びコレクタの間に順方向に接続された第２ショ
ットキー・ダイオード（Ｓ１）と、上記第１電源電圧
（ＶＣＣ）と上記第３及び第４トランジスタ（ＴＭ、Ｔ
Ｌ）のベースとの間に接続されバイアス電流を与える抵
抗（Ｒ４）とを有し、上記第２エミッタ・フォロワ・ト
ランジスタ（ＴＨ）が上記一方の信号相の電圧遷移時に
ターン・オンされそして上記第１エミッタ・フォロワ・
トランジスタ（Ｔ４）が上記他方の信号相の電圧遷移時
にターン・オフされて上記第３トランジスタ（ＴＭ）及
び該第３トランジスタと電流ミラー回路を形成する上記
第４トランジスタ（ＴＬ）を流れる電流が制限されて上
記出力端子（５）の電圧が上昇した後に、上記第３トラ
ンジスタ（ＴＭ）のコレクタの電圧が更に低下したとき
に、上記第１ショットキー・ダイオード（Ｓ２）が導通
して上記抵抗（Ｒ４）を介するバイアス電流を上記第３
トランジスタ（ＴＭ）に流して、該第３トランジスタを
能動状態で導通させ、そして該第３トランジスタと電流
ミラー回路を形成する上記第４トランジスタ（ＴＬ）を
能動状態で導通させることを特徴とする。そして、上記
第２エミッタ・フォロワ・トランジスタ（ＴＨ）が上記
他方の信号相の電圧遷移時にターン・オフされそして上
記第１エミッタ・フォロワ・トランジスタ（Ｔ４）が上
記一方の電圧遷移時にターン・オンされて上記第３トラ
ンジスタ（ＴＭ）を遷移電流が流れて該遷移電流と同じ
値の電流が上記第４トランジスタ（ＴＬ）を流れて上記
出力端子（５）の電圧が降下した後に、上記第４トラン
ジスタ（ＴＬ）のコレクタの電圧が更に降下したとき
に、上記第２ショットキー・ダイオード（Ｓ１）が導通
して上記第４トランジスタ（ＴＬ）を飽和させずに能動
領域で導通させ、そして該第４トランジスタと電流ミラ
ー回路を形成する上記第３トランジスタ（ＴＭ）を能動
状態で導通させることを特徴とする。そして、上記第１
エミッタ・フォロワ・トランジスタのエミッタ及び上記
第３トランジスタのコレクタの間に第１電流制限抵抗
（Ｒ５）が接続されていることを特徴とする。そして、
上記第１電源電圧及び上記第２エミッタ・フォロワ・ト
ランジスタのコレクタの間に第２電流制限抵抗（Ｒ６）
が接続されていることを特徴とする。
い値への電圧遷移を生じる一方の信号相を第１出力（接
続点３）に発生すると共に高い値から低い値への電圧遷
移を生じる他方の信号相を第２出力（接続点４）に発生
し、又は、上記他方の信号相を上記第１出力（接続点
３）に発生すると共に上記一方の信号相を上記第２出力
（接続点４）に発生する２相スイッチング信号源を有す
る本発明に従うドライバ回路は、第１電源電圧（ＶＣ
Ｃ）に接続されたコレクタ及び上記第１出力（接続点
３）に接続されたベースを有する第１エミッタ・フォロ
ワ・トランジスタ（Ｔ４）と、上記第１電源電圧（ＶＣ
Ｃ）に接続されたコレクタ、上記第２出力（接続点４）
に接続されたベース及び出力端子（５）に接続されたエ
ミッタを有する第２エミッタ・フォロワ・トランジスタ
（ＴＨ）と、上記第１エミッタ・フォロワ・トランジス
タ（Ｔ４）のエミッタに接続されたコレクタ及び上記第
１電源電圧よりも低い第２電源電圧（ＶＴ）に接続され
たエミッタを有する第３トランジスタ（ＴＭ）と、上記
第２エミッタ・フォロワ・トランジスタ（ＴＨ）のエミ
ッタ及び上記出力端子（５）に接続されたコレクタ、上
記第３トランジスタ（ＴＭ）のエミッタに接続されたエ
ミッタ及び上記第３トランジスタ（ＴＭ）のベースに接
続されたベースを有し、上記第３トランジスタ（ＴＭ）
と共に電流ミラー回路を形成する第４トランジスタ（Ｔ
Ｌ）と、上記第３トランジスタ（ＴＭ）のベース及びコ
レクタの間に順方向に接続された第１ショットキー・ダ
イオード（Ｓ２）と、上記第４トランジスタ（ＴＬ）の
ベース及びコレクタの間に順方向に接続された第２ショ
ットキー・ダイオード（Ｓ１）と、上記第１電源電圧
（ＶＣＣ）と上記第３及び第４トランジスタ（ＴＭ、Ｔ
Ｌ）のベースとの間に接続されバイアス電流を与える抵
抗（Ｒ４）とを有し、上記第２エミッタ・フォロワ・ト
ランジスタ（ＴＨ）が上記一方の信号相の電圧遷移時に
ターン・オンされそして上記第１エミッタ・フォロワ・
トランジスタ（Ｔ４）が上記他方の信号相の電圧遷移時
にターン・オフされて上記第３トランジスタ（ＴＭ）及
び該第３トランジスタと電流ミラー回路を形成する上記
第４トランジスタ（ＴＬ）を流れる電流が制限されて上
記出力端子（５）の電圧が上昇した後に、上記第３トラ
ンジスタ（ＴＭ）のコレクタの電圧が更に低下したとき
に、上記第１ショットキー・ダイオード（Ｓ２）が導通
して上記抵抗（Ｒ４）を介するバイアス電流を上記第３
トランジスタ（ＴＭ）に流して、該第３トランジスタを
能動状態で導通させ、そして該第３トランジスタと電流
ミラー回路を形成する上記第４トランジスタ（ＴＬ）を
能動状態で導通させることを特徴とする。そして、上記
第２エミッタ・フォロワ・トランジスタ（ＴＨ）が上記
他方の信号相の電圧遷移時にターン・オフされそして上
記第１エミッタ・フォロワ・トランジスタ（Ｔ４）が上
記一方の電圧遷移時にターン・オンされて上記第３トラ
ンジスタ（ＴＭ）を遷移電流が流れて該遷移電流と同じ
値の電流が上記第４トランジスタ（ＴＬ）を流れて上記
出力端子（５）の電圧が降下した後に、上記第４トラン
ジスタ（ＴＬ）のコレクタの電圧が更に降下したとき
に、上記第２ショットキー・ダイオード（Ｓ１）が導通
して上記第４トランジスタ（ＴＬ）を飽和させずに能動
領域で導通させ、そして該第４トランジスタと電流ミラ
ー回路を形成する上記第３トランジスタ（ＴＭ）を能動
状態で導通させることを特徴とする。そして、上記第１
エミッタ・フォロワ・トランジスタのエミッタ及び上記
第３トランジスタのコレクタの間に第１電流制限抵抗
（Ｒ５）が接続されていることを特徴とする。そして、
上記第１電源電圧及び上記第２エミッタ・フォロワ・ト
ランジスタのコレクタの間に第２電流制限抵抗（Ｒ６）
が接続されていることを特徴とする。
【０００６】動作においては、２相出力は、２つのエミ
ッタ・フォロワおよびバイアス源と共に、固定バイアス
電流を前記電流ミラー回路のトランジスタの一方あるい
は他方に向ける。バイアス電流は、電流ミラー・トラン
ジスタの一方の側に向けられる時は出力ラインの迅速な
プルダウンを生じさせ、一方バイアス電流が他方の側に
向けられることにより出力ラインの迅速なプルアップが
可能となる。プルダウン・トランジスタをバイアスする
レベルの変化によるターンオン／ターンオフの遅延は除
去される。
ッタ・フォロワおよびバイアス源と共に、固定バイアス
電流を前記電流ミラー回路のトランジスタの一方あるい
は他方に向ける。バイアス電流は、電流ミラー・トラン
ジスタの一方の側に向けられる時は出力ラインの迅速な
プルダウンを生じさせ、一方バイアス電流が他方の側に
向けられることにより出力ラインの迅速なプルアップが
可能となる。プルダウン・トランジスタをバイアスする
レベルの変化によるターンオン／ターンオフの遅延は除
去される。
【０００７】
【実施例】図面のプッシュプル・ドライバ回路は、入力
段１と出力段２とからなる。入力段１は、トランジスタ
Ｔ１、Ｔ２およびＴ３、抵抗Ｒ１、Ｒ２およびＲ３、お
よび電圧源ＶＸ、ＶＣＣおよびＶＥＥからなるエミッタ
結合論理回路（ＥＣＬ）を含む。入力スイッチング信号
がＴ１のベースに印加される。逆相出力信号および同相
出力信号が、それぞれノード３、４に与えられる。トラ
ンジスタ・トランジスタ・ロジック（ＴＴＬ）あるいは
相補型金属酸化物半導体（ＣＭＯＳ）ロジックのような
ＥＣＬ論理回路技術以外のものも入力段１として使用で
きる。
段１と出力段２とからなる。入力段１は、トランジスタ
Ｔ１、Ｔ２およびＴ３、抵抗Ｒ１、Ｒ２およびＲ３、お
よび電圧源ＶＸ、ＶＣＣおよびＶＥＥからなるエミッタ
結合論理回路（ＥＣＬ）を含む。入力スイッチング信号
がＴ１のベースに印加される。逆相出力信号および同相
出力信号が、それぞれノード３、４に与えられる。トラ
ンジスタ・トランジスタ・ロジック（ＴＴＬ）あるいは
相補型金属酸化物半導体（ＣＭＯＳ）ロジックのような
ＥＣＬ論理回路技術以外のものも入力段１として使用で
きる。
【０００８】出力段２は、出力プルアップ用のエミッタ
・フォロワＴＨと、ＴＭおよびＴＬを有する電流ミラー
回路と、出力プルダウン用のエミッタ・フォロワＴ４を
含む。プルアップ・エミッタ・フォロワＴＨはノード４
の同位相信号に接続されるが、電流ミラー回路の一方の
電流通路のエミッタ・フォロワＴ４はノード３の逆位相
信号に接続される。このような接続は、出力ライン５に
おいて信号を非反転にする機能を生じる。ＴＨとＴ４の
入力段１に対する接続を単に交換するだけで、反転が望
ましい用途に対しては反転機能を与えることができる。
・フォロワＴＨと、ＴＭおよびＴＬを有する電流ミラー
回路と、出力プルダウン用のエミッタ・フォロワＴ４を
含む。プルアップ・エミッタ・フォロワＴＨはノード４
の同位相信号に接続されるが、電流ミラー回路の一方の
電流通路のエミッタ・フォロワＴ４はノード３の逆位相
信号に接続される。このような接続は、出力ライン５に
おいて信号を非反転にする機能を生じる。ＴＨとＴ４の
入力段１に対する接続を単に交換するだけで、反転が望
ましい用途に対しては反転機能を与えることができる。
【０００９】ターンオン／ターンオフの遅延を除去する
ため、電流ミラー・トランジスタＴＭおよびＴＬは、常
に能動的な導通モードにあるようにＶＣＣ、Ｒ４および
ＶＴによりバイアスされている。一定電流バイアスが、
ノード６においてＴＭおよびＴＬのベースに与えられ、
これらをオンに維持する。それぞれＴＬおよびＴＭのコ
レクタ−ベース間に接続されたショットキー・ダイオー
ドＳ１およびＳ２は、過大なバイアス電流を逃がしてＴ
ＬおよびＴＭの飽和を阻止するため用いられている。抵
抗Ｒ５およびＲ６は、出力の短絡回路保護のため用いら
れている。抵抗Ｒ５は、ノード７と８の間に挿入されて
ＴＬにおけるプルダウン電流を制限し、抵抗Ｒ６はＴＨ
のコレクタ回路に介挿されてプルアップ電流を制限す
る。
ため、電流ミラー・トランジスタＴＭおよびＴＬは、常
に能動的な導通モードにあるようにＶＣＣ、Ｒ４および
ＶＴによりバイアスされている。一定電流バイアスが、
ノード６においてＴＭおよびＴＬのベースに与えられ、
これらをオンに維持する。それぞれＴＬおよびＴＭのコ
レクタ−ベース間に接続されたショットキー・ダイオー
ドＳ１およびＳ２は、過大なバイアス電流を逃がしてＴ
ＬおよびＴＭの飽和を阻止するため用いられている。抵
抗Ｒ５およびＲ６は、出力の短絡回路保護のため用いら
れている。抵抗Ｒ５は、ノード７と８の間に挿入されて
ＴＬにおけるプルダウン電流を制限し、抵抗Ｒ６はＴＨ
のコレクタ回路に介挿されてプルアップ電流を制限す
る。
【００１０】動作においては、入力９における相対的な
入力電圧の遷移が低い値から高い値になる時、トランジ
スタＴ１はオンとなりトランジスタＴ２はオフになっ
て、ノード３を低いレベルに、そしてノード４を高いレ
ベルにする。ノード３が低いレベルに切換えられると、
トランジスタＴ４はオフにされ、ノード８を低いレベル
にして電流ミラー・デバイスＴＭおよびＴＬに高い電流
が流れるのを制限する。Ｔ４がオフにされている間、ノ
ード４に電圧は上昇し、エミッタ・フォロワＴＨはオン
にされて出力ライン５のレベルを上昇させる。
入力電圧の遷移が低い値から高い値になる時、トランジ
スタＴ１はオンとなりトランジスタＴ２はオフになっ
て、ノード３を低いレベルに、そしてノード４を高いレ
ベルにする。ノード３が低いレベルに切換えられると、
トランジスタＴ４はオフにされ、ノード８を低いレベル
にして電流ミラー・デバイスＴＭおよびＴＬに高い電流
が流れるのを制限する。Ｔ４がオフにされている間、ノ
ード４に電圧は上昇し、エミッタ・フォロワＴＨはオン
にされて出力ライン５のレベルを上昇させる。
【００１１】ノード８がその低いレベル（即ち、ＶＴよ
りもＶｃｅだけ高い電圧レベル）まで下がると、ショッ
トキー・ダイオードＳ２がオンにされる。次に、抵抗Ｒ
４からのバイアス電流がショットキー・ダイオードＳ２
を介して電流ミラーＴＭへ向けられる。同じ大きさの電
流がＴＬに移されて（ミラーされて）、これをアクティ
ブ状態に維持する。
りもＶｃｅだけ高い電圧レベル）まで下がると、ショッ
トキー・ダイオードＳ２がオンにされる。次に、抵抗Ｒ
４からのバイアス電流がショットキー・ダイオードＳ２
を介して電流ミラーＴＭへ向けられる。同じ大きさの電
流がＴＬに移されて（ミラーされて）、これをアクティ
ブ状態に維持する。
【００１２】入力９における相対的な入力電圧が高い値
から低い値になる時、トランジスタＴ１はオフとなり、
トランジスタＴ２はオンになる。ノード３は高いレベル
に上昇し、ノード４は低いレベルに引かれて、それぞれ
トランジスタＴ４をオンにしエミッタ・フォロワＴＨを
オフにする。Ｔ４がオンにされると、ノード７は高いレ
ベルに上昇し、大きな遷移電流がＴ４から抵抗Ｒ５を経
て電流ミラー・トランジスタＴＭに送られる。同じ大き
さの大きな遷移電流がＴＬにミラーされて生じ、出力ラ
イン５のレベルを迅速に減少させる。出力ラインがその
完全な降下レベルに達すると、ショットキー・ダイオー
ドＳ１はオンになり、過大なバイアス電流をＴＬから逃
がしてＴＬの飽和を阻止する。この状態においては、Ｔ
ＬおよびＴＭは共に同じ量のＤＣ電流により能動モード
で導通する。
から低い値になる時、トランジスタＴ１はオフとなり、
トランジスタＴ２はオンになる。ノード３は高いレベル
に上昇し、ノード４は低いレベルに引かれて、それぞれ
トランジスタＴ４をオンにしエミッタ・フォロワＴＨを
オフにする。Ｔ４がオンにされると、ノード７は高いレ
ベルに上昇し、大きな遷移電流がＴ４から抵抗Ｒ５を経
て電流ミラー・トランジスタＴＭに送られる。同じ大き
さの大きな遷移電流がＴＬにミラーされて生じ、出力ラ
イン５のレベルを迅速に減少させる。出力ラインがその
完全な降下レベルに達すると、ショットキー・ダイオー
ドＳ１はオンになり、過大なバイアス電流をＴＬから逃
がしてＴＬの飽和を阻止する。この状態においては、Ｔ
ＬおよびＴＭは共に同じ量のＤＣ電流により能動モード
で導通する。
【００１３】本発明のプッシュプル・ドライバは、種々
の所望のドライバ特性を満たすように適合することがで
きる。例えば、電流ミラー・トランジスタＴＭおよびＴ
Ｌにおけるエミッタ領域比率は、ｄＩ／ｄＴを最適化す
るように調整することができる。出力レベルを制御しＴ
ＭおよびＴＬにおける飽和を阻止するため（ショットキ
ー・ダイオードＳ１およびＳ２の代わりに）別のアップ
／ダウン・レベル・クランプと置き換えることができ
る。必要に応じて、スローダウン・キャパシタンスおよ
び３状態機能もまた付加することができる。
の所望のドライバ特性を満たすように適合することがで
きる。例えば、電流ミラー・トランジスタＴＭおよびＴ
Ｌにおけるエミッタ領域比率は、ｄＩ／ｄＴを最適化す
るように調整することができる。出力レベルを制御しＴ
ＭおよびＴＬにおける飽和を阻止するため（ショットキ
ー・ダイオードＳ１およびＳ２の代わりに）別のアップ
／ダウン・レベル・クランプと置き換えることができ
る。必要に応じて、スローダウン・キャパシタンスおよ
び３状態機能もまた付加することができる。
【図１】本発明の望ましい実施態様を示す概略図であ
る。
る。
１：入力段、２：出力段、３〜５、６〜８：ノード、
９：入力、Ｔ１〜Ｔ４、ＴＨ、ＴＭ、ＴＬ：トランジス
タ、Ｓ１〜Ｓ２：ショットキー・ダイオード、Ｒ１〜Ｒ
６：抵抗
９：入力、Ｔ１〜Ｔ４、ＴＨ、ＴＭ、ＴＬ：トランジス
タ、Ｓ１〜Ｓ２：ショットキー・ダイオード、Ｒ１〜Ｒ
６：抵抗
Claims (4)
- 【請求項１】低い値から高い値への電圧遷移を生じる一
方の信号相を第１出力に発生すると共に高い値から低い
値への電圧遷移を生じる他方の信号相を第２出力に発生
し、又は、上記他方の信号相を上記第１出力に発生する
と共に上記一方の信号相を上記第２出力に発生する２相
スイッチング信号源を有するドライバ回路において、第
１電源電圧に接続されたコレクタ及び上記第１出力に接
続されたベースを有する第１エミッタ・フォロワ・トラ
ンジスタと、 上記第１電源電圧に接続されたコレクタ、上記第２出力
に接続されたベース及び出力端子に接続されたエミッタ
を有する第２エミッタ・フォロワ・トランジスタと、 上記第１エミッタ・フォロワ・トランジスタのエミッタ
に接続されたコレクタ及び上記第１電源電圧よりも低い
第２電源電圧に接続されたエミッタを有する第３トラン
ジスタと、 上記第２エミッタ・フォロワ・トランジスタのエミッタ
及び上記出力端子に接続されたコレクタ、上記第３トラ
ンジスタのエミッタに接続されたエミッタ及び上記第３
トランジスタのベースに接続されたベースを有し、上記
第３トランジスタと共に電流ミラー回路を形成する第４
トランジスタと、 上記第３トランジスタのベース及びコレクタの間に順方
向に接続された第１ショットキー・ダイオードと、 上記第４トランジスタのベース及びコレクタの間に順方
向に接続された第２ショットキー・ダイオードと、 上記第１電源電圧と上記第３及び第４トランジスタのベ
ースとの間に接続されバイアス電流を与える抵抗とを有
し、 上記第２エミッタ・フォロワ・トランジスタが上記一方
の信号相の電圧遷移時にターン・オンされそして上記第
１エミッタ・フォロワ・トランジスタが上記他方の信号
相の電圧遷移時にターン・オフされて上記第３トランジ
スタ及び該第３トランジスタと電流ミラー回路を形成す
る上記第４トランジスタを流れる電流が制限されて上記
出力端子の電圧が上昇した後に、上記第３トランジスタ
のコレクタの電圧が更に低下したときに、上記第１ショ
ットキー・ダイオードが導通して上記抵抗を介するバイ
アス電流を上記第３トランジスタに流して、該第３トラ
ンジスタを能動状態で導通させ、そして該第３トランジ
スタと電流ミラー回路を形成する上記第４トランジスタ
を能動状態で導通させることを特徴とする上記ドライバ
回路。 - 【請求項２】上記第２エミッタ・フォロワ・トランジス
タが上記他方の信号相の電圧遷移時にターン・オフされ
そして上記第１エミッタ・フォロワ・トランジスタが上
記一方の電圧遷移時にターン・オンされて上記第３トラ
ンジスタを遷移電流が流れて該遷移電流と同じ値の電流
が上記第４トランジスタを流れて上記出力端子の電圧が
降下した後に、上記第４トランジスタのコレクタの電圧
が更に降下したときに、上記第２ショットキー・ダイオ
ードが導通して上記第４トランジスタを飽和させずに能
動領域で導通させ、そして該第４トランジスタと電流ミ
ラー回路を形成する上記第３トランジスタを能動状態で
導通させることを特徴とする請求項１記載のドライバ回
路。 - 【請求項３】上記第１エミッタ・フォロワ・トランジス
タのエミッタ及び上記第３トランジスタのコレクタの間
に第１電流制限抵抗が接続されていることを特徴とする
請求項２記載のドライバ回路。 - 【請求項４】上記第１電源電圧及び上記第２エミッタ・
フォロワ・トランジスタのコレクタの間に第２電流制限
抵抗が接続されていることを特徴とする請求項３記載の
ドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/469,116 US5012128A (en) | 1990-01-24 | 1990-01-24 | High speed push-pull driver having current mirror pull-down |
| US469116 | 1990-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315918A JPH05315918A (ja) | 1993-11-26 |
| JP2564426B2 true JP2564426B2 (ja) | 1996-12-18 |
Family
ID=23862485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2405099A Expired - Lifetime JP2564426B2 (ja) | 1990-01-24 | 1990-12-21 | 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5012128A (ja) |
| EP (1) | EP0438953A1 (ja) |
| JP (1) | JP2564426B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461419A (ja) * | 1990-06-29 | 1992-02-27 | Nec Corp | Ｅｃｌ回路 |
| US5250860A (en) * | 1992-06-25 | 1993-10-05 | International Business Machines Corporation | Three-level cascode differential current switch |
| US5293083A (en) * | 1992-06-30 | 1994-03-08 | International Business Machines Corporation | Fast limited swing push-pull driver |
| DE4236430C1 (de) * | 1992-10-28 | 1994-02-17 | Siemens Ag | Schaltstufe in Stromschaltertechnik |
| US5381057A (en) * | 1993-05-03 | 1995-01-10 | Kabushiki Kaisha Toshiba | ECL gate having active pull-down transistor |
| US5321325A (en) * | 1993-07-06 | 1994-06-14 | Lannes Kenneth J | Single input push-pull circuit |
| US5548233A (en) * | 1995-02-28 | 1996-08-20 | Motorola, Inc. | Circuit and method of biasing a drive transistor to a data bus |
| US6606001B1 (en) | 2001-10-25 | 2003-08-12 | National Semiconductor Corporation | High-speed current-mirror circuitry and method of operating the same |
| US7031127B1 (en) * | 2003-03-25 | 2006-04-18 | National Semiconductor Corporation | Short circuit protection |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2751881A1 (de) * | 1977-11-21 | 1979-05-23 | Siemens Ag | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren |
| US4490630A (en) * | 1982-06-30 | 1984-12-25 | International Business Machines Corporation | Current switch emitter follower with current mirror coupled push-pull output stage |
| US4539493A (en) * | 1983-11-09 | 1985-09-03 | Advanced Micro Devices, Inc. | Dynamic ECL circuit adapted to drive loads having significant capacitance |
| US4559458A (en) * | 1984-04-06 | 1985-12-17 | Advanced Micro Devices, Inc. | Temperature tracking and supply voltage independent line driver for ECL circuits |
| US4626709A (en) * | 1984-09-28 | 1986-12-02 | Advanced Micro Devices, Inc. | Dynamic push-pull for ECL |
| US4678944A (en) * | 1985-05-13 | 1987-07-07 | Advanced Micro Devices, Inc. | Circuit for improving performance of an ECL-to-TTL translator |
| US4636665A (en) * | 1985-12-02 | 1987-01-13 | Motorola, Inc. | BIMOS memory sense amplifier |
| JPS63302620A (ja) * | 1987-06-03 | 1988-12-09 | Toshiba Corp | 出力回路 |
| JPH01103025A (ja) * | 1987-10-15 | 1989-04-20 | Nec Corp | トランジスタ回路 |
-
1990
- 1990-01-24 US US07/469,116 patent/US5012128A/en not_active Expired - Fee Related
- 1990-10-17 EP EP90480167A patent/EP0438953A1/en not_active Ceased
- 1990-12-21 JP JP2405099A patent/JP2564426B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0438953A1 (en) | 1991-07-31 |
| JPH05315918A (ja) | 1993-11-26 |
| US5012128A (en) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845386A (en) | Bi-MOS logic circuit having a totem pole type output buffer section | |
| JPS6347012B2 (ja) | ||
| US4926065A (en) | Method and apparatus for coupling an ECL output signal using a clamped capacitive bootstrap circuit | |
| JPH02179120A (ja) | 負荷制御エミッタ結合論理過渡ドライバ | |
| JP2564426B2 (ja) | 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ | |
| US5089724A (en) | High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage | |
| JPH04233325A (ja) | 高速ｔｔｌバッファ回路及びラインドライバ | |
| WO1985002955A1 (en) | Transient active pull-down | |
| JPH0879050A (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPH05268031A (ja) | 調整されたｂｉｃｍｏｓ出力バッファ | |
| US4912344A (en) | TTL output stage having auxiliary drive to pull-down transistor | |
| JP3314940B2 (ja) | 出力プルダウントランジスタ用ｔｔｌトライステート回路 | |
| US5075578A (en) | Input buffer regenerative latch | |
| US5059827A (en) | ECL circuit with low voltage/fast pull-down | |
| JPH0161259B2 (ja) | ||
| JPH0629824A (ja) | 論理信号切り換え回路 | |
| JPS62274921A (ja) | 論理回路 | |
| EP0424589B1 (en) | Self-referenced current switch logic circuit with a push-pull output buffer | |
| JPH02248117A (ja) | 高速度のスイッチング速度を有するｔｔｌコンパチブル出力回路 | |
| US4868904A (en) | Complementary noise-immune logic | |
| JPH0231514A (ja) | Ｔｔｌトーテムポール非同時導通回路 | |
| KR940018988A (ko) | 어드레스 변이 검출을 발생시키는 어드레스 버퍼(An address buffer for generating an address transition detection) | |
| JPH04227326A (ja) | 高速反転用ヒステリシスｔｔｌバッファ回路 | |
| JPH1093419A (ja) | エミッタ結合論理出力回路 | |
| US5574391A (en) | ECL integrated circuit allowing fast operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A02 | Decision of refusal |
Effective date: 20050111 Free format text: JAPANESE INTERMEDIATE CODE: A02 |