JP2560086B2 - Noise shaping quantizer - Google Patents
Noise shaping quantizerInfo
- Publication number
- JP2560086B2 JP2560086B2 JP63188021A JP18802188A JP2560086B2 JP 2560086 B2 JP2560086 B2 JP 2560086B2 JP 63188021 A JP63188021 A JP 63188021A JP 18802188 A JP18802188 A JP 18802188A JP 2560086 B2 JP2560086 B2 JP 2560086B2
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- output
- integrator
- noise shaping
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多段化可能な量子化器の高速化、高精度化
を可能にするノイズシェーピング量子化器に関する。Description: TECHNICAL FIELD The present invention relates to a noise shaping quantizer capable of increasing the speed and accuracy of a multistage quantizer.
多段化可能なΔ−Σ量子化器については、先に特開昭
第62−171321号（第１例）および特開昭第61−192127号
（第２例）に記述がある。この中、第１例はA/D変換器
用、第２例はD/A変換器用に関するものであるが、第２
例は技術内容的に第１例に含まれるので、ここでは、第
１例について説明することとする。The Δ-Σ quantizer which can be multistaged is described in JP-A-62-171321 (first example) and JP-A-61-192127 (second example). Of these, the first example relates to the A / D converter and the second example relates to the D / A converter.
Since the example is technically included in the first example, the first example will be described here.
第５図は第１例の回路構成を示す図で、１は入力、２
は量子化器出力、３は量子化誤差出力、４は減算器、５
は１タイミングディレー、６は局部量子化器、７は帰還
D/A変換器、８は積分器を示す。また、第６図は第５図
のシグナルフローチャートで、Ｘは入力、Ｙは量子化出
力、Ａは量子化誤差出力、Ｑは局部量子化器の量子化誤
差、Ｐは積分器出力を示す。FIG. 5 is a diagram showing a circuit configuration of the first example, in which 1 is an input and 2 is
Is a quantizer output, 3 is a quantization error output, 4 is a subtractor, 5
Is 1 timing delay, 6 is a local quantizer, and 7 is feedback
The D / A converter and 8 are integrators. Further, FIG. 6 is a signal flowchart of FIG. 5, where X is an input, Y is a quantized output, A is a quantized error output, Q is a local quantizer quantized error, and P is an integrator output.
ここで、１タイミングディレーをZ-1をもって表わせ
ば、Ｐ、Ｙ、Ａは次式で表わされる。Here, if one timing delay is represented by Z -1 , P, Y, and A are represented by the following equations.
Ｐ＝Z-1・Ｐ＋Ｘ−Z-1・Ｙ ……（１） Ｙ＝Ｐ＋Ｑ ……（２） Ａ＝Ｐ−Ｙ ……（３） （１）、（２）、（３）式から、ＹおよびＡは Ｙ＝Ｘ＋（１−Z-1）・Ｑ ……（４） Ａ＝−Ｑ ……（５） をもって表わされ、この結果から、Ｙには入力信号Ｘと
量子化誤差Ｑにノイズシェーピングを掛けたものとの和
が出力され、Ａには−Ｑが出力されることがわかる。P = Z −1 · P + X−Z −1 · Y (1) Y = P + Q (2) A = P−Y (3) From equations (1), (2), and (3), Y and A are represented by Y = X + (1-Z -1 ) · Q (4) A = -Q (5), and from this result, the input signal X and the quantization error Q are obtained for Y. It can be seen that the sum of the result obtained by applying noise shaping to is output, and -Q is output to A.
ここで、別に、同一構成の第２の量子化器を用意し、
上記Ａ出力を入力とし、量子化し、Ｙ出力を（１−
Z-1）なる微分特性を有する回路を通して出力し、加算
する。すなわち、今、記号の混乱を避けるために第１の
量子化器の値には添字１、第２の量子化器の値には添字
２を付して表わすと、各々の量子化出力は、それぞれ Y1＝X1＋（１−Z-1）・Q1 ……（６） Y2＝X2＋（１−Z-1）・Q2 ……（７） で示され、ここで、Y1とY2とを下式の関係で加算しY0を
求める。Here, separately, a second quantizer having the same configuration is prepared,
The above A output is used as input, quantization is performed, and the Y output is (1-
Z -1 ) is output through a circuit having a differential characteristic and added. That is, when the value of the first quantizer is represented by the subscript 1 and the value of the second quantizer is represented by the subscript 2 in order to avoid confusion of symbols, each quantized output is indicated respectively Y 1 = X 1 + (1 -Z -1) · Q 1 ...... (6) Y 2 = X 2 + (1-Z -1) · Q 2 ...... (7), wherein, Y 1 and Y 2 are added according to the following equation to obtain Y 0 .
Y0＝Y1＋（１−Z-1）・Y2 ……（８） ここで、X2を第１量子化器のＡ出力とすると、X2＝A1
＝−Q1となり、上記Y0は下式をもって表わされる。Y 0 = Y 1 + (1-Z −1 ) · Y 2 (8) Here, if X 2 is the A output of the first quantizer, X 2 = A 1
= -Q 1 , and the above Y 0 is expressed by the following equation.
Y1＝X1＋(１−Z-1)・Q1＋(１−Z-1){−Q1＋(１−Z-1)・
Q2} ＝X1＋(１−Z-1)２・Q2 ……（９） 上記結果から、第１例の量子化器を２個用意し、
（８）式の関係で出力を加算することによって、（９）
式のように容量に２次ノイズシェーピング特性が得られ
ることがわかる。同様にして、量子化器をｎ個用意する
ことによって、ｎ次ノイズシェーピング特性が得られる
ことになる。Y 1 = X 1 + (1-Z -1 ) ・ Q 1 + (1-Z -1 ) {-Q 1 + (1-Z -1 ) ・
Q 2 } = X 1 + (1-Z -1 ) 2 · Q 2 (9) From the above results, two quantizers of the first example are prepared,
By adding the outputs in the relation of the equation (8),
It can be seen from the equation that the capacitance can obtain the secondary noise shaping characteristic. Similarly, by preparing n quantizers, an nth-order noise shaping characteristic can be obtained.
しかしながら、上記従来技術においては次のような問
題点を有している。すなわち、第７図は上記動作のタイ
ミングチャートを示したものであるが、この場合、積分
器による積分動作（（１）式の動作）が終了した時点で
局部量子化器が動作し、局部量子化器による量子化結果
を用いて（３）式動作が行なわれるため、（１）式と
（３）式の演算動作は局部量子化器の動作を分枝として
分割しなければならず、このため、次のような欠点を有
している。However, the above conventional technique has the following problems. That is, FIG. 7 shows a timing chart of the above operation. In this case, the local quantizer operates at the time when the integrating operation by the integrator (the operation of the equation (1)) is completed, and the local quantizer is operated. Since the operation of the equation (3) is performed using the quantization result by the quantizer, the arithmetic operation of the equations (1) and (3) must be divided into branches of the operation of the local quantizer. Therefore, it has the following drawbacks.
（ｉ）（１）式と（３）式の演算動作を分離して行なわ
なければならず、動作時間が多くなり、量子化速度が低
下する。(I) The arithmetic operations of equations (1) and (3) must be performed separately, which increases the operation time and reduces the quantization speed.
（ii）（３）式の演算動作の間積分器出力の値が変化し
ないように保持（ホールド）しなければならず、このた
め、積分器には漏洩電流等の少ないMOSトランジスタに
よるスイッチトキャパシタ積分器しか用いることができ
ない。(Ii) It is necessary to hold the value of the integrator output so that it does not change during the operation of the equation (3). Therefore, the integrator has a switched capacitor integration using a MOS transistor with a small leakage current. Only vessels can be used.
従来技術においては、上記のように動作的に量子化速
度が低下することおよび低速なMOSトランジスタした使
用できないことから高速化が困難であること、さらに、
MOS素子は1/f雑音等の素子雑音が大きく、スイッチトキ
ャパシタを構成したときにアナログスイッチにおいてチ
ャージインジェクションによる雑音が出てしまうなど高
精度、低雑音化が困難であることの２つの大きな問題点
があった。In the prior art, it is difficult to increase the speed because the quantization speed is reduced operationally and the slow MOS transistor cannot be used as described above.
MOS devices have large element noise such as 1 / f noise, and it is difficult to achieve high precision and low noise, such as noise generated by charge injection in analog switches when a switched capacitor is configured. was there.
本発明の目的は、上記従来技術の有していた課題を解
決して、スイッチトキャパシタ積分器を用いることな
く、また、アナログスイッチを用いることのない構成と
することによって、高速化、高精度化の可能なノイズシ
ェーピング量子化器を提供することにある。An object of the present invention is to solve the problems of the above-mentioned conventional techniques, and to achieve high speed and high accuracy by using a configuration that does not use a switched capacitor integrator and does not use an analog switch. To provide a possible noise shaping quantizer.
上記目的は、アナログまたはディジタルの入力信号を
積分し、その積分結果を低分解能の比較器または局部量
子化器で量子化し、さらにその量子化結果を、入力信号
がアナログの場合には帰還用D/A変換器を、また、入力
信号がディジタルの場合にはラッチを通し、積分器に負
帰還をかけ積分することによりノイズシェーピング特性
を得るA/D変換器用、またはD/A変換器用のΔ−Σ形量子
化器において、積分器出力と入力信号とを減算または加
算する機能を有する回路と、上記減算または加算の結果
を出力する端子とを設け、該端子に比較器または局部量
子化器の量子化誤差を出力することを可能にすることに
よって達成することができる。The purpose is to integrate an analog or digital input signal, quantize the result of the integration with a low resolution comparator or local quantizer, and then use the quantization result for feedback D if the input signal is analog. ΔA for the A / D converter, or for the A / D converter or the D / A converter that obtains the noise shaping characteristics by integrating the A / A converter and the latch when the input signal is digital and applying negative feedback to the integrator. In a Σ-type quantizer, a circuit having a function of subtracting or adding an integrator output and an input signal, and a terminal for outputting a result of the subtraction or addition are provided, and a comparator or a local quantizer is provided at the terminal. Can be achieved by allowing to output the quantization error of
量子化器を上記構成の量子化器とすることによって、
積分器の積分動作と量子化誤差の算出動作との同時実行
が可能となり、これによって量子化速度を従来技術に比
べて高速化することができ、また、従来技術では使用が
困難であった低雑音・高速の素子であるバイポーラトラ
ンジスタの使用が可能となり、さらに、アナログスイッ
チを除去することによりチャージインジェクション等の
雑音の影響を受けることがないため、高精度の量子化が
実現可能となった。By using the quantizer with the above-described configuration,
The integration operation of the integrator and the operation of calculating the quantization error can be simultaneously executed, which allows the quantization speed to be increased as compared with the conventional technique, and the low operation which is difficult to use in the conventional technique. It is possible to use a bipolar transistor, which is a noise and high-speed element, and since the analog switch is eliminated, there is no influence of noise such as charge injection, so that highly accurate quantization can be realized.
以下、本発明のノイズシェーピング量子化器につい
て、実施例によって、さらに具体的に説明する。Hereinafter, the noise shaping quantizer of the present invention will be described more specifically by way of examples.
第１図は本発明ノイズシェーピング量子化器の回路構
成を示した図で、１は入力、２は量子化器出力、３は量
子化誤差出力、４は減算器、５は１タイミングディレ
ー、６は局部量子化器、７は帰還D/A変換器、８は積分
器を示す。FIG. 1 is a diagram showing a circuit configuration of a noise shaping quantizer of the present invention. 1 is an input, 2 is a quantizer output, 3 is a quantization error output, 4 is a subtractor, 5 is 1 timing delay, 6 Is a local quantizer, 7 is a feedback D / A converter, and 8 is an integrator.
また、第２図は第１図のシグナルフローチャートで、
Ｘは入力、Ｙは量子化器出力、Ａは量子化誤差出力、Ｑ
は局部量子化器の量子化誤差、Ｐは積分器出力を示す。FIG. 2 is a signal flow chart of FIG.
X is an input, Y is a quantizer output, A is a quantization error output, Q
Is the quantization error of the local quantizer, and P is the integrator output.
第２図が従来技術におけるシグナルフローチャート第
６図と異なる点は、量子化誤差出力Ａを、後者が積分器
出力Ｐと量子化出力Ｙとの減算で作っていたのに対し、
積分器出力Ｐと入力Ｘとの減算で作ることにある。ここ
で、第２図シグナルフローチャートにおけるＰ、Ｙおよ
びＡは、それぞれ、下式によって表わされる。2 is different from the signal flow chart in FIG. 6 in the prior art, whereas the latter produces the quantization error output A by subtraction of the integrator output P and the quantization output Y.
It is made by subtracting the integrator output P and the input X. Here, P, Y and A in the signal flow chart of FIG. 2 are represented by the following equations, respectively.
Ｐ＝Z-1・Ｐ＋Ｘ−Z-1・Ｙ ……（10） Ｙ＝Ｑ＋Ｐ ……（11） Ａ＝Ｐ−Ｘ ……（12） （10）、（11）式から、Ｙは Ｙ＝Ｘ＋（１−Z-1）・Ｑ ……（13） をもって表わされ、（10）、（11）、（12）式から、Ａ
は Ａ＝−Z-1・Ｑ ……（14） をもって表わされることになる。P = Z −1 · P + X−Z −1 · Y (10) Y = Q + P …… (11) A = P−X …… (12) From the equations (10) and (11), Y is Y = It is represented by X + (1-Z -1 ) · Q (13), and from equations (10), (11) and (12), A
Is represented by A = -Z -1 · Q (14).
ノイズシェーピング回路はオーバーサンプリング技術
を前提としており、サンプリング速度は信号Ｑに対し十
分速いので、Z-1による遅延は無視し得る。このため、
式（５）と式（14）は、ノイズシェーピング回路の場合
には、ほぼ同一信号と見なすことができる。The noise shaping circuit is based on the oversampling technique, and the sampling speed is sufficiently high for the signal Q, so that the delay due to Z −1 can be ignored. For this reason,
Equations (5) and (14) can be regarded as almost the same signal in the case of the noise shaping circuit.
ここで重要なことは、従来技術においてＡ＝Ｐ−Ｙ
（（３）式）となっていたため局部量子化器出力Ｙが定
まらないと量子化誤差出力Ａが定まらないため局部量子
化器動作以前にはＡの算出ができなかったが、本発明構
成においては、Ａ＝Ｐ−Ｘで定まるため、局部量子化器
動作前にＡの算出が可能となることにある。これによっ
て、従来技術の場合のように量子化器構成内に積分器出
力値をホールドする機能の存在は不要となり、スイッチ
トキャパシタ以外のRC積分器等でも量子化器を構成する
ことが可能となった。What is important here is that A = P−Y in the prior art.
Since (Equation (3)), the quantization error output A cannot be determined unless the local quantizer output Y is determined. Therefore, A cannot be calculated before the local quantizer operation. Is determined by A = P−X, and therefore A can be calculated before the operation of the local quantizer. This eliminates the need for the function of holding the integrator output value in the quantizer configuration as in the case of the prior art, and enables the quantizer to be configured with RC integrators other than switched capacitors. It was
また、本発明量子化器は、先に（８）式で示したと同
様に、下式を満足するように２つの量子化器出力を加算
することによって、多段化が可能である。Further, the quantizer of the present invention can be multi-staged by adding two quantizer outputs so as to satisfy the following equation, as in the equation (8).
Y0＝Z-1・Y1＋（１−Z-1）・Y2 ……（15） また、第３図は第２図シグナルフローのタイミングチ
ャートで、量子化器を本発明構成の量子化器とした場合
に、量子化誤差の算出を積分器の積分動作と平行して行
うことができ、１動作時間を短縮して量子化器の高速化
をはかることができることがわかる。Y 0 = Z −1 · Y 1 + (1-Z −1 ) · Y 2 (15) Further, FIG. 3 is a timing chart of the signal flow of FIG. When the quantizer is used as the quantizer, it can be seen that the calculation of the quantization error can be performed in parallel with the integration operation of the integrator, and one operation time can be shortened to speed up the quantizer.
なお、第４図は本発明量子化器の回路図レベルでの実
施例を示したもので、減算器４として直列接続の抵抗
を、積分器８としてRC積分器を、局部量子化器６として
コンパレータを、帰還D/A変換器７としてインバータを
用いて構成した例を示した。本図からも、精度劣化の原
因となるアナログスイッチを用いることなく量子化器の
構成が可能であることがわかる。FIG. 4 shows an embodiment of the quantizer of the present invention at the circuit diagram level. A resistor connected in series is used as the subtractor 4, an RC integrator is used as the integrator 8, and a local quantizer 6 is used. An example has been shown in which the comparator is configured using the inverter as the feedback D / A converter 7. From this figure, it can be seen that the quantizer can be configured without using an analog switch that causes deterioration in accuracy.
以上述べてきたように、量子化器を本発明構成のノイ
ズシェーピング量子化器とすることによって、従来技術
の有していた課題、すなわち、（ｉ）積分器に積分結果
のホールド機能を必要とすること、（ii）積分器動作と
量子化誤差算出とのタイミングを分離しなければならな
いことなどの問題点、を解決して、スイッチトキャパシ
タ以外の積分器も使用可能で、アナログスイッチを用い
ることなく、高速・低雑音のバイポーラトランジスタ等
を用いた量子化器の構成が可能となり、高速・高精度の
量子化器を実現することができた。また、積分器動作と
量子化誤差算出動作とを平行して行うことができるた
め、タイミング的な高速化が可能となった。As described above, by using the quantizer as the noise shaping quantizer having the configuration of the present invention, the problem that the prior art has, that is, (i) the integrator needs to have a function for holding the integration result. (Ii) The problem that the timing of the integrator operation and the calculation of the quantization error must be separated is solved, and integrators other than switched capacitors can be used, and analog switches must be used. It became possible to construct a quantizer using high-speed, low-noise bipolar transistors, etc., and realize a high-speed, high-precision quantizer. Moreover, since the integrator operation and the quantization error calculation operation can be performed in parallel, the timing can be speeded up.
第１図は本発明ノイズシェーピング量子化器の回路構成
を示す図、第２図は本発明ノイズシェーピング量子化器
のシグナルフローチャート、第３図は本発明のノイズシ
ェーピング量子化器の動作タイミングチャート、第４図
は本発明ノイズシェーピング量子化器の回路レベルでの
実施例、第５図は従来技術の量子化器の回路構成を示す
図、第６図は従来技術の量子化器のシグナルフローチャ
ート、第７図は従来技術の動作タイミングチャートであ
る。 １……入力、２……量子化器出力 ３……量子化誤差出力、４……減算器 ５……１タイミングディレー ６……局部量子化器、７……帰還D/A変換器 ８……積分器、Ｘ……入力 Ｙ……量子化器出力、Ａ……量子化誤差出力 Ｐ……積分器出力 Ｑ……局部量子化器の量子化誤差FIG. 1 is a diagram showing a circuit configuration of the noise shaping quantizer of the present invention, FIG. 2 is a signal flowchart of the noise shaping quantizer of the present invention, FIG. 3 is an operation timing chart of the noise shaping quantizer of the present invention, FIG. 4 is a circuit-level embodiment of the noise shaping quantizer of the present invention, FIG. 5 is a diagram showing a circuit configuration of a conventional quantizer, and FIG. 6 is a signal flow chart of the conventional quantizer. FIG. 7 is an operation timing chart of the prior art. 1 ... Input, 2 ... Quantizer output 3 ... Quantization error output, 4 ... Subtractor 5 ... 1 Timing delay 6 ... Local quantizer, 7 ... Feedback D / A converter 8 ... … Integrator, X …… input Y …… quantizer output, A …… quantization error output P …… integrator output Q …… local quantizer quantization error
Claims (1)
分し、その積分結果を低分解能の比較器または局部量子
化器で量子化し、さらにその量子化結果を、入力信号が
アナログの場合には帰還用D/A変換器を、また、入力信
号がディジタルの場合にはラッチを通し、積分器に負帰
還をかけ積分することによりノイズシェーピング特性を
得るA/D変換器用、またはD/A変換器用のΔ−Σ形量子化
器において、積分器出力と入力信号とを減算または加算
する機能を有する回路と、上記加算または減算の結果を
出力する端子とを設け、該端子に比較器または局部量子
化器の量子化誤差を出力することを可能にしたことを特
徴とするノイズシェーピング量子化器。1. An analog or digital input signal is integrated, the integrated result is quantized by a low resolution comparator or a local quantizer, and the quantized result is used for feedback when the input signal is analog. For the D / A converter, or for the A / D converter or the D / A converter, which obtains noise shaping characteristics by passing through a latch when the input signal is digital, and integrating by applying negative feedback to the integrator. In the Δ-Σ quantizer, a circuit having a function of subtracting or adding an integrator output and an input signal and a terminal for outputting the result of the addition or subtraction are provided, and a comparator or a local quantizer is provided at the terminal. Noise shaping quantizer characterized in that it is possible to output the quantization error of the signal generator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188021A JP2560086B2 (en) | 1988-07-29 | 1988-07-29 | Noise shaping quantizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188021A JP2560086B2 (en) | 1988-07-29 | 1988-07-29 | Noise shaping quantizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239625A JPH0239625A (en) | 1990-02-08 |
| JP2560086B2 true JP2560086B2 (en) | 1996-12-04 |
Family
ID=16216274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63188021A Expired - Lifetime JP2560086B2 (en) | 1988-07-29 | 1988-07-29 | Noise shaping quantizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560086B2 (en) |
-
1988
- 1988-07-29 JP JP63188021A patent/JP2560086B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239625A (en) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| Del Signore et al. | A monolithic 2-b delta-sigma A/D converter | |
| US5103229A (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization | |
| EP0513241B1 (en) | Sigma delta modulator | |
| Rebeschini et al. | A 16-b 160-kHz CMOS A/D converter using sigma-delta modulation | |
| US5055843A (en) | Sigma delta modulator with distributed prefiltering and feedback | |
| US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
| CN102983865B (en) | A/d converter | |
| US4866442A (en) | Analog to digital converter employing delta-sigma modulation | |
| US8963754B2 (en) | Circuit for digitizing a sum of signals | |
| CN111988037B (en) | Sigma-Delta modulator with capacitor sharing structure | |
| CN106899301A (en) | For the protection circuit of the adjustable resistance at continuous input ADC | |
| CN105406822B (en) | Switching capacity type band logical feedforward sigma delta modulators | |
| JP2560086B2 (en) | Noise shaping quantizer | |
| JPH073953B2 (en) | Code converter | |
| Kwon et al. | A 0.4-mW, 4.7-ps Resolution Single-Loop $\Delta\Sigma $ TDC Using a Half-Delay Time Integrator | |
| JPS6243205A (en) | Thinning filter | |
| Tan et al. | The design of ΔΣ-ADC in MEMS gyro interface ASIC | |
| JP2754437B2 (en) | Noise shaping analog / digital circuit | |
| JPS63267017A (en) | Analog-digital conversion circuit device | |
| JPS57180230A (en) | Analog-to-digital conversion circuit | |
| Matsuya et al. | Digital correction technique for multi-stage noise-shaping with an RC-analog integrator | |
| JPH0479420A (en) | Deltasigma a/d converter | |
| Yao | Analysis of a New Hybrid Sturdy MASH-11 Delta-Sigma Modulator | |
| Kumar et al. | A low-voltage low power square-root domain filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |