JP2557368B2 - Wiring board design support method - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、プリント配線基板の配線パターンのレイア
ウトをコンピュータシステムを用いて行なう配線基板設
計支援方法に関する。The present invention relates to a wiring board design support method for laying out a wiring pattern of a printed wiring board using a computer system.

（従来の技術） 近年、プリント配線基板の設計における配線パターン
のレイアウトは、コンピュータシステムを用いた配線基
板設計支援装置により行なわれるようになった。(Prior Art) In recent years, the layout of wiring patterns in the design of a printed wiring board has come to be performed by a wiring board design support device using a computer system.

ところでこの装置における配線方法として、概略配線
と詳細配線の２段階に分ける方法が知られている。By the way, as a wiring method in this device, there is known a method of dividing into two steps of a rough wiring and a detailed wiring.

まず概略配線について説明する。 First, the schematic wiring will be described.

第４図に示したように配線空間を実際の配線格子より
も粗い主格子で縦横に区切る。この主格子の間はチャネ
ルＣと呼ばれ、多層配線を想定して、縦チャネルと横チ
ャネルとに分けられる。As shown in FIG. 4, the wiring space is divided vertically and horizontally by a main grid that is coarser than the actual wiring grid. The space between the main lattices is called a channel C, and is divided into a vertical channel and a horizontal channel, assuming multi-layer wiring.

概略配線では配線パターン（バイアホールを含む）を
チャネルＣ内に割り当てる。このとき既に割り当てられ
た配線パターンと交差が生じないか、チャネル容積がオ
ーバーフローしないか等をチェックする。In the rough wiring, a wiring pattern (including via holes) is assigned in the channel C. At this time, it is checked whether or not there is a cross with the wiring pattern already assigned, and whether or not the channel volume overflows.

なおチャネルＣには予め複数本の補助格子（以下トラ
ックと称する）Ｔが設定される。A plurality of auxiliary lattices (hereinafter referred to as tracks) T are set in the channel C in advance.

そして概略配線は、チャネル容量すなわちトラックＴ
の本数、１本の配線パターンがいくつのトラックＴを費
やすかという条件、１つのバイアホールがいくつのトラ
ックＴを費すかという条件等により決定される配線仕様
に従って行なわれる。The schematic wiring is the channel capacitance, that is, the track T.
The wiring specifications are determined according to the conditions such as the number of tracks, the number of tracks T consumed by one wiring pattern, the number of tracks T consumed by one via hole, and the like.

なおこの段階では、各チャネルに割り当てられた配線
パターンはトラックＴ上には配置されず、第５図に示し
たように始点と終点のみが決定され、チャネルＣ内では
フローティング状態になる。At this stage, the wiring pattern assigned to each channel is not arranged on the track T, only the start point and the end point are determined as shown in FIG. 5, and the channel C is in a floating state.

次に詳細配線について説明する。 Next, detailed wiring will be described.

詳細配線では概略配線で得られた配線パターンがトラ
ックＴ上に配置される。In the detailed wiring, the wiring pattern obtained by the rough wiring is arranged on the track T.

概略配線で得られた配線パターンは既に交差の有無お
よび容量のチェックが行なわれているので、各配線パタ
ーンは詳細配線の際に必ずいずれかのトラックに割付け
られる。Since the wiring pattern obtained by the rough wiring is already checked for the presence or absence of crossing and the capacitance, each wiring pattern is always assigned to one of the tracks in the detailed wiring.

（発明が解決しようとする問題点） ところで上述した配線方法において未結線の配線パタ
ーンの数は概略配線時に判明していることになるが、従
来ではあらかじめ与えられている配線仕様に従って概略
配線が終了したら、その結果に係わらず直ちに詳細配線
が行なわれていた。(Problems to be solved by the invention) By the way, in the above-mentioned wiring method, the number of unconnected wiring patterns is known at the time of the rough wiring, but conventionally, the rough wiring is completed according to the wiring specifications given in advance. Then, regardless of the result, detailed wiring was immediately performed.

このため詳細配線が終了した段階で、未結線の配線パ
ターンを経路の変更等により修正する必要があったが、
この修正は極めて困難であり、配線を始めからやり直す
結果になることが多かった。Therefore, at the stage where the detailed wiring was completed, it was necessary to correct the unconnected wiring pattern by changing the route, etc.
This correction is extremely difficult, and often results in starting the wiring from the beginning.

本発明は上述したような事情によりなされたもので、
概略配線、詳細配線の２段階で配線を行なうにあたり、
未結線の配線パターンの追加を極めて容易に行なうこと
ができるプリント配線基板設計支援方法の提供を目的と
している。The present invention has been made under the circumstances as described above,
When performing the wiring in two steps, the rough wiring and the detailed wiring,
It is an object of the present invention to provide a printed wiring board design support method capable of extremely easily adding an unconnected wiring pattern.

［発明の構成］ （問題点を解決するための手段） 本発明のプリント配線基板設計支援方法は、所定の設
計空間上に複数の主格子を設定し、これら主格子間の配
線仕様を設定し、この配線仕様に従ってパターンの概略
配線を行なった後、各パターンを詳細配線する配線基板
設計支援方法において、前記概略配線が終了した段階で
配線結果を所定の記憶手段に記憶させ、この段階で未結
線のパターンが発生したとき、前記主格子間の配線仕様
を変更し、前記配線結果を読出して前記未結線のパター
ンを追加し、最終的に決定したパターンを前記変更後の
配線仕様に従って詳細配線するものである。[Configuration of Invention] (Means for Solving Problems) A printed wiring board design support method of the present invention sets a plurality of main grids in a predetermined design space and sets wiring specifications between these main grids. In the wiring board design support method for performing detailed wiring of each pattern after performing the rough wiring of the pattern according to the wiring specifications, the wiring result is stored in a predetermined storage unit when the rough wiring is completed, When a connection pattern is generated, the wiring specifications between the main grids are changed, the wiring result is read, the unconnected pattern is added, and the finally determined pattern is detailed wiring according to the changed wiring specification. To do.

（作 用） 本発明のプリント配線基板設計支援方法では、概略配
線が終了した段階で配線結果を所定の記憶手段に記憶さ
せ、この段階で未結線のパターンが発生したとき、主格
子間の配線仕様を変更し、前記配線結果を読出して未結
線のパターンを追加し、最終的に決定したパターンを前
記変更後の配線仕様に従って詳細配線するので、概略配
線の段階で未結線のパターンの追加を行なうことがで
き、配線を初めからやり直すような事態は生じない。(Operation) In the printed wiring board design support method of the present invention, the wiring result is stored in a predetermined storage means at the stage of completing the rough wiring, and when an unconnected pattern is generated at this stage, wiring between main grids is performed. The specifications are changed, the wiring result is read, unconnected patterns are added, and the finally determined pattern is detailedly wired according to the changed wiring specifications.Therefore, it is necessary to add unconnected patterns at the rough wiring stage. It can be done and there is no need to start wiring again.

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明す
る。(Example) Hereinafter, the detail of the Example of this invention is described based on drawing.

第１図は本発明方法を実現する装置の一実施例の全体
的な構成を示すブロック図である。FIG. 1 is a block diagram showing the overall construction of an embodiment of an apparatus for implementing the method of the present invention.

同図において１はシステム全体の制御を司るCPU、２
は配線仕様の入力および配線仕様を変更して再配線する
か否かの指示入力を行なう入力装置、３は概略配線の結
果（未結線箇所の数等）を表示する表示装置、４は配線
のために必要なデータ（いかなる部分間を配線するのか
を示すデータ）、障害を表わすデータ等が格納される入
力データ格納装置である。In the figure, 1 is a CPU that controls the entire system, 2
Is an input device for inputting wiring specifications and for inputting an instruction as to whether or not rewiring is performed by changing wiring specifications, 3 is a display device for displaying a result of rough wiring (the number of unconnected portions, etc.), and 4 is a wiring The input data storage device stores necessary data (data indicating which portion is wired), data indicating a failure, and the like.

また５は詳細配線における配線結果を示すデータと、
いかなる部分間をいかなる経路で配線したかを示すデー
タとを格納する出力データ格納装置、６は概略配線およ
び詳細配線に必要な各処理を行なう配線経路探査装置で
ある。Further, 5 is data showing a wiring result in the detailed wiring,
An output data storage device that stores data indicating which route between which parts is routed, and 6 is a wiring route search device that performs each process required for rough wiring and detailed wiring.

第２図は前記配線経路探査装置６の具体的な構成を示
すブロック図である。FIG. 2 is a block diagram showing a specific configuration of the wiring route search device 6.

同図において6aは概略配線を行なうのに必要な処理を
行なう概略配線部、6bは詳細配線に必要な処理を行なう
詳細配線部、6cはチャネル容量を示す容量テーブルを作
成し、その初期化および変更を行なうテーブル変更部、
6dは入力データ格納装置４から配線仕様を読込む配線仕
様読込部、6eは概略配線の結果、得られた経路（バイア
ホールを含む）のデータと、配線がどのチャネルにどの
ように振分けられたのかを示すデータとが格納される概
略配線結果格納部、6fは配線仕様に関するデータと各々
のカラムに対応する容量データとが対応付けられた配線
仕様容量テーブルを格納するテーブル格納部である。In the figure, 6a is a general wiring section that performs the processing necessary for performing the rough wiring, 6b is a detailed wiring section that performs the processing required for the detailed wiring, and 6c creates a capacity table indicating the channel capacity, and initializes and Table change section to make changes,
6d is a wiring specification reading unit for reading wiring specifications from the input data storage device 4, 6e is data of a route (including a via hole) obtained as a result of the rough wiring, and how the wiring is distributed to which channel. Is a rough wiring result storage unit, and 6f is a table storage unit that stores a wiring specification capacity table in which data relating to wiring specifications and capacity data corresponding to each column are associated with each other.

以下第３図に従って本実施例装置の動作について説明
する。The operation of the apparatus of this embodiment will be described below with reference to FIG.

なお本実施例において配線仕様の変更は配線密度が高
くなる方向、すなわちチャネル容量が大きくなる方向、
配線の費す容量数が小さくなる方向、バイアホールの費
す容量数が小さくなる方向にのみ行なわれ、その逆はあ
り得ないとする。In this embodiment, the wiring specifications are changed in the direction of increasing the wiring density, that is, in the direction of increasing the channel capacitance,
It is assumed that this is performed only in the direction in which the number of capacities consumed by the wiring decreases and the direction in which the number of capacities consumed by the via holes decreases, and vice versa.

まず入力装置２を操作して配線経路探査装置６の配線
仕様読込部6dにより、配線仕様の情報を読込む（ステッ
プＡ）。First, the input device 2 is operated to read the wiring specification information by the wiring specification reading unit 6d of the wiring route search device 6 (step A).

ここで配線仕様の情報とは最大チャネル容量、配線の
費す容量数、バイアホールの費す容量数を示す情報であ
る。この情報はテーブル変更部6cにより容量テーブル格
納部6fの配線仕様容量テーブルに登録され、CPU1がこの
配線仕様が初めて設定されたものであるか否かを判断す
る（ステップＢ）。Here, the wiring specification information is information indicating the maximum channel capacity, the number of wiring capacities, and the number of via hole capacities. This information is registered in the wiring specification capacity table of the capacity table storage section 6f by the table changing section 6c, and the CPU 1 judges whether or not this wiring specification is set for the first time (step B).

そしてデータ格納装置４内の障害データと概略配線結
果格納部6eの情報とに基づいて、配線仕様の設定が初め
てである場合には、テーブル変更部6cが各チャネルの容
量を計算し、前記配線仕様容量テーブルに登録する（ス
テップＣ）。If the wiring specifications are set for the first time based on the fault data in the data storage device 4 and the information in the rough wiring result storage unit 6e, the table changing unit 6c calculates the capacity of each channel and Register in the specification capacity table (step C).

一方、配線仕様の設定が２回目以降の設定である場合
には、テーブル内容をセットし直す（ステップＤ）。On the other hand, if the wiring specifications are set for the second time and thereafter, the table contents are reset (step D).

すなわち容量テーブルを参照すれば、配線仕様の変更
後どれだけの容量が空いたのかを判断することができ
る。That is, by referring to the capacity table, it is possible to determine how much capacity is available after the wiring specification is changed.

続いて概略配線部6aが概略配線結果格納部6eと容量テ
ーブル格納部6fを参照しながら、入力データ格納装置４
のデータに基づいて概略配線を行なう（ステップＥ）。Subsequently, the rough wiring unit 6a refers to the rough wiring result storage unit 6e and the capacity table storage unit 6f while referring to the input data storage device 4
The rough wiring is performed based on the data (step E).

ここで配線がチャネルに割当てられる度に概略配線結
果記憶部6aの内容と配線仕様容量テーブルの内容が更新
される。Here, every time a wiring is assigned to a channel, the contents of the rough wiring result storage unit 6a and the contents of the wiring specification capacity table are updated.

そして概略配線部6aが表示装置３を介して概略配線の
結果（未配線数）を外部に知らせる。Then, the general wiring unit 6a notifies the result of the general wiring (the number of unwired lines) to the outside via the display device 3.

この段階で入力装置２を介して配線仕様を変更し、再
配線するか否かの指示を受ける（ステップＧ）。At this stage, the wiring specification is changed via the input device 2 and an instruction as to whether or not to perform rewiring is received (step G).

CPU1は再配線するか否かを判断し（ステップＨ）、再
配線の指示を受けていた場合には、ステップＡに戻り、
再配線しない場合には概略配線結果格納部6eと入力デー
タ格納部４の障害データとを基にして詳細配線部6bが詳
細配線を行なう（ステップＩ）。そして出力として得ら
れた配線経路を出力データ格納装置５に格納する。The CPU 1 determines whether or not to perform rewiring (step H), and if the instruction for rewiring is received, the process returns to step A,
If the rewiring is not performed, the detailed wiring section 6b performs the detailed wiring based on the rough wiring result storage section 6e and the fault data in the input data storage section 4 (step I). Then, the wiring path obtained as the output is stored in the output data storage device 5.

かくして本実施例によれば、概略配線が終了した段階
で配線結果を概略配線結果格納部6eに記憶させ、この段
階で未結線のパターンが発生したとき、配線仕様を変更
し、次いで概略配線結果格納部6eから配線結果を読出し
て未結線のパターンを追加し、最終的に決定したパター
ンを変更後の配線仕様に従って詳細配線するので、概略
配線の段階で未結線のパターンの追加を行なうことがで
き、詳細配線の後に配線を初めからやり直すような事態
は生じない。Thus, according to the present embodiment, when the rough wiring is completed, the wiring result is stored in the rough wiring result storage unit 6e, and when the unconnected pattern occurs at this stage, the wiring specifications are changed, and then the rough wiring result is changed. Since the wiring result is read from the storage unit 6e, the unconnected pattern is added, and the finally determined pattern is detailedly wired according to the changed wiring specification, the unconnected pattern can be added at the rough wiring stage. This can be done, and the situation where the wiring is restarted from the beginning after the detailed wiring does not occur.

［発明の効果］ 以上説明したように本発明のプリント配線基板設計支
援方法は、２段階配線法において概略配線後、未結線箇
所があった場合には、以前の概略配線の結果を残しつつ
配線仕様を変更させ、再度新たな仕様で概略配線を行な
うので、未配線箇所の修正を極めて容易に行なうことが
できる。[Effects of the Invention] As described above, according to the printed wiring board design support method of the present invention, when there is an unconnected portion after rough wiring in the two-step wiring method, wiring is performed while leaving the result of the previous rough wiring. Since the specification is changed and the rough wiring is performed again with the new specification, it is possible to extremely easily correct the unwired portion.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明方法を実現する装置のシステム全体の構
成を示すブロック図、第２図は同装置における配線経路
探査装置の具体的な構成を示すブロック図、第３図は同
装置の動作を示す流れ図、第４図は一般的なプリント配
線基板設計支援方法におけるチャネルとトラックとの概
念を示す図、第５図は概略配線時の配線状態を示す図、
第６図は詳細配線時の配線状態を示す図である。 １……CPU ２……入力装置 ３……表示装置 ４……入力データ格納装置 ５……出力データ格納装置 ６……配線経路探査装置 6a……概略配線部 6b……詳細配線部 6c……テーブル変更部 6d……配線仕様読込み部 6e……概略配線結果格納部 6f……容量テーブル格納部FIG. 1 is a block diagram showing an overall system configuration of an apparatus for implementing the method of the present invention, FIG. 2 is a block diagram showing a specific configuration of a wiring route searching apparatus in the apparatus, and FIG. 3 is an operation of the apparatus. FIG. 4 is a diagram showing a concept of channels and tracks in a general printed wiring board design support method, FIG. 5 is a diagram showing a wiring state at the time of schematic wiring,
FIG. 6 is a diagram showing a wiring state at the time of detailed wiring. 1 ... CPU 2 ... Input device 3 ... Display device 4 ... Input data storage device 5 ... Output data storage device 6 ... Wiring route search device 6a ... General wiring part 6b ... Detailed wiring part 6c .... Table change section 6d …… Wiring specification reading section 6e …… Outline wiring result storage section 6f …… Capacity table storage section

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】所定の設計空間上に複数の主格子を設定
し、これら主格子間の配線仕様を設定し、この配線仕様
に従ってパターンの概略配線を行なった後、各パターン
を詳細配線する配線基板設計支援方法において、前記概
略配線が終了した段階で配線結果を所定の記憶手段に記
憶させ、この段階で未結線のパターンが発生したとき、
前記主格子間の配線仕様を変更し、前記配線結果を読出
して前記未結線のパターンを追加し、最終的に決定した
パターンを前記変更後の配線仕様に従って詳細配線する
ことを特徴とする配線基板設計支援方法。1. A wiring for setting a plurality of main grids in a predetermined design space, setting wiring specifications between these main grids, performing rough wiring of patterns according to the wiring specifications, and then performing detailed wiring of each pattern. In the board design support method, when the wiring result is stored in a predetermined storage means at the stage of completing the rough wiring, and an unconnected pattern is generated at this stage,
A wiring board, characterized in that the wiring specifications between the main grids are changed, the wiring result is read, the unconnected pattern is added, and the finally determined pattern is finely wired according to the changed wiring specification. Design support method.