JP2554460B2 - 論理動作観測装置 - Google Patents

論理動作観測装置

Info

Publication number
JP2554460B2
JP2554460B2 JP59236584A JP23658484A JP2554460B2 JP 2554460 B2 JP2554460 B2 JP 2554460B2 JP 59236584 A JP59236584 A JP 59236584A JP 23658484 A JP23658484 A JP 23658484A JP 2554460 B2 JP2554460 B2 JP 2554460B2
Authority
JP
Japan
Prior art keywords
mark
trace
marks
data
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59236584A
Other languages
English (en)
Other versions
JPS60166870A (ja
Inventor
デビツド・エル・ニユーダー
ジヨエル・エー・ゼルマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPS60166870A publication Critical patent/JPS60166870A/ja
Application granted granted Critical
Publication of JP2554460B2 publication Critical patent/JP2554460B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/32Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はステート・アナライザ、タイミング・アナラ
イザ、オーバビュ・アナライザ等の論理動作観測装置に
関する。
〔従来技術〕 従来のタイミング・アナライザとシウテート・アナラ
イザには人手で位置決めできるマークが設けられてい
る。このマークは捕捉したトレース中の該当する場所を
見分けると共に、トレース測定を繰返すことなく、時間
間隔を確認するための両端を確定するためにも役立つ。
表示装置でのこのようなマークはラベルを付されたカー
ソルの形をとることがある。使用者はこのマークの位置
を決めるのにまず、先に得たトレース表示を検査して当
該状態を目でつきとめる。このような場所が一旦見つか
ると、適切な命令を発するか関連の制御操作を行うなど
のような人手による動作で、そこに所望のマークを位置
ぎめする。しかし、まず最初にいろいろな場所を探すこ
のような検査は、使用者が多くの信号を含む表示装置の
表示をスクロールしながら、各信号間の或る特定の関係
を探し、次に各種のマークごとにそのプロセスを繰返さ
ねばならない。前記操作は極めて繁雑である。
〔発明の目的〕
本発明は、複数の入力信号に関連してマークを付して
表示し、前記入力信号の位置を検出し易くした論理動作
観測装置を提供することを目的とする。
〔発明の概要〕
使用者がマークの位置をトレース信号間の特定な関係
によって簡単に指定できればこれは望ましいことであ
る。そうすればアナライザ自身はその捕捉メモリ内のサ
ンプルした測定データ中に該当するデータを探し、マー
クをトレース中の前記データに自動的に付けることにな
る。マークを推論的に位置ぎめするのに使用する推論の
規則にトレース信号内の一定の事象により満足されるク
オリファイ条件を含めることができれば時に有益とな
る。例えば、一定時間以内若しくは以上持続する信号パ
ターンをクオリファイ条件とすることでもできる。この
ような拡張推論マーキングはクオリファイ推論マーキン
グと呼ばれる。また、次に来るマークの位置を既に付け
けたマークを参照して規定すること、たとえば、第1の
マークを付したトレース中に第2のマークを位置ぎめし
なければならないと規定することができればこれも望ま
しい。
一旦マークが正しい位置に付けられれば、使用者がタ
イミング・アナライザにそのマークに関係する測定を行
わせるよう指令することがきれば更に有利である。たと
えば、二つのマークの間の時間の長さ、あるいは選定し
た二つのマークの間に発生するマークの数を知ることは
望ましい。後者の測定により、使用者は当該選定範囲内
で一定の事象が何回発生するかを知ることができる。な
お更に一連のトレースを反復して捕捉し、新しく捕捉し
たトレース中に新しくマークを付け前述の如く、時間間
隔を測るかマークの数を数え、時間間隔の測定値または
計数に関連する一定の統計的記録を取ることも必要であ
る。特に、平均および標準偏差ばかりでなく最大および
最小測定値を求めることが望ましい。例えば、選定した
数のトレースを捕捉した後、これらの統計量を表示する
ように規定してもよい。
その他の有用な特徴としては、最新のトレースにより
示される或る条件を検出すれば直ちに一連のトレース測
定の反復実行を停止することができるということがあ
る。このような条件には、規定した二つのマークの間の
時間間隔が選択した値より大きいか小さいか、規定した
二つのマークの間に介在するマークの数が選択した数よ
り大きいか小さいか、および捕捉したトレース中に、規
定した順序でマークが発生しているか否かということを
含めることができる。最後の条件はそれが一種の拡張ポ
スト・ファクト・トリガ(POST・FACTO・TRIGGER)に等
しいので、特に重要である。すなわち、それはデータが
高速でサンプルされ、ストアされる場合、実時間で検出
することがでないデータ中に、該当するシーケンスで発
生しているか否かを見分けるのに使用することができ
る。しかし、これらはそれを記憶してからトレースを検
査することにより検出することができる。検出したシー
ケンスによりトレースを保持することができる。更に他
の有用な特徴は、捕捉したトレースをマークが付いてい
るサンプルだけに圧縮することができることがある。
タイミング・アナライザまたはステート・アナライザ
のトレース中にマークを使用することに関連するこれら
の及び他の好ましい特徴は、アナライザに、捕捉メモリ
内に記憶されているトレース・データを検索することに
よって適切な命令に反答する機構を設けることにより達
成される。規定した条件を検出すると直ちに関連するマ
ークがそのトレースに付加される。一旦正しい位置にマ
ークが付けられると、付加機構がマークの付いたトレー
スを探して望みの時間間隔あるいは計数を求め、該当す
る統計量を計算する。更に機構は捕捉したトレース中の
マークを検査して一連の反復測定を終了すべきか否かを
決定する。
〔実施例〕
第1A、1B、1C図は本発明の論理動作観測装置のブロッ
ク図で、タイミング・アナライザの例を示している。第
1D図は、第1A、1B、1C図の組立図である。
以下、第1A、1B、1C、1D図を用いて説明する。
本発明はメモリに捕捉されるトレースデータに関する
操作を含んでおり又、捕捉され、記憶されたデータと論
理状態(ステート)データとの間には一定の相似性が存
在するので、本発明の一般原理はステート・アナライザ
等にも適用することができる。原理的には、トレースデ
ータが或る種のデータ捕捉メモリにストアされるかぎり
では、本発明を利用できるようにするためタイミング・
アナライザまたはステート・アナライザのいずれかの基
本的データ捕捉動作を変更する必要はない。そのメモリ
にトレースデータを記憶するいくつかの様式は一定の目
的に対しては、他の目的に対するよりは一層便利であ
る。
複数のプローブが被測定システム(図示せず)に接続
されていて、それからタイミング波形データを採集する
ことになっている。プローブポッド4a,4bは8個のプロ
ーブ3a〜3h,3i〜3pを有している。プローブポッド4aお
よび4bから選択したプローブの所望の集合体ごとに、し
きい値だけでなく、論理1と0とを表わす電気的極性を
集合的に規定することができる。プローブポッド4aと4b
とからの出力は、条件付されたデータ信号の一群6a〜6h
と6i〜6pとである。
各種の条件付されたデータ信号はデータ捕捉ユニット
7に入力され、線路6a〜6pを介して関連するサンプリン
グ回路8a〜8pに入力される。サンプリング回路8a〜8p
は、プログラマブル・サンプルクロック発生器10から発
生するサンプルクロック9に応答して、条件付された信
号を量子化する。これによりサンプルクロック9に応答
してサンプルされた直列ビットの論理信号11a〜11pが生
ずる。直列ビットの論理信号11a〜11pはそれぞれ個別に
関連のあるシステムレジスタ12a〜12pと結合している。
各シフトレジスタ12a〜12pはサンプルクロック9に応答
して論理信号11a〜11pを受入れてシフトする。
本実施例ではシフトレジスタ12a〜12pの各々の長さは
16ビットである。このように、信号サンプルクロック9
の16サイクルが終るとシフトレジスタ12a〜12pには完全
に新しい並列データが入っている。
信号サンプルクロック9は、幅の狭いラッチパルス15
を出力する16分割回路14にも結合している。並列データ
13a〜13pとラッチパルス15との各種集合体はそれぞれの
16ビットのラッチ16a〜16pと結合しており、更にラッチ
パルス15は、書込みパルス18を出力するワンショット回
路17に結合している。シフトレジスタ12a〜12pに完全に
新しいデータが入るごとに、ラッチパルス15によりラッ
チ16a〜16pがその新しいデータを捕える。レジスタ12a
〜12p内のデータは、シフトレジスタ12a〜12pが新しい
データを獲得するとき、ラッチ16a〜16pにとどまってい
る。ラッチ16a〜16pの出力信号19a〜19pおよび書込パル
ス18はデータ捕捉メモリ(RAM)20と結合している。本
実施例では、データ捕捉RAM20には256のアドレス指定可
能な場所がある。それぞれの場所は並列データ19a〜19p
の全重合体に対するビットの全数を同時に受入れるに充
分な広さがある。たとえば、各プローブポッドにプロー
ブが8ケあり、2個のプローブポッドがあったとすれ
ば、16のビッノ流れがあり、それぞれが16ビットの並列
ワードに集められる。このように、データ捕捉RAM20内
のアドレス可能なそれぞれの場所は256ビットを記憶す
る必要がある。したがって、本実施例では、データ捕捉
RAM20は256×256ビットのRAMである。書込パルス18によ
り256ビットをデータ捕捉RAM20に書込むことができるよ
うになり更に、アドレスカウンタ21を歩進させるから、
次の書込動作は次のアドレスに成されることになる。
直列並列変換により圧縮が行われるための256の場所
は、それぞれ16の連続サンプルのデータを記憶するか
ら、データ捕捉RAM20の論理容量は16行の4096サンプル
である。これにより、データ捕捉RAM20に必要な最大デ
ータ記憶速度がサンプルクロック9の最大速度のわずか
1/16となる。
トリガ位置コントローラ22がプログラマブルトリガ検
出器23と協働して、測定の途中で、捕捉したサンプル・
データをデータ捕捉AM20に導入するのを中止する時期を
決定する。この目的でこれらの回路はマイクロプロセッ
サ・アドレスおよびデータバス26(これらは簡単のため
単にμPバスと呼ぶ)によりROMおよびRAMの記憶装置25
に結合しているマイクロプロセッサ24の動作に応動する
ようになっている。μPバス26は以下に述べるように、
タイミング・アナライザ1の他の要素とも結合してい
る。本実施例においてはμPバスの幅は16ビットである
が、他の幅でも可能である。
タイミング・アナライザ1の動作には使用者が選択可
能な多様なオプションが可能で、その幾つかを後に詳細
に説明することにする。使用者は動作モード等を、記憶
装置25のROM部分に符号化されている制御システムとの
相互作用を通じて指定する。制御システムは、ソフトキ
イまたはCRT27い表示される図表により設定した事若し
くは設定可能事項を知らせる。CRT27はμPバス26と結
合している記憶装置28およびCRT制御装置によって駆動
される。又、μPバスと結合しているキーボード29を介
して命令を発することもできる。
捕捉データをデータ捕捉RAM20に記憶させるのを制御
するタスクの一般的説明に戻ると、トリガ検出器23とト
リガ位置コントローラ22がμPバス26に結合している。
トリガ検出器23とコントローラ22とは各々制御システム
で構成されていて、使用者が制御システムに供給する情
報に基く特定の適切な動作特性を示す。
使用者はサンプル速度を規定するが、本例では2Hzか
ら400MHzの範囲にある。マイクロプロセッサ24は、正し
く符号化された値をμPバス26と結合しており且つ、特
定のアドレスに向けられた記憶サイクルの期間、記憶装
置として応動する制御レジスタ(図示せず)に書き込む
などの適当な手段でサンプルクロック発生器10をプログ
ラムする。レジスタの内容は既知の適当に高い周波数の
安定な発振器に応答するカウンタをプリセットする。カ
ウンタが0になるとサンプルクロック9のサイクルが始
まり、カウンタがセットされ、同時にプロセスが再開さ
れる。更に、制御レジスタの一定のビットがサンプルク
ロック発生器10のスタート/ストップ信号として働くこ
とができるようになる。速度が一旦セットされると、ス
タート信号によって測定が開始される。スタート信号は
使用者からの測定開始の命令に応答して発せられる。ス
トップ信号は使用者からの停止命令に応じてあるいは、
データ捕捉RAM20が一杯になったことおよび該当するト
リガ条件の発生に続いて規定量のデータを記憶したこと
を確認するトリガ位置コントローラ22の中にある機構
(図示せず)に応じて発せられる。ここに記した機構
は、第8図に関連して説明する停止反復実行の概念と混
同してはならない。要するに、今記述した停止とは既に
実行中の個々のトレース測定を完了することに関係する
が、第8図の機構は新しいものを始めるのを否定するこ
とによってトレースの反復測定を自動的に中止する。
トリガ条件は、例えば、捕捉したデータ中のパターン
であって使用者が予め選定する。これが検出されると、
データのサンプリングとデータ捕捉RAM20へのデータの
取り込みは、直ちに、あるいは予定数のサンプルが続い
た後に、終了する。このようにして、トリガ条件を満足
するできごとに対応するように選定されていれば、完了
した測定は該当するできごとを導く動作かその後に発生
する動作か、あるいは各々の幾分かを表わすものとな
る。記憶装置20に記憶されている捕捉データはトレース
と呼ばれ、第1の場合すなわち「導く」場合はエンドト
リガ(すなわちトリガが発生するや否やトレースを停止
する)と呼ぶことができる。第2の場合すなわち「その
後の発生」する場合は同様にスタートトリガと名付ける
ことができるが(トリガの発生に基づいてトレースを開
始する)、3番目の場合は、トリガが正確にトレースの
中心にある必要はないが、センタトリガである。
予め選定したトリガ条件は、μPバス26に結合してい
るプログラマブルトリガ検出器23で認識することができ
る。トリガ検出器23は各種入力信号6a〜6pのそれぞれの
他に、その捕捉された論理信号11a〜11pとも結合してい
る。これにより、トリガ条件を直ちにしかもサンプルク
ロック9に無関係に検出される非同期(サンプルされな
い)条件で、またはサンプリング回路8a〜8pおよびサン
プルクロック9でのサンプリングに続いて検出される同
期サンプル条件で表わすことができるようになる。予め
選定したトリガ条件を実際に認識するには任意の手段を
利用することができ、例えば、論理1、論理0およびド
ントケアビットを組合せて記述する。かわりに、もっと
複雑にし、シーケンス条件を設定することもできる。ト
リガ検出器23を実行する便利な方法の一つはRAMを基に
したステートマシンを使用することである。設定モード
では、このRAM(図示せず)内の場所は記憶装置として
特定のアドレスに向けられたμPバス26上の記憶サイク
ルに応動する。設定されたトリガ条件に応じて、制御シ
ステムは適格な値をそれらの場所に書き込んで、望みの
トリガ条件を認識するステートマシンを形成する。実行
モードでは信号6a〜6pおよび11a〜11pはステートマシン
への入力となる。本実施例ではトリガ検出器23にはそれ
ぞれ8個の捕捉入力信号に応動する互いに独立な二つの
プログラムブル検出機構を備えている(米国特許願第35
2672号参照)。この機構の出力は生トリガ信号30aおよ
び30bである。生トリガ信号30a,30bは、一対のトリガ信
号をクオリフアイ回路42aと42bとにそれぞれ結合してい
る。クオリフアイ回路42a,42bの出力信号はそれぞれの
クオリフアイトリガ信号43a,43bとなる。クオリフアイ
トリガ信号43aと43bとはμPバス26に応動するトリガ組
合せ選択回路44に結合している。選択信号44の出力は前
記米国特許願第352672号の第3図の信号20に対応する二
重クオリフアイトリガ信号45である。
今述べた回路と信号(23,30a〜30b,42a〜42b,43a〜43
b,44,および45)とはタイミング・アナライザ中で強力
な遷移トリガおよび持続時間トリガを行うことができ、
本発明の回路と良好に協働する。遷移トリガおよび持続
時間トリガの説明については米国特許願第352,672号参
照。
ただし、遷移トリガおよび持続時間トリガは、タイミ
ング・アナライザにとっては望ましい向上であるが、こ
こに説明する本発明の動作に欠くことのできないもので
はない。これらが無ければ信号45は単にトリガ検出器23
から出る単一の生トリガ信号となり、これは全入力信号
を代表する信号の集合体に関するトリガ条件を認識する
だけである。
しかしこれが発生すると、トリガ信号45がトリガ位置
コントローラ22に送られ、そこで前述のとおり、トレー
ス測定の持続時間に影響する。
μPバス26は記憶コントローラ39にも接続している。
このコントローラの機能は、データ捕捉RAM20のデータ
記憶と除去を制御することである。測定の途中でマルチ
プレクサ31(MUX31)はアドレスカウンタ21の出力をデ
ータ捕捉RAM20のアドレス入力と結合させる。しかし一
旦測定が完了すると、MUX31はμPバス26の一部をそれ
らアドレス入力と結合するようにセットされる。更に、
多数の3状態バッファ32a〜32pがデータ捕捉RAM20から
の出力データ線路32a〜32pに結合していて、その各々は
入力データの集合体19a〜19pに対応している。これらの
バッファ32a〜32pによりデータ捕捉RAM20内のアドレス
された場所の256ビットのμPバス26上に個々に読取り
ができるようになる。記憶コントローラ39内の制御レジ
スタ40はMUX32a〜32pのどれがその関連のデータ線路33a
〜33pとμPバス26上で結合できるかを選択する。この
制御レジスタ40aは、μPバス26が特定のアドレスに方
向付けされたとき、記憶サイクルのメモリとして働く。
制御レジスタ40の個々のビットはバッファ32a〜32pのそ
れぞれのビットに関連している。
シフトレジスタ12a〜12pによる直列並列変換のため、
データ捕捉RAM20のトレースデータは、規則的且つ予想
可能な方法ではあるが、幾分スクランブルされている。
マイクロプロセッサ24はスクランブルされたデータを読
み取り、CRT制御および記憶装置28の記憶装置部分にス
クランブルされない表示しやすいトレースのデータの集
合体を作り上げる。その後でトレースの像をCRT27の画
面上に再構築された論理波形の形でまたは論理値のリス
ト形で示すことができる。
第2図はこのような再構築された論理波形のCRT表示
を示すものであり、トレース中の該当する状態に自動的
に且つ推論的に位置ぎめされたマーク「×」と「0」と
を含んでいる。第2図はU56と名付けらた2進カウンタ
の動作に関するトレースの一部である。カウントはU56
のピン1から8に有効係数を加味することにより得られ
る。8個の波形には適切にUP56_Pin_1からUP56_Pin_8ま
でのラベルが付けられている。実際のトレースは図示し
たものよりはるに長い。UP56_Pin_8に対する波形の下に
TRACE MEMORY=というラベルのついた表示の区画は、
トレース表示の倍率を示している。第2図では100倍
(×100)である。全トレース中の表部分を∧印の記号3
4で示している。
第2図はセンタトレースであって、トリガ条件はUP56
_Pin_1からUP56_Pin_8までの信号の各々が0の状態であ
る。表示には幾つかのカーソルが現われている。これら
の最左端のユーザカーソル35は太い破線の区画を有する
細い縦線である。ユーザカーソル35にはラベルが付され
ておらず、単に使用者が使用するカーソルである。これ
は一般目的用である。カーソル35の右には他のカーソル
36があって記号tが付いて太い破線だけから構成されて
いる。このカーソル36は指定のトリガ条件が発生した場
所を示すもので、使用者が操作することはできない。た
だし、トリガの指定を変更し新しい測定を続けて実行す
ればカーソル36の位置は変わる。トリガカーソル36の右
にはマーク×が付された破線のマーク37があり更になお
右には同様のマーク0が付されたマーク38がある。表示
にはサンプルの単位で(すなわち、信号サンプルクロッ
ク11のサイクル)トリガカーソル36に対するユーザカー
ソル35と各マーク37と38との位置を示す説明文が入って
いる。マーク×,0は各々トリガカーソルから7クロッ
ク、21クロック目である。マーク×と0との間の時間間
隔も表示されている。
第2図のマーク×と0とはトレースの手動検査では位
置ぎめされなかった。そのかわり、タイミング・アナラ
イザ1はデータ捕捉RAM20の内容を検査してトリガ条件
発生後UP56_Pin_1の状態が最初の1に等しい状態になっ
たとき自動的にマーク×を付けている。同様に、マーク
0はマーク×の後UP56_Pin_1が最初に1に等しい状態に
なるとき自動的に付けられていた。
第2図の例ではトレースは30回捕捉されている(RUNS
=30)。図示した再構成波形はそれらの最初に捕捉した
ものを表わしている。またそのトレースの表示の一部と
して、マーク×と0との間の時間間隔41を示すデータも
幾つか示してあり、図では70.0ns(TIME×_O=70.0ns)
である。また30個の数値(これらは結局は同じでないで
あろう)の平均値(MEAN)と標準偏差(STD DEV)をも
示してある。平均は69.5nsで標準偏差は1.5nsである。
このような情報は少くとも二つの使い道がある。第1
は、統計値は長さが変る場合の或るプロセスまたは動作
を特徴づけるのに使用することがきる。第2に、サンプ
ルクロック9の周期より大きな分解能で不変時間間隔を
測定するのに使用することができる。この有益な結果は
反復測定で得られた平均化から生ずるものである。
この点でCRT27に表示される付録Aを参照する。付録
Aには、第2図に描いた波形を形成するための有用な命
令ファイルが掲げられており、これはCRT27に表示され
る。命令ファイルは予め準備されていて、タイミング・
アナライザを構成するのに使用される実行可能な命令の
集合体であり、いろいろなモードのタイミング・アナラ
イザを確立するのに有用である。これらの命令は、必要
となるたびに使用者がキーボードを使用して作り出すこ
とできるが、ラベルを付されたファイル内にテキストと
して保持しておき、アナライザに一定のファイル中に見
出される命令を実行させる方がはるかに便利である。命
令ファイルは複製したり編集したりすることができるか
ら、新しい測定を行なう場合、複写して現行の命令ファ
イルを編集することができる。いずれにしても、命令フ
ァイルは同じ測定設備を長い期間に亘って繰返し使用し
なければならないときにはきわめて有用なものである。
命令ファイルはタイミング・アナライザに利用できる任
意の記憶媒体に記憶させることができる。
付録Aの命令ファイルはフォーマットを指定するため
のものである。フォーマットの指定はshowformat_spici
ficationを発し続いて希望のフォーマットを確定する各
種の命令を発することによって行われる。フォーマット
は個々のプローブまたはプローブの集合体に関連するラ
ベルを規定することの他に、各信号の論理的意味合いと
電気的数値との対応を規定することに使用される。ラベ
ルは任意である。たとえば付録Aでは、入力の1つにラ
ベル(label)「UP56_Pin_1」が割当てられている。こ
のラベルは、関連するプローブがカウンタの最下位ビッ
トに接続していることを意味する。このような名札は収
集ケースを有するポッド(pod)のはるか右手のプロー
ブがU56でカウンタのLSB(最下位ビット)であることを
覚えるよりは取扱いがかなり簡単になる。タイミング・
アナライザ1への何を表示すべきかについての次の指令
はフォーマットで定義したレベルを用いて組立てること
ができる。
フォーマットにおけるラベルは到来信号の集合体にも
割当てることができる。たとえば、ラベル「U56_ALL」
はプローブ1のビット(bit)0からプローブ1のビッ
ト7までの集合体に割当てられる。この集合体は、その
記号名が「P56_ALL」である2進値の8ビットと考える
べきである。ラベル「U56_ALL」は特定の信号値を表わ
すものではなく、ポッド1のビット0からポッド1のビ
ット7までのプローブに存在する8ビットの変数値を表
わす簡略記号である。
次に付録Aの命令ファイルはトレース仕様(tracespe
citication)を確定する。トレース仕様は被測定システ
ムの監視動作のどの部分または区画をトレースするかを
決めるものでありゅ。測定中、被測定システムの動作は
連続的にサンプルされ、データ捕捉RAM20に記憶され
る。このプロセスは測定が打切られるかトリガ条件が発
生するまで限りなく継続する。トリガ条件はトレース仕
様で規定される。そのとき測定は直ちに停止するか、あ
るいは予定数の後続サンプルだけ継続してから停止する
かのいずれかである。後続サンプルの数もトレース仕様
で規定される。それは最終トレースにおいてトリガがど
こに現われるかを確定することである。たとえば、トリ
ガ条件が発生して直ちに測定を中止する場合には、トリ
ガはトレースの終りに現われる(エンドトリガ)。付録
Aでは、トリガ条件はU56_ALLが全て0の場合で、希望
するトリガ位置はトレースの中央(center_of_trace)
にある。このようにタイミング・アナライザ1はデータ
捕捉RAM20をS56_ALLがすべて0であることが検出された
とき単に「半分満たされている」と考え、測定は捕捉し
たデータの更にデータ捕捉メモリ20の分量の半分だけ続
けられる。
付録Aで確定される次の仕様は後処理仕様である。こ
の仕様は先行のトレース測定の終了後、トレース中の捕
捉データに関して行われる各種動作を規定するのに使用
される。付録Aの例ではトレース中のマーク×および0
の位置が規定されていて、このようなマークの付いた場
所には随意の記号名が割当てられている。付録Aでは、
トリガ発生後U56_Pin_1が1になったときマーク×を付
し、マーク×発生後U56_Pin_1が1になったときマーク
0を付すよう設定している。
付録Aの命令ファイルで確定される最後の仕様はタイ
ミング図仕様である。これは、使用者が再構成波形にど
の信号がどんな順序に現われるかを指示することであ
る。本例では、この仕様にはマーク×から0までの時間
間隔を測定し平均値と標準偏差(mean_and_standard_de
viation)を表示する命令も含まれている。
マークの付記を制御するのに試用できる各種命令、時
間間隔や生起の測定にそれらを使用する方法を、関連す
る構文と共に付録Bに示す。これらの命令は命令ファイ
ルに現われることもあり、あるいは使用者が適切なとき
にキーボード29で発生させることもある。マークに関す
る後処理仕様が一旦始動すると、データ捕捉RAM20に入
っている以前の測定データとすべての後続データとは規
定のマークが付いて表示される。このことは、トレース
測定が行われ関連する捕捉データがデータ捕捉RAM20に
記憶される前ばかりでなく後でもマークの指定のため特
に準備されている。このように、一定のマーキング方式
あるいは関連する時間間隔または生起の測定が発生しな
いか、もはや有用でないことが証明されれば、トレース
測定を繰返す必要なしに、その同じ記憶データについて
異なるマーキング方式あるいは関連測定を試みることが
できる。したがって、マーキング命令のある仕様につい
て後処理という語が試用される。
次に、付録Bを参照する。本実施例では6個の異なる
マーキングa,b,c,d,o,およびxが使用可能である。当
然、マーク名として選択された特定の記号は、マークの
数と共に、多少の任意性を備えている。経験によれば6
個のマークは一般に充分以上の数であり、そのローマ字
のアルファベット名は標準のキーボード29で既に利用さ
れている記号から選ばれたものである。したがって他の
数や名前のマークも可能である。マークは単なる点では
なく、或る条件が満足される範囲を表示することができ
る。このような範囲は信号の間で、或るパターンに関連
する持続要件を実際に満足する波形図の一部であること
もある。このような例では、このようなマークを表わす
有用な方法はトレースを色を変えて表示することであろ
う。勿論、範囲は一連の連続記号で表わすことも同様に
できる。更に、マークが持続期間を有する条件を表わす
場合には、トレースの表示においてマークを条件のはじ
まりに置くかあるいは終に置くかに関しての選択の問題
となる。
付録Bには注解が付いている。下記は付録Bの重要な
点を要約説明したものである。これらの説明の中で「明
白」および「推論的に」は語は次のように考えるものと
する。マークは使用者がトレースの中でマークを置くべ
き場所を既に指定していて、事実上、「そのマークをこ
こに置け」と指定しているときは、「明白に」位置ぎめ
される。マークを明白に位置ぎめすることは本質的には
そのマークをトレースのデータの中で条件を自動的に探
すことなく人手で付けることである。対照的に、使用者
がマークの位置としてデータ中に幾つかの重要な条件を
指定するときはマークは「推論的に」置かれる。この仕
様はデータ信号に与えられた名称を用いて論理的関係と
して定義された記号であり、多かれ少かれ或る程度の限
定を含んでいる。一定のトレース測定において、仕様は
は一回、あるいは多数回満足されることもあれば、ある
いはおそらく全く満足されないことがある。条件を満た
すトレース中の正しい位置についての予備知識が欠けて
いると、明白なおき方と推論的おき方との違いの中間に
なる。後者の場合には使用者は所定の条件に関するトレ
ースを探し出し、それを満足する場所に自動的にマーク
付けるように定義する。
付録Bはタイミング・アナライザに使用するように組
立てられており、本発明をステート・アナライザに適用
しようとする場合には一定の変更を行うことが望まし
い。たとえば、ステート・アナライザにとっては再構成
波形のない表形式のトレースのみを表わすことは珍しく
はない。更に、近代的ステート・アナライザの長所の一
つは、どの条件がトリガとして働くかということについ
ての他に、どの状態がトレースに適しているかについて
広く選択が可能であるという点である。結果として得ら
れたトレースの連続要素が時間軸に沿う等しい増加に対
応しないということは全く可能である。そのかわり、一
定の定義された判定基準を満たし、その時間間隔を予測
できないステートデータを表わす傾向が最も多い。これ
まで述べたことはステート・アナライザの環境をより良
く受け入れるにはマーキング仕様の各種のものの微小な
変更が必要であることを示唆している。それにもかかわ
らず、このようなステート・アナライザの動作にはなお
トレース測定のマーキングとデータをトレースの要素の
間の予め規定した論理関係にしたがって位置ぎめされた
推論的に付けられたマークを用いて検査することが含ま
れている。このようなマークをトレースリストのそれ自
身の欄に置くことができる。
再び付録Bを参照する。任意のマークを消すことがで
きる。規定しアマークのすべてが影響を受ける。消され
たマークは削除されるのでなく単に見えなくなるわけで
ある。マークが見えているかいないかは、マークbの後
と定義した場合にも他のアークに影響しない。すなわ
ち、消されたマークはなおそこに存在するが、単に見え
ないだけである。同様に、任意のマークを現わすことが
できる。規定されているマークのすべてが影響を受け
る。マークを現わすようにすると再び見えるようにな
る。
マークはすべてトリガカーソル36の位置にまたはユー
ザカソール35の位置に設定できる。更に、記号名をこの
ようなマークと関連づけることができる。
マークはすべてトレースを構成する4096サンプルの数
値的に指定した一つに対応するトレースの場所を位置ぎ
めすることができる。
マークはすべて規定の事象が最初に発生した位置に推
論的に位置ぎめすることができる。又、カーソルまたは
サンプル番号で規定された異なるマークの前または後の
いずれかに置くようにもできる。
aからdまでのマークは規定の事象が発生するそれぞ
れの位置に推論的に位置ぎめすることができる。又、カ
ーソルまたはサンプル番号で規定された異なるマークの
前または後のいずれかに置くようにもできる。モーxと
oとは不注意に複数のxやoが生じないようにこの命令
から除外してある。カウントと時間間隔とに関する総計
量はxからoまでの区間について行われ、複数の同じマ
ークがあるとあいまいさが生ずることになるからであ
る。前述したように、規定された事象には監視している
信号が規定パターンに変化すること及びパターンから変
化すること、前記パターンの持続時間、ラベルつき入力
信号(の集合体)の値の遷移、および可変のグリッチ基
準等を含めてよい。
タイミング・アナライザに対する持続時間の要求事項
は一般に「この信号またはこの信号の組合せは関連持続
時間だけ存在するか」という質問と考えられる。質問の
一部ではない信号は質問とその構文的表示から除外され
る。これらの信号は、可能であることが確信されている
が、ドントケア記号として現われることさえ必要としな
い。他方、ステート・アナライザでは持続時間の概念に
は、アドレスの最下位部分に、ドントケアが入っている
ことがある。このようなことは利用できるフォーマット
仕様とラベル付けによって決まる。持続時間がチェック
される条件の定義中にあるドントケア記号は、トレース
中の連続する状態が規定の持続時間に対する範囲条件に
合うかどうかを尋ねるということに等しい。「この特定
の状態(ドントケア無しで表わされている)が持続時間
の要求事項を満たしているか」と尋ねることも可能であ
る。後者の場合は同じ状態がトレース中に連続して現わ
れるとい予想、およびトレース中の各要素が関連する時
間軸の値を持っているという期待が必要である。更に、
マークが一旦規定されると、マークxからoまでの時間
間隔はトレースの一部として測定し表示することができ
る。
マークxとoとの間のマークaからdまでマークの数
はマークの一部として数え表示することができる。
更に、1000までの連続的に実行される反復トレース測
定が自動的に行われる。この反復実行に続いて最小値、
最大値、および平均値が、標準偏差とともに、繰返し実
行される測定と関連する時間間隔測定値あるいはカウン
トの測定値に対して広範に利用できる。halt_repetitiv
e_execution(停止、反復、実行)命令については、ア
ナライザの他の各種の命令と動作の幾つかの例および説
明の後で、後に詳細に説明する。
要約すると、第2図はU56と呼ばれる2進カウンタか
ら発生する波形に対してタイミング・アナライザ1にお
ける各種のフォーマット、トレース仕様および後処理仕
様の適用法を示している。各種の仕様が付録Aの命令フ
ァイルで確定される。その命令ファイルの後処理仕様に
よって、付録Bに記す各種命令を適用することにより第
2図に現われるマークが位置ぎめされる。
特定のフォーマット、トレース仕様、および後処理仕
様が確定すると、前に述べたとおり、タイミング・アナ
ライザ1の或る内部特性が変化する。或る意味では、仕
様の一つが変るとタイミング・アナライザの動作が変
る。使用者は一定の時刻に、動作に影響を与えることな
く、どれだけいろいろなモードの動作が現在実行されて
いるかを求める方法を知っていなければならない。この
目的のため、タイミング・アナライザ1自身が使用者の
要求があり次第、現在実行されている仕様の概要を表示
したりあるいは打出したりする。付録のC1、C2、および
C3は付録Aおよび第2図に関連する例としてこのような
概要を示したもので、CRT27に表示される。たとえば、
付録C1は付録Aの命令ファイルで確定したフォーマット
を表の形で表わしたものである。付録C1の情報は命令
「フォーマットを示せ(show format_specificatio
n)」を実行することによって、CRT表示装置27で見るこ
とができる。他の仕様の概要は、たとえば、後処理仕様
を示せ(show post_process_specification)」という
命令によってアクセスすることができる。
次に第3図に移る。この図はカウンタU56に関連する
他の捕捉トレースを示すが、多数の段階の各種のマーク
が付いている。第3図または少し後で述べる「くり返し
実行を停止せよ(halt_repetitive_execution)」命令
の一つを使用した結果を含めて、付録Bにおいて設定さ
れた命令の他の使用方法を示している。簡単のため、関
連する命令ファイルは省略してあるが、付録D1、D2、お
よびD3はそれぞれ結果として得られたフォーマット、ト
レース仕様、および後処理仕様を記している。
第3図に関連するフォーマットおよび後処理仕様であ
るため、マークのすべての例をこの図で見ることはでき
ないが、これらはなおトレースデータには存在してい
る。選択した倍率の程度とCRT27の限られた幅とが組合
わさってこの状況を作り出している。第3図の再構成波
形図をリスト表示したものが付録Eのトレースリストで
ある。トレースリストの長さはCRT27の高さより大きい
が、それは単にCRT上で比較的容易に垂直にスクロール
できるか、あるいはハードコピー装置にその全体を印刷
することにより全体が見れる。又、各記号はASCII文字
の通常のファイルである。
第3図はマークxとoとの間のマークaからdまでの
複数の例を示しているだけでなくマークxとoとの間の
マークaからdまでの数を数える場合の表示結果をも示
している。付録Eのトレースリスト(省略してある)か
ら、数えたマークがトレースを通してどのように分布す
るかが分かる。
付録Eのあらゆるマークの位置を決めるには、リスト
全体を検査しなければならず、これは各頁に64行が提示
された場合には、それぞれが64頁を必要とすることにな
る。1頁あたり1秒かかるとして、各種の結果を比較し
その意味を熟考しない場合でも、全マークを観察するだ
けで1分以上かかることになる。付録F1とF2はトレース
リストをマークの付いたサンプルだけに減らしてこの状
況を改善している。いずれもCRT27に表示される。
付録F1は、PROCESS_FOR_DATAのマークの付いた命令が
入っていることを除いては付録D3と同一である。この命
令はトレース測定をマークの付いているサンプルだけが
入っているリスト表示に圧縮する。付録F2は得られたリ
スト表示である。
第3図および付録DとEとに示したように、マークを
数える能力は次の目的に有用である。マークxとoとは
時間に関するウインドウを定義するのに使用することが
できが、一方マークaからdまでは必要に応じて該当す
る事象を識別するのに使用する。図示した計数動作はウ
インドウ内に何回事象が発生したかを明らかにしてくれ
る。
次に、第4図を参照すると、自動マーキングおよび後
処理に関係するタイミング・アナライザの動作の様子を
簡単化し一般化した流れ図が示されている。第4図の流
れ図は使用者とタイミング・アナライザ1の各種動作の
間の機能的関係を概略示している。特定のシステムがど
のように実行されるかに関する詳細は簡単のため省略し
てある。たとえば、一連の一つ以上の測定を実行あるい
は停止するための使用者からの命令に対応するアイドリ
ング機構は無い。同様に、ユーザが各種仕様を設定する
のにキーボード29およびCRT27を通じてタイミング・ア
ナライザと実際にどのように作用し合うかということに
関する詳細は示されていない。そのかわり、第4図の流
れ図は結果に推論マーキングと後処理の動作に入ること
に役立っており、このそれぞれの動作は幾分詳細に検討
されている。
第4図の流れ図に従って使用者は、実行しようとする
測定に関係するフォーマット、トレース仕様、および後
処理仕様を設定する。後処理仕様はこの時点では省略し
てよく、後で設定して差支えない。仕様にしたがってタ
イミング・アナライザはトレース測定を実行する。すな
わち、4096の連続サンプルを作り前述のとおりデータ捕
捉RAM20にロードする。
トレース測定が完了すると、制御システムはマークの
必要性を確める。使用者がトレースにマークを要求して
いない場合には、制御システムは、マークを挿入するこ
となく、直接トレースの準備と出力を行なう。一方、も
し使用者が自動マーキングを要求していると、F1ND_MAR
Kという名のサブルーチンがその動作を行う。F1ND_MARK
サブルーチンは第5図に詳細に説明している。
要求されたマークがトレースに自動的に付けられると
制御システムは統計量を見つけるべきか否かを決定す
る。もし不要のときは、制御システムはトレース準備と
出力とに進む。
トレースを出力した後で、制御システムはサブルーチ
ンHALT_TESTを呼ぶ。その機能は呼び出されたhalt_repe
titive_execution命令が満足されているか否かに基い
て、フラグHALT_FLAGの値を制御することである。これ
らの命令によって自動的に実行される一連の連続且つ反
復されるトレース測定が、このような命令の判定基準を
満たすトレース測定の終了時点で中止される。これらの
命令については口述する。サブルーチンHALT_TESTにつ
いても後程(第8図に関連して)論ずる。要約すれば、
HALT_TESTは反復実行を中止すべきか否かを決定する。
中止する場合は、フラグHALT_FLAGを真にセットする。
中止しない場合は、HALT_FLAGは偽にセットされる。
サブルーチンHALT_TESTの後で制御システムは反復実
行が実行中であるか否かを確かめる。もし実行中なら
ば、HALT_FLAGが真にセットされないかぎり他のトレー
ス測定が遅滞なく自動的に実行され、この点に記された
プロセスを繰返す。HALT_FLAGが真にセットされていれ
ば、反復実行は中止される。反復実行されていないかあ
るいは完了していれば制御システムは先に完了した測定
に対して新しい後処理仕様が存在しているか否かを確か
める。もしこのようなものが存在しなければ制御システ
ムは新しい測定全体を見越して新しい仕様を受入れる。
しかし、もし新しい後処理仕様が存在すればタイミング
・アナライザはその新しい仕様にしたがって再び初期状
態に戻り、サブルーチンF1ND_MARKが呼出され、つづい
て新しい波形図またはトレースリストなどが呼出され
る。使用者が新しいマーキング方式にしたがって古いデ
ータを再検討できるのはこの機構を通してであり、測定
を再実行しないで行われる。1回だけのあるいは繰返し
の実行段階の終りでアイドリングループは似ているかも
しないが、このようなアイドリングループには先に説明
したように、古い測定のための後処理使用か否かの制限
が入っている。
第5図はサブルーチンF1ND_MARKの流れ図である。こ
のサブルーチンはトレース測定の中の各サンプルを検査
し適切なマークをトレースに挿入する。
FIND_MARKが取る最初の行動はデータ捕捉RAM20の中に
ある獲得したデータをシステム記憶装置25のRAM部にア
ンロードすることである。このプロセスで情報は4096ビ
ットワードに様式化しなおされる。このワードの各ビッ
トは試験中のシステムからサンプルされた16の信号の一
つに対応する。1は高レベルの信号を表わし、0は低い
信号を表わす。
次に、F1ND_MARKは、各活動マーク(すなわち、使用
者がつけたマーク)に対して、捕捉したデータの中にマ
ークの定義を満たすパターンをつきとめる。これらのパ
ターンは付録BのMARK命令にしたがって求められ、MARK
_PATTERN_XからMARK_PATTERN_dまでの名前がついている
変数に書き込まれる。簡単のため、その集合体の全部ま
たは一部を、必要に応じてi=x,o,a,b,c,dと考えて、
時に応じて簡単にMARK_PATTERNiと記号化する。各MARK_
PATTERNiに関連してMANY_ENOUGHiとFEW_ENOUGHiと呼ぶ
似つの制御変数がある。第65図に関連して下に示すよう
に、これら三つの変数はマークごとに採用したデータ内
のどの条件をそのマークで識別すべきかを定義するもの
である。マークの自動的付与が単にパターンの認識に限
られている場合には、MARK_PATTENiはそれ自身で充分で
ある。しかし、あるパターンへの変化又はあるパターン
以外への変化のような事象にしたがって、および持続時
間にしたがって、マークの適性を評価するには現在考慮
中のサンプルのパターンの他に余分の情報が必要にな
る。各マークごとにその余分の情報を見つけ出しMANY_E
NOUGHiとFEW_ENOUGHiに記憶する。要約すれば、流れ図
のこの点でF1ND_MARKSは、サンプルがマークを受取るた
めにデータを到来するサンプルごとに検査している間
に、MARK_PATTENi,MANY_ENOUGHi,およびFEW_ENOUGHiの
どの特定の値が満足されねばならないかを正確に決定す
る。
次にF1ND_MARKSはRAM25の中のいろいろな場所を初期
状態にする。ここにはその内容がトレースに属するマー
クの名前と場所となるMARK_TABLEという名の表(実際に
マークを出力トレースに現わすのはこの表の入口であ
る)および探索中どのサンプルが考察されているかを規
定するサンプルポインタの他に、MATCH_COUNTiを含むそ
の他の一定の変数が入っている。MATCH_COUNTiは0にセ
ットされる。
この点でF1ND_MARKSは4096のサンプルの各々をマーク
ごとに検査するループに入る。変数MEMORY_DATAに最初
の(または次の)サンプルの数値がロードされる。次に
MEMORY_DATAはサブルーチンTEST_MARK_xからTEST_MARK_
dまでの各々によって試験される。本実施例ではマーク
識別用パラメータを選択し通過させるループで呼出され
る単一ルーチンTEST_MARK_iを備えるよりは、6ケの別
々のサブルーチンTEST_MARK_xからTEST_MARK_dまでを備
えるのが好ましい。この二つの方法の間の選択は使用中
のプログラム用ツールがこのような索引を支援するのに
どれだけ便利であるか、得られたコードがどれほど効果
的か、それがどれだけ実行が速いかなどの他に、これら
の事柄のスタイルに関するプログラマの個人的嗜好によ
って決まる。
本実施例では実行の速度は非常に重要であり、索引は
幾分不便であり、一般にシステムディスク上にコード区
間用の充分なオフライン記憶装置が存在する。したがっ
て、どれが同じルーチンの本質的に6ケの異なるコピー
であるかを見極めるように決定が行われる。
本実施例では、第6図に関連するルーチンを実行しそ
れをTEST_MARK_iと呼ぶ。しかし、MATCH_COUNTiの値を
制御し、その値とMEMORY_DATAとをMANY_ENOUGHi,FEW_EN
OUGHiおよびMARK_PATTERNiに対して試験してMARK_TABLE
へ入るか否かを決定するのはTEST_MARKサブルーチンで
ある。
各マークF1ND_MARKSごとにサンプルを試験し、それか
ら4096ケのサンプルの最後であるか否かをチェックす
る。もし最後であれば、サブルーチンは完了したのであ
り戻りに移る。そうでなければ、サブルーチンは次のサ
ンプルを捕えてマークに関する試験を行う。
第6図を参照すると、サブルーチンTEST_MARKの簡単
化した流れ図が示されている。最初の動作はそのマーク
のための試験を実際に行うか否かを決めることである。
考察中のマークが活発(使用者がフォーマットで記述し
ている)で且つ使用可能(マークが他のマークに付随し
ていないか、あるいは付随している場合は、条件が満た
されている)でなければ実際に現行のサンプル(MEMORY
_DATAに保持されている)を試験しない。これら二つの
条件が満足されないかがりTEST_MARKは直ちに終りへ進
む。すなわち、流れ図を通る径路は無い。
考察中のマークが活性で且つ使用可能の場合には、次
の試験はMEMORY_DATA(現在考察中のサンプル)がMARK_
PATTERNiに等しいか否かをチェックすることである。す
なわち、各種の入出および持続階段の遷移あるいは動的
観点を無視して、現行のサンプルがマークの定義のため
のテンプレートに合っているかを判定する。もし合って
いれば、等しいあるいはより大きいという条件が満足さ
れる可能性がある。この二つを区別する構成の一部とし
て、カウンタMATCH_COUNTiが、パターンの合致が検出さ
れるごとに(YES,YES…の径路)直ちに歩進する。MATCH
_COUNTiは0でスタートし、初めて規定のパターンに遭
遇すると、直ぐMATCH_COUNTiは試験される前に1だけ歩
進することになる。
TEST_MARKが入り込み条件を見つけなければならない
ときは、制御値MANY_ENOUGHiは予め1にセットされてい
なければならない。MANY_ENOUGHiはMATCH_COUNTiが歩進
した直後にこれと比較される。試験ではパターンの合致
の数が制御値以上であるかどうかが検査される。等しい
場合には、上述のとおり、この二つは等しくなる。しか
し大きい場合にはMATCH_COUNTiが充分大きな値になって
MANY_ENOUGHiに対す適切に大きな制御値以上になるまで
試験は合格とならない。この考え方は必要な持続時間が
100マイクロ秒でサンプルクロックの周波数が1.0MHzで
ある場合には、実際の持続時間が約100マイクロ秒より
長ければMATCH_COUNTiを連続的に100歩進させることに
なる。すなわち、TEST_MARKiをマークiの試験に使用す
るごとに1歩進する。制御システムはサンプルクロック
の特定の周波数を持つ一定の持続時間を表わすのにMANY
_ENOUGHiをどれだけ高くセットするかを決める。パター
ンの合致の実際の持続時間が実際充分長ければMATCH_CO
UNTiは結局MANY_COUNTi以上となり適性基準が満足され
ることになる。
一旦適性基準が満足されると、YES,YES,…の径路はMA
RK_TABLEの入口となり、見つかったばかりのマークに基
いて、必要に大じ他のマークを使用可能にしたり使用不
能にしたりする。
次に、事象が欠陥でない場合には、MANY_ENOUGHiは10
00という不可能に高い値にセットされて(少くとも一時
的に)、前述の検出機構が使用不能になる。これによっ
て更にMARK_TABLEに入ることを防いで合致が継続する。
他の入り込みまたはより大きいという条件を検出するこ
とができるが、まず介在する立去り条件を検出しなけれ
ばならない。このような介在が検出されるとMANY_ENOUG
Hiはそのはじめの制御値に戻ることになる。
事象が欠陥である場合には、今論じた使用不可能機構
は使用されない。一般に、各欠陥は当該のあるいはそれ
自身のものである孤立事象であって、1行に欠陥が三つ
連続していれば連続したマークが三つできる。連続欠陥
のストリングに入るマークは無い。すなわち各欠陥はMA
RT_TABLEへの対応する入口を生ずる。
最後の数節は適性基準MATCH_COUNTi≧MANY_ENOUGHiが
満たされている(YES,YES,YES,……径路)と仮定した。
この関係が満たされない(YES,YES,NO…)場合は二つあ
る。第1は該当するパターンが存在し、早い頃のサンプ
ルと共に既に入ってしまっているが、必要な持続時間に
はまだ達していないということである。第2は同じであ
るが持続時間は検出され、検出され、超過しつつあると
いうことである。いずれの場合も、MATCH_COUNTiが歩進
することを除いては、パターンは合致したが即座に動作
する必要のない場合を表わしている。
さてTEST_MARKに入ったとき、MEMORY_DATAがMARK_PAT
TERNiと等しくない(YES,NO,……)場合を考える。この
場合には次の試験は遷移判定基準に有効なものがあるか
否かを確かめることである。MANY_ENOUGHiに対して2000
0というような極めて高い値はこの状況の場合フラグと
して働く。遷移条件自身はMARK_PATTERNiをMEMORY_DATA
の以前の値を常に表わすように配置すれば検出される。
こうして、第2の適性基準では、新しいサンプルが以前
のものと等しいかを調べる。もし等しくなければ遷移が
生じている。したがって、MEMORY_DATAのプレセットさ
れた値がMARK_PATTERNiに記憶され、MARK_TABLEに入口
が作られ、他のマークの必要な有効化または無効化が行
われる。
遷移を表わさない後続サンプルは、等しいまたはより
大きいという条件と同様、パターン合致を生ずる。しか
しMANY_ENOUGHiは先にこのような大きな値にセットされ
ているので流れ図のこの経路でMARK_TABLEにマークを記
憶させることは決してできない。しかしその次に遷移が
起ればMEMORY_DATAがMARK_PATTERNiに等しくなり、これ
によって前述のとおり、再びマークが記録されることに
なる。
任意の遷移によってマークがMARK_TABLEに入ったのに
続いてMACTH_COUNTiが0にセットされMANY_ENOUGHiが20
000というその元の値(これはその値から変っていな
い)にリセットされる。MEMORY_DATAとMARK_PATTERNiと
は等しくなく、MANY_ENOUGHiは20000と等しくはなり得
ない。すなわち、合致は起らずどの遷移段階も重要では
ない(YES,YSE,NO,……)。これを生ずる一つの方法は
単にそのマークに必要なパターンが決して生じないよう
にする(あるいはトレース測定の少くともこの点まで到
達しないようにする)ことである。この特別の場合は、
MACTH_COUNTiが大0のままである(これは合致があった
後でだけ歩進するものであり、0位置から動き始め
る。)から区別しやすい。それで、これが適性基準IS M
ACTH_COUNTi=ZEROの意味である。答がYES(YES,NO,NO,
YES)であれば、前述したようにになり、これがTEST_MA
RKを通過する間何等の措置も不必要である。
しかし、MACTH_COUNTiが0に等しくない場合(YES,N
O,NO,NO,……)、先の入り込み/立去りの組を無視すれ
ば、流れ図は立去り条件を検出したことになる。さて、
立去りと条件より小さい持続時間との差はパターンの合
致があまり長く続かないようにすれば認識することがで
きる。これは制御値FEW_ENOUGHiは何のためであるかと
いうことであり、この値はMANY_ENOUGHiといくらか似た
動作をする。MANY_ENOUGHiとFEW_ENOUGHiとは共に10000
という極めて高い値により、等しいまたはより大きくな
る場合(YES,YES,NO)になることが抑制されている。MA
CTH_COUNTiはなおMEMORY_DATAとMARK_PATTERNiとが合致
するれば進歩するが、10000という値の端数より大きく
なることは決してできない。それでパターンの探索に入
っても、任意に長い持続時間が得られても、パターンが
もはや合致しなくなるまでは何事も起らない。その点で
流れ図を貫く経路はYES,NO,NO,NO,YESとなる。最後の答
は、パターン合致の数が10000に達することのできる道
がないからYESでなければならない。MARK_TABLEへの届
口が作られ、必要に応じて他のマークが使用可能または
使用不可能にされてから、MACTH_COUNTiが0にセットさ
れる。パターン合致が満たされないままであると仮定す
るれば、これにより流れ図を通る経路がYES,NO,NO,YES
に変り、他のパターンの合致がありMACTH_COUNTiが0か
ら歩進するまでMARK_TABLEへの立入りができなくなる。
より小さいという条件の場合は同じように動作するが
適正制限IS MACTH_COUNTi<FEW_ENOUGHiは、立去りに先
立つ連続合致数が充分小さくないかぎり、すなわち、今
終ったばかりのパターン合致の持続時間が充分短かくな
いかぎり、流れ図の、MARK_TABLEへの入口となる部分に
入れないように動作する。この条件が満たされれば、MA
RK_TABLEへの入口が作られ、そうでなければ作られな
い。いずれにしても、MACTH_COUNTiを0にリセットすれ
ばできごとは終結し、少くとも一つの後続介在をパター
ンが合致するまで他の立去りまたはより少いという状況
の可能性が無くなる。
第6図のこれまでの説明は特定のタイミング・アナラ
イザに特有のものであり、より大きいおよびより小さい
という持続期間は連続するパターン合致の数によって決
めることができると仮定している。この仮定はサンプリ
ングの既知の規則的周期的性格によって可能となる。こ
のようなことはステート・アナライザでは一般的に起ら
ず、トレースの連続要素の間の時間間隔は一般に予測で
きない。それは予測できるかもしれぬが、ストアクオリ
ファイとして知られる特徴を犠牲にすることにより、一
定の数値の範囲内にあるというようなクオリファイ条件
を満足しないかぎり状態は記憶されない。それにもかか
らず、持続時間による推論的マーキングの概念は、よく
あるように、時間軸情報をトレースの一部として記憶し
ている各状態にに付加すれば、なおステート・アナライ
ザに適用することができる。第6図の流れ図はしたがっ
て勿論変わることになる。それは関連する時間軸値を直
接比比較することによって持続時間判定基準を決定する
ものとなる。
制御システムにはそれがトレースリストであるかある
いは再構成波形図表であるかというトレース表示を作り
出すルーチンが入っている。このルーチンはRAM25から
スクランブルされていないトレースデータサンプルを取
り出すのでMARK_TABLEの関連バイトをもチェックして指
示されたアークを表示に付加する。
MARK_TABLEは、あたかも記憶装置のワードの幅が8ビ
ットしかないように、1カラムのバイトとして示されて
きた。本実施例においては記憶装置のワードの幅は16ビ
ットであり、したがって、MARK_TABLEは1ワードにつき
二つの入口で詰められる。
一つの代替案ではMARK_TABLEはトレース測定における
サンプルの数より短かい可変長または固定長のいずれで
もよい。入口の幅は広く、たとえば、16ビットである。
表への各入口には二つの部分がある。第1の部分はサン
プル番号を識別し、第2の部分はそのサンプルに関連す
る一つ以上のマークを識別する。第2の部分のビットが
充分多ければ、複数のマークを符号化することができ
る。そうでなければ、同じサンプルの複数のマークを、
MARK_TABLEへの、各々が異なるマークのためのものであ
る、複数の入口によって表わすことができる。
他の代替案では別個のMARK_TABLEが無く、マークを符
号化するに必要なビットの数によってデータ捕捉RAM20
が広くなる。それでトレース測定が終ると各種のマーク
がそれら余分のビットに符号化される。
第7図はサブルーチンSTATISTICSの簡略流れ図であ
る。最初の動作は、このSTATISTICSの特定の用法が自動
的に行われる反復トレース測定の最初のものであるかを
確かめる。もし最初のものならば、RUNSという名のカウ
ンタが0にセットされ各種統計量に関連する変数がすべ
て初期状態となる。すべての場合、次にRUNSが歩進す
る。RUNSは現行のシリーズでそれまで実行された連続自
動トレース測定の数を表わす。
次に、サブルーチンはどの種類の測定をMARK_TABLE内
のデータから取出すかを決定する。それに続き必要な測
定(カウントまたは時間間隔)を取出し、最大値、最小
値、平均値および標準値差等の統計量を計算する。
再び付録Bと第3図とを参照して、各種のhalt−repe
titive−execution命令に注目する。この命令は丁度終
了したトレース測定に下記条件の一つを検出すると直ち
に進行中の一連の反復実行トレース測定を終了する。
1. マークxとoとの間の時間が規定の持続時間より大
きいか小さい。
2. マークxとoとの間に介在するマークの数が規定の
数より大きいか小さい。
3. トレースに付けたマークの順序が長さ最大4マーク
までの規定の順序を満足している。
4. 丁度終ったばかりのトレース測定が規定の反復実行
数runsの最後のものである。各runは個々のトレース測
定である。
上記の1から3までの条件はアナライザのトリガ能力
を拡張する際に有用である。これらの条件により、トレ
ース測定の終了につづいて、トレース測定を実行しなが
ら実時間で且つ高速に検出するのは実際的でないような
条件を検出することができる。たとえば、マークa,b,c,
dのそれぞれが、各クオリファイ持続時間を有している
四つの異なるパターンを表わすと仮定しよう。マークa,
b,c,dのシーケンスを検出して反復実行を停止すると、
従来のタイミング・アナライザまたはステート・アナラ
イザのシーケンストリガ機構でさえも検出することがで
きない事象列を捕えることができる。
勿論、調整が必要である。たとえばステート・アナラ
イザにおけるシーケンストリガはむだ時間なしに実時間
で且つ高速で作動する。当面の機構は一つのトレース測
定の終りと、他の始まりとの時間間隔の間に動作する。
この期間中のシステムの動作は考慮外とする。このこと
はhalt−repetitive−execution命令の広範なトリガ動
作にサンプリングまたは統計的な性格を付与することに
なり、これは活動の特定段階が捕捉されることは保証さ
れていない。しかし、そうなる機会は確かに存在し、こ
れは一般に全体の測定動作が希望する結果を生ずるには
もっと長い時間がかかるということを意味するに過ぎな
い。このように、探している状態がアナライザが動作す
る非常に速い速度で、目標システム内に発生することが
でき、しかもなお見つけられるという利点が残ってい
る。
halt−repetitive−execution命令はアナライザのト
リガ操作での一定の他の実用的制限を克服するのにも使
用することができる。たとえば、タイミング・アナライ
ザのトリガ回路のタイミング部分での実用的制限により
検出できる持続時間が、オシロスコープの校正ずみアツ
テネータが一定ステップしか出せないのとほぼ同じ程度
に、数値が一定の集合体になる程に制限される。このよ
うに、持続時間に関する1,2,5,10という数値は、5ns,50
ns,500ns,5sなどを超す持続時間が発生するとき個々の
トレース測定をトリガすることができるが、675nsとい
うような持続時間を規定することはできない(米国特許
願第352672号参照)。このような制限は関連するパター
ンまたは信号に対して675nsより大きい値を規定するhal
t−repetitive−execution命令により(すなわち、上の
条件1を使う)克服することができる。それぞれ個々の
トレース測定についてのトリガ条件は500nsを超す関連
の信号またはパターンについてセンタトレースである。
このようにタイミング・アナライザは繰返し実行し、必
ずしも重要ではない事象を含んでいるトレース測定値を
捕える。アナライザは該当することがはっきりしている
事象が捕えたトレース測定値中に検出されたときは停止
する。
第8図はルーチンHALT−TESTの簡略化した流れ図であ
る。このルーチンは第4図に使用され、呼び出されたha
lt−repetitive−execution命令に応答して進行中の一
連の反復トレース測定を停止するか否かを決定する。
HALT−TESTはまずフラグHALT−FLAGを偽にセットして
から、halt−repetitive−execution命令が現在呼出さ
れてりいるか否かを確かめる。もし呼出されていなけれ
ば、それ以上の動作は不要となりHALT−TESTは第4図の
呼出しルーチンに戻る。もしhalt−repetitive−execut
ion命令が実行中であるとどの種類の条件が有効である
かを一連の適性制限によって確かめる。この適性制限の
各各は停止条件が満たされているか否かを確かめるため
の爾後の試験と関連している。停止条件が満たされてい
るとHALT−FLAGは真にセットされ、第4図について前に
説明したところにしたがってアナライザの動作が規制さ
れる。
〔発明の効果〕
論理信号と共に、前記論理信号に関連する位置にマー
クを表示しているので、所望信号を検索するのが容易で
ある。又、表示を圧縮することにより、必要な信号のみ
を表示できるので極めて早く検索できる等の効果を有す
る。
【図面の簡単な説明】
第1A,1B,1C図は本発明の論理動作観測装置のブロック
図。 第1D図は第1A,1B,1C図の組立図。 第2図、第3図は本発明の論理動作観測装置に表示され
た流れ図。 第4図、第5図、第6図、第7図、第8図は本発明の論
理動作観測装置の動作を示す流れ図。 4a,4b:プローブポッド、7:データ捕捉ユニット、20:デ
ータ捕捉RAM、22:トリガ位置コントローラ、23:トリガ
検出器、24:マイクロプロセッサ、25:記憶装置、27:CR
T、28:CRT制御および記憶装置、29:キーボード、32a,32
p:バッファ、39:記憶コントローラ、42a,42b:トリガク
オリファイ回路、44:トリガ組合せ選択回路。
フロントページの続き (72)発明者 ジヨエル・エー・ゼルマー アメリカ合衆国コロラド州コロラドスプ リングス スプリングリツジドライブ 3211 (56)参考文献 特開 昭52−136536(JP,A) 特開 昭58−113863(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】並列入力される複数の論理信号を順次記憶
    する記憶手段と、 前記記憶された論理信号値に対し、トリガ条件以外の異
    なる複数の論理条件を設定するとともに、該論理条件に
    マークを関連付ける手段と、 前記順次記憶された論理信号値の組の中から前記論理条
    件に一致する組を捜し出す手段と、 前記記憶された論理信号値に基づいて、再構成された前
    記複数の並列入力論理信号を表示するとともに、前記論
    理条件と一致する前記論理信号値の組に、対応する前記
    マークを表示する表示手段と、 前記論理条件のうちの、第1論理条件に一致する論理信
    号値の組と第2論理条件に一致する論理信号値の組との
    間における所定のパラメータを測定する測定手段と、 前記測定手段による測定を複数回行って、得られた測定
    値に基づき統計処理を行う手段と、 を備えて成る論理動作観測装置。
  2. 【請求項2】前記所定のパラメータが、時間間隔である
    ことを特徴とする特許請求の範囲第(1)項記載の論理
    動作観測装置。
  3. 【請求項3】前記所定のパラメータが、第3論理条件に
    一致する論理信号値の組の数であることを特徴とする特
    許請求の範囲第(1)項記載の論理動作観測装置。
JP59236584A 1983-11-09 1984-11-09 論理動作観測装置 Expired - Fee Related JP2554460B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/550,322 US4641348A (en) 1983-11-09 1983-11-09 Timing or logic state analyzer with automatic qualified inferential marking and post processing of captured trace data
US550322 1990-07-09

Publications (2)

Publication Number Publication Date
JPS60166870A JPS60166870A (ja) 1985-08-30
JP2554460B2 true JP2554460B2 (ja) 1996-11-13

Family

ID=24196683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59236584A Expired - Fee Related JP2554460B2 (ja) 1983-11-09 1984-11-09 論理動作観測装置

Country Status (2)

Country Link
US (1) US4641348A (ja)
JP (1) JP2554460B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5050107A (en) * 1981-07-24 1991-09-17 Hewlett-Packard Company Side-by-side displays for instrument having a data processing system
JPS6193962A (ja) * 1984-10-15 1986-05-12 Anritsu Corp パタ−ントリガ付オシロスコ−プ
US4942614A (en) * 1986-04-16 1990-07-17 Australian Atomic Energy Commission Calibration of ultrasonic transducers
US4868552A (en) * 1986-08-25 1989-09-19 Rohde & Schwartz-Polarad Apparatus and method for monochrome/multicolor display of superimposed images
JPS63186153A (ja) * 1987-01-27 1988-08-01 Matsushita Electric Ind Co Ltd ロジツクアナライザ
US5047971A (en) * 1987-06-23 1991-09-10 Intergraph Corporation Circuit simulation
US4989207A (en) * 1988-11-23 1991-01-29 John Fluke Mfg. Co., Inc. Automatic verification of kernel circuitry based on analysis of memory accesses
CN1045655A (zh) * 1988-11-23 1990-09-26 约翰弗兰克制造公司 ***自动诊断的内核测试接口和方法
US4958347A (en) * 1988-11-23 1990-09-18 John Fluke Mfg. Co., Inc. Apparatus, method and data structure for validation of kernel data bus
US5020011A (en) * 1989-11-07 1991-05-28 Array Analysis, Inc. System for displaying adaptive inference testing device information
US5068852A (en) * 1989-11-23 1991-11-26 John Fluke Mfg. Co., Inc. Hardware enhancements for improved performance of memory emulation method
JPH0481675A (ja) * 1990-07-25 1992-03-16 Mitsubishi Electric Corp 半導体デバイステスト装置
US5404504A (en) * 1993-05-04 1995-04-04 International Business Machines Corporation Trace tool for serial, optical interface
US5457637A (en) * 1993-08-20 1995-10-10 Texas Instruments Inc. Flash waveform analyzer method and device
US5737520A (en) * 1996-09-03 1998-04-07 Hewlett-Packard Co. Method and apparatus for correlating logic analyzer state capture data with associated application data structures
JP3666237B2 (ja) * 1998-03-31 2005-06-29 セイコーエプソン株式会社 情報処理装置及び電子機器
US6110225A (en) * 1998-07-10 2000-08-29 Agilent Technologies Inverse assembler with reduced signal requirements using a trace listing
US6182280B1 (en) 1998-07-10 2001-01-30 Agilent Technologies Inverse assembler with reduced signal requirements with a user supplied memory map
US6237101B1 (en) * 1998-08-03 2001-05-22 International Business Machines Corporation Microprocessor including controller for reduced power consumption and method therefor
US6181320B1 (en) 1998-08-19 2001-01-30 International Business Machines Corporation Method for converting timing diagram into timing graph and vice versa
US6456959B1 (en) * 1999-07-14 2002-09-24 Guide Technology, Inc. Time interval analyzer having parallel counters
US6463392B1 (en) * 1999-08-16 2002-10-08 Agilent Technologies, Inc. System and method for adjusting a sampling time in a logic analyzer
JP3629181B2 (ja) * 2000-03-28 2005-03-16 Necマイクロシステム株式会社 プログラム開発支援装置
US20040017399A1 (en) * 2002-07-25 2004-01-29 Beck Douglas James Markers positioned in the trace of a logic analyzer snap to locations defined by clock transitions
US6999382B2 (en) * 2003-04-30 2006-02-14 Guide Technology, Inc. Signal splitting system and method for enhanced time measurement device operation
US7684447B2 (en) * 2004-12-23 2010-03-23 Agilent Technologies, Inc. Sequencer and method for sequencing
JP4765712B2 (ja) * 2006-03-24 2011-09-07 横河電機株式会社 波形表示装置及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52136536A (en) * 1976-05-08 1977-11-15 Tektronix Inc Logical analyzer
US4100532A (en) * 1976-11-19 1978-07-11 Hewlett-Packard Company Digital pattern triggering circuit
US4376298A (en) * 1980-08-06 1983-03-08 Dickey-John Corporation Combine data center
US4507740A (en) * 1981-09-08 1985-03-26 Grumman Aerospace Corporation Programmable signal analyzer
JPS58113863A (ja) * 1981-12-28 1983-07-06 Sony Tektronix Corp ロジツク・アナライザ
US4510572A (en) * 1981-12-28 1985-04-09 Data I/O Corporation Signature analysis system for testing digital circuits
US4495642A (en) * 1982-02-26 1985-01-22 Hewlett-Packard Company Timing analyzer with combination transition and duration trigger
US4554636A (en) * 1982-09-30 1985-11-19 Allied Corporation Apparatus for testing circuits within a system

Also Published As

Publication number Publication date
JPS60166870A (ja) 1985-08-30
US4641348A (en) 1987-02-03

Similar Documents

Publication Publication Date Title
JP2554460B2 (ja) 論理動作観測装置
US6671876B1 (en) Monitoring of software operation for improving computer program performance
US6584419B1 (en) System and method for enabling an operator to analyze a database of acquired signal pulse characteristics
US6714883B1 (en) System and method for displaying operator-generated annotations of a trigger specification in a signal measurement system
US5124989A (en) Method of debugging a computer program
US5737520A (en) Method and apparatus for correlating logic analyzer state capture data with associated application data structures
US5282213A (en) Computer-based logic analyzer timing and analysis system
US4445192A (en) Logic state analyzer with time and event count measurement between states
EP0767430A2 (en) Method and apparatus for analyzing software executed in embedded systems
US4511961A (en) Apparatus for measuring program execution
US6507796B2 (en) System and method for generating a database of pulse characteristics for each pulse of an acquired signal in a signal measurement system
US20060080626A1 (en) Visualization method and apparatus for logic verification and behavioral analysis
EP0257911A2 (en) Memory pointer with clustering
US4293925A (en) Apparatus and method for indicating a minimum degree of activity of digital signals
US6823272B2 (en) Test executive system with progress window
US4373193A (en) Logic state analyzer
US6615369B1 (en) Logic analyzer with trigger specification defined by waveform exemplar
JPH03118643A (ja) データ取込み方法
US4250562A (en) Digital signal state analyzer and display
US4381563A (en) Apparatus and method for visually presenting analytical representations of digital signals
US4301513A (en) Logic state analyzer with restart and state occurrence qualification
CA1120597A (en) Logic state analyzer
US5941995A (en) Reloading state analyzer
US4495599A (en) Logic state analyzer with sequential triggering and restart
US4303987A (en) Logic state analyzer with graphic display

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees