JP2554176B2 - Automatic gain adjustment circuit for video signal circuit including non-linear element - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は映像信号回路、とくに、１水平走査の映像信
号と、これをｎ（自然数）水平走査期間だけ遅延された
映像信号とを扱う映像信号回路における自動利得調整回
路に関する。TECHNICAL FIELD The present invention relates to a video signal circuit, and more particularly to an automatic gain in a video signal circuit which handles a video signal of one horizontal scanning and a video signal delayed by n (natural number) horizontal scanning period. Regarding the adjustment circuit.

背景技術 たとえば、電子スチルカメラシステムの再生系におい
て、フィールド映像信号を飛越し走査のフレーム映像信
号に変換するため２本の水平走査線の間で相加平均処理
を行なうフィールド・フレーム変換回路や、ビデオテー
プ記録・再生システムでライン相関ノイズを相加平均回
路で相殺するノイズキャンセラ回路などの映像回路で
は、ラスタ走査による映像信号を１水平走査期間（1H）
だけ遅延させて元の映像信号と加算する目的で遅延回路
が設けられている。たとえば、本出願人と同じ出願人に
よる特願昭62−300064には、遅延回路によって２本の水
平走査線の相加平均をとって新たな走査線の映像信号を
形成する映像回路が開示されている。BACKGROUND ART For example, in a reproducing system of an electronic still camera system, a field / frame conversion circuit for performing an arithmetic mean process between two horizontal scanning lines in order to convert a field video signal into an interlaced scanning frame video signal, In video circuits such as a noise canceller circuit that cancels line-correlated noise with an arithmetic averaging circuit in a video tape recording / playback system, a video signal by raster scanning is used for one horizontal scanning period (1H).
A delay circuit is provided for the purpose of delaying only and adding the original video signal. For example, Japanese Patent Application No. Sho 62-300064 by the same applicant as the present applicant discloses a video circuit for forming a video signal of a new scanning line by taking an arithmetic mean of two horizontal scanning lines by a delay circuit. ing.

これらの映像回路に設けられている遅延回路は、たと
えばCCD遅延回路やガラス遅延線が用いられる。たとえ
ばCCDは一般に、温度による振幅変動が大きく、また素
子ごとの固体ばらつきが大きい。出力振幅の温度依存性
は従来、たとえば、CCD遅延回路の出力段にサーミスタ
などの感温素子を用いた温度補償増幅回路を設けてこれ
を補償する構成をとるものがあった。しかし、サーミス
タなどの感温素子は、通常の集積回路に組み込み難い点
に問題があった。また、素子ごとのばらつきについて
は、可変抵抗器を設けて個々の製品についてこれを調整
し、固体ばらつきを吸収していた。As the delay circuit provided in these video circuits, for example, a CCD delay circuit or a glass delay line is used. For example, CCDs generally have large amplitude fluctuations due to temperature, and large individual variations among devices. The temperature dependence of the output amplitude has hitherto been configured, for example, by providing a temperature compensation amplifier circuit using a temperature sensitive element such as a thermistor at the output stage of a CCD delay circuit to compensate for it. However, the temperature sensitive element such as the thermistor has a problem in that it is difficult to incorporate the temperature sensitive element into an ordinary integrated circuit. Further, with respect to the variation of each element, a variable resistor is provided and adjusted for each product to absorb the individual variation.

この遅延回路はまた、一般には非線形特性を有してい
る。このような非線形素子の存在は、遅延回路で遅延さ
れた映像信号と遅延されない映像信号との間にレベル差
を生ずることがある。仮りに、そのようなレベル差が含
まれたまま、感温素子を用いないで温度補償制御を行な
うとすれば、両映像信号のレベルが一致せず、したがっ
て第１フィールドと第２フィールドの映像の間でフリッ
カが生じてしまうことが予想されよう。The delay circuit also generally has a non-linear characteristic. The presence of such a non-linear element may cause a level difference between the video signal delayed by the delay circuit and the video signal not delayed. If temperature compensation control is performed without using a temperature sensitive element while such a level difference is included, the levels of both video signals do not match, and therefore the video of the first field and the video of the second field are not matched. It is expected that flicker will occur between the two.

目 的 本発明はこのような状況に鑑み、通常のアナログ映像
回路素子と両立し、映像信号回路における非線形素子に
起因する誤差を調整することのできる自動利得調整回路
を提供することを目的とする。In view of such circumstances, an object of the present invention is to provide an automatic gain adjustment circuit that is compatible with a normal analog video circuit element and can adjust an error caused by a non-linear element in a video signal circuit. .

発明の開示 本発明によれば、複数の水平走査線からなる映像信号
を受けて、１つの水平走査線の映像信号とこの１つの水
平走査線の映像信号が水平走査期間の自然数倍だけ遅延
素子にて遅延された映像信号との差をとり、この差に関
連する信号を前記１つの水平走査線の映像信号に加算す
る、非線形素子を含む映像信号回路の利得を制御する自
動利得調整回路は、制御信号に応動して増幅利得が可変
であり前記遅延された映像信号を増幅利得に従って増幅
する可変利得増幅手段と、前記差に関連する信号の水平
走査線の同期信号におけるシンクチップおよびペデスタ
ルに対応する部分をサンプル・ホールドするサンプル・
ホールド手段と、可変の電圧を発生する電圧発生手段
と、サンプル・ホールドされたシンクチップに対応する
部分およびペデスタルに対応する部分のいずれか一方を
受け、これと前記可変の電圧との差の電圧を出力する第
１の比較手段と、サンプル・ホールドされた他方の部分
と前記差の電圧を相互に比較し、両者の差が実質的に０
になるような制御信号を可変利得増幅手段に供給する第
２の比較手段とを含み、電圧発生手段は、非線形素子の
非線形特性に応じて可変の電圧を調整可能である。DISCLOSURE OF THE INVENTION According to the present invention, upon receiving a video signal composed of a plurality of horizontal scanning lines, the video signal of one horizontal scanning line and the video signal of this one horizontal scanning line are delayed by a natural multiple of the horizontal scanning period. An automatic gain adjusting circuit for controlling the gain of a video signal circuit including a non-linear element, which takes a difference from a video signal delayed by an element and adds a signal related to this difference to the video signal of the one horizontal scanning line. Is a variable gain amplifying means for amplifying the delayed video signal according to an amplification gain in response to a control signal, and a sync tip and a pedestal in a sync signal of a horizontal scanning line of a signal related to the difference. Sample and hold the part corresponding to
A holding means, a voltage generating means for generating a variable voltage, and a portion corresponding to the sampled and held sync tip and a portion corresponding to the pedestal are received, and a voltage difference between the holding voltage and the variable voltage is received. And the other part sampled and held and the voltage of the difference are mutually compared, and the difference between the two is substantially zero.
And a second comparing means for supplying a control signal to the variable gain amplifying means, and the voltage generating means can adjust the variable voltage according to the non-linear characteristic of the non-linear element.

実施例の説明 次に添付図面を参照して本発明によるビデオ自動利得
調整回路の実施例を詳細に説明する。第１図には、本発
明の実施例として自動利得制御機能を有する輝度信号の
フィールド・フレーム変換回路の一部が示され、この回
路は、入力端子10に入力されるフィールド輝度信号を、
その１水平走査期間（1H）だけ遅延させた輝度信号との
相加平均をとって出力端子12に出力する回路である。こ
のフィールド・フレーム変換回路は、たとえば電子スチ
ルカメラシステムに有利に適用され、出力端子12の後段
に0.5Hの遅延回路（図示せず）を接続することによっ
て、入力端子10に入力される第１フィールドの映像信号
から第２フィールドの映像信号を最終的に生成すること
ができる。Description of Embodiments An embodiment of a video automatic gain adjustment circuit according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows a part of a field / frame conversion circuit for a luminance signal having an automatic gain control function as an embodiment of the present invention. This circuit converts a field luminance signal input to an input terminal 10 into
This is a circuit for taking an arithmetic average with the luminance signal delayed by one horizontal scanning period (1H) and outputting the result to the output terminal 12. This field-frame conversion circuit is advantageously applied to, for example, an electronic still camera system, and a 0.5H delay circuit (not shown) is connected to the output terminal 12 to provide a first input to the input terminal 10. The video signal of the second field can be finally generated from the video signal of the field.

入力端子10に入力される映像信号は、スイッチ14を介
して出力端子12に出力される。スイッチ14は、点線40で
概念的に示すように、同期信号発生器16に応動して１フ
ィールド期間（1V）ごとに交互の接続状態をとる選択回
路である。入力端子10はまた、遅延回路18に接続され、
遅延回路18は、たとえばCCDを有し、入力10の映像信号
を1H期間遅延させる回路である。なお、本実施例ではこ
の遅延時間が1Hであるが、本発明はこれに限定されず、
遅延回路18は、2H以上の複数Ｈの期間、遅延させるもの
であってもよい。遅延回路18はまた、一般にはその入出
力特性に非線形性を有している。したがって、遅延回路
18を通して遅延された輝度信号60は、入力10における現
輝度信号に対してレベルに差が生ずることがある。The video signal input to the input terminal 10 is output to the output terminal 12 via the switch 14. The switch 14 is a selection circuit which responds to the synchronizing signal generator 16 to take an alternate connection state every one field period (1V) as conceptually shown by a dotted line 40. The input terminal 10 is also connected to the delay circuit 18,
The delay circuit 18 is a circuit which has a CCD, for example, and delays the video signal of the input 10 for 1H period. Although the delay time is 1H in this embodiment, the present invention is not limited to this.
The delay circuit 18 may delay a plurality of H periods of 2H or more. Delay circuit 18 also generally has non-linearity in its input / output characteristics. Therefore, the delay circuit
The luminance signal 60 delayed through 18 may have a level difference with respect to the current luminance signal at input 10.

1H期間、遅延された映像信号は可変利得増幅器20に入
力され、その制御端子22に入力される信号に応じた利得
で増幅される。その出力24は減算器26の一方の入力に接
続されている。減算器26は、他方の入力に本装置の入力
端子10が接続され、入力24から入力10を減算する回路で
ある。その出力28は減衰器30および増幅器32に接続され
ている。減衰器30は、本実施例では入力28のレベルを1/
2に減衰させ、その出力34を加算器36の一方の入力に供
給する。加算器36は、他方の入力に本装置の入力端子10
が接続され、入力34と入力10を加算する回路である。そ
の出力38はスイッチ14を通して出力端子12に接続され
る。The video signal delayed for 1H period is input to the variable gain amplifier 20 and amplified with a gain according to the signal input to the control terminal 22 thereof. Its output 24 is connected to one input of a subtractor 26. The subtractor 26 is a circuit that has the other input connected to the input terminal 10 of the present device and subtracts the input 10 from the input 24. Its output 28 is connected to an attenuator 30 and an amplifier 32. The attenuator 30 reduces the level of the input 28 to 1 / in this embodiment.
Attenuate to 2 and feed its output 34 to one input of adder 36. The adder 36 has the other input connected to the input terminal 10 of the device.
Is a circuit that is connected and adds the input 34 and the input 10. Its output 38 is connected to the output terminal 12 through the switch 14.

増幅器32は、入力28のレベルをＮ（自然数）倍に逓倍
する回路であり、これは、後述のサンプル・ホールド回
路42および44や、比較器46に起因する誤差を吸収する目
的で設けられ、利得が大きいほど誤差の影響が少なくな
る。しかし、大きすぎると、誤差の影響は少なくても、
とくに再生系に本回路を適用した場合は雑音などの擾乱
の影響を受けやすくなる。したがってＮは10程度の値が
好ましい。The amplifier 32 is a circuit which multiplies the level of the input 28 by N (natural number) times, and is provided for the purpose of absorbing errors caused by the sample and hold circuits 42 and 44 and the comparator 46 which will be described later. The larger the gain, the less the influence of the error. However, if it is too large, the effect of the error is small,
Especially when this circuit is applied to the playback system, it is easily affected by disturbances such as noise. Therefore, N is preferably about 10.

増幅器32の出力48は１対のサンプル・ホールド回路42
および44に接続されている。サンプル・ホールド回路42
および44は、それぞれ制御端子50および52に供給される
タイミング信号に応動して入力48の信号をサンプルして
ホールドする回路である。サンプル・ホールド回路42の
出力200は差動増幅器202の非反転入力に接続されてい
る。差動増幅器202は、反転入力204にオフセット調整電
圧v0が入力されて、入力200の電圧v1と同204の電圧v0と
の差に相当する電圧v1−v0を比較器46の入力54へ出力す
る比較回路である。オフセット調整電圧v0は、電圧が可
変の直流電源206より供給される。The output 48 of the amplifier 32 is a pair of sample and hold circuits 42.
And connected to 44. Sample and hold circuit 42
And 44 are circuits for sampling and holding the signal of the input 48 in response to the timing signals supplied to the control terminals 50 and 52, respectively. The output 200 of the sample and hold circuit 42 is connected to the non-inverting input of the differential amplifier 202. In the differential amplifier 202, the offset adjustment voltage v0 is input to the inverting input 204, and the voltage v1−v0 corresponding to the difference between the voltage v1 of the input 200 and the voltage v0 of the input 204 is output to the input 54 of the comparator 46. It is a comparison circuit. The offset adjustment voltage v0 is supplied from the DC power supply 206 whose voltage is variable.

サンプル・ホールド回路の出力56は比較器46の入力に
接続されている。比較器46は、本実施例では差動増幅器
または演算増幅器にて有利に構成され、非反転入力54の
信号から反転入力56の信号を減算してその差を示す信号
を出力22に生成する回路である。タイミング信号50およ
び52は同期信号発生器16より供給される。これらの増幅
器20、32、サンプル・ホールド回路42、44、差動増幅器
202,および比較器46によって自動利得調整回路が構成さ
れる。The output 56 of the sample and hold circuit is connected to the input of comparator 46. The comparator 46 is advantageously a differential amplifier or an operational amplifier in this embodiment, and is a circuit for subtracting the signal of the inverting input 56 from the signal of the non-inverting input 54 and generating a signal indicating the difference at the output 22. Is. Timing signals 50 and 52 are provided by sync signal generator 16. These amplifiers 20, 32, sample and hold circuits 42, 44, differential amplifiers
An automatic gain adjustment circuit is configured by 202 and the comparator 46.

入力端子10は同期分離回路58にも接続され、同期分離
回路58は入力輝度信号に含まれる同期信号を分離して同
期信号発生器16に供給する。同期信号発生器16は、分離
された同期信号から水平同期信号を識別し、それらに相
当するタイミングでタイミング信号CSYNCおよびBFPをそ
れぞれ出力50および52に出力する。また、第１および第
２フレームの切換え信号40を生成して、これに従ってス
イッチ14を交互に切り換える。The input terminal 10 is also connected to the sync separation circuit 58, and the sync separation circuit 58 separates the sync signal included in the input luminance signal and supplies it to the sync signal generator 16. The sync signal generator 16 identifies horizontal sync signals from the separated sync signals and outputs timing signals CSYNC and BFP at outputs 50 and 52 at timings corresponding to them. Further, the switching signal 40 for the first and second frames is generated, and the switch 14 is alternately switched according to this.

たとえば第２図（Ａ）に示すような輝度信号が端子10
に入力すると、これは、同（Ｂ）に示すように、遅延回
路18で1H期間、遅延され、可変利得増幅器20で増幅され
て減算器26に入力される。第２図には2H期間の水平走査
線の輝度信号が示されている。遅延された輝度信号24
は、減算器26で現在の輝度信号10と差をとられ、差の信
号（Ｄ）が減衰器30で半分のレベルに減衰されて加算器
36に入力される。For example, a luminance signal as shown in FIG.
As shown in FIG. 7B, this is delayed by the delay circuit 18 for 1H period, amplified by the variable gain amplifier 20, and input to the subtractor 26. FIG. 2 shows the luminance signal of the horizontal scanning line in the 2H period. Delayed luminance signal 24
Is subtracted from the current luminance signal 10 by the subtractor 26, and the difference signal (D) is attenuated to a half level by the attenuator 30 and added.
Entered in 36.

差信号（Ｄ）は加算器36で現在の信号と10と加算さ
れ、これによって両信号の相加平均に相当する信号がそ
の出力38に形成される。スイッチ14が第１および第２フ
ィールドに対応して1V期間で交互に切り換えられること
により、出力12には、第１および第２フィールドの輝度
信号が交互に現われる。出力端子12の後段に0.5Hの遅延
回路が接続されていれば、第１フィールドの映像信号に
対して第２フィールドの映像信号を0.5H遅延させること
によって飛越し走査による２つのフィールドの輝度信号
が最終的に生成される。The difference signal (D) is added to the current signal and 10 in an adder 36, whereby a signal corresponding to the arithmetic mean of both signals is formed at its output 38. By alternately switching the switch 14 in the 1V period corresponding to the first and second fields, the luminance signals of the first and second fields appear alternately at the output 12. If a 0.5H delay circuit is connected after the output terminal 12, the luminance signal of two fields by interlaced scanning by delaying the video signal of the second field by 0.5H with respect to the video signal of the first field. Is finally generated.

減算器26の出力に現われる差信号（Ｃ）は、現信号
（Ａ）と遅延された信号（Ｂ）の振幅が合っていれば、
その水平同期信号の部分、フロントポーチおよびバック
ポーチの部分について実質的に０を示す。したがってこ
れを利用して本実施例では、この信号の同期信号部分お
よびバックポーチ部分をサンプル・ホールドし、両者の
電圧差が実質的に０になるように可変利得増幅器20の利
得を調整して、現信号と遅延された信号の振幅を一致さ
せる。これにより、遅延回路18の固体ばらつきや温度特
性の変化による輝度信号の振幅変動を補償することがで
きる。If the difference signal (C) appearing at the output of the subtracter 26 has the same amplitude as the current signal (A) and the delayed signal (B),
The horizontal sync signal portion, the front porch and the back porch portion show substantially zero. Therefore, by utilizing this, in this embodiment, the sync signal portion and the back porch portion of this signal are sampled and held, and the gain of the variable gain amplifier 20 is adjusted so that the voltage difference between them is substantially zero. , Match the amplitudes of the current signal and the delayed signal. As a result, it is possible to compensate for fluctuations in the amplitude of the luminance signal due to variations in individual delay circuits 18 and changes in temperature characteristics.

この目的で本実施例では自動利得調整回路が設けられ
ている。この自動利得調整回路ではまず、減算器28の出
力に現われる差信号（Ｃ）が増幅器32でＮ倍に増幅さ
れ、１対のサンプルホールド回路42および44にも入力さ
れる。サンプル・ホールド回路42は、水平同期パルスCS
YNCが同期信号発生器16より供給され、このタイミング
（第２図（Ｄ））で入力48の差信号をサンプルして保持
する。またサンプル・ホールド回路44は、同期信号発生
器16よりカラーバストフラグパルスBFPが供給され、こ
のタイミング（同（Ｅ））で入力差信号48をサンプルし
て保持する。比較器46は、両サンプル・ホールド回路42
および44でサンプル・ホールドされた信号を比較し、そ
の差を示す信号を出力22に出力する。For this purpose, an automatic gain adjustment circuit is provided in this embodiment. In this automatic gain adjustment circuit, first, the difference signal (C) appearing at the output of the subtractor 28 is amplified N times by the amplifier 32 and is also input to the pair of sample hold circuits 42 and 44. The sample and hold circuit 42 uses the horizontal sync pulse CS
YNC is supplied from the synchronizing signal generator 16 and samples and holds the difference signal at the input 48 at this timing (FIG. 2 (D)). The sample-and-hold circuit 44 is supplied with the color bust flag pulse BFP from the synchronizing signal generator 16 and samples and holds the input difference signal 48 at this timing (at the same (E)). The comparator 46 includes both sample and hold circuits 42.
And the signals sampled and held at 44 are compared, and a signal indicating the difference is output to the output 22.

そこで、両信号54および56のシンクチップレベルに相
当する部分が実質的に一致していると、比較器46は差信
号２を０レベルとして出力する。したがって可変利得増
幅器20は、その時の利得を維持する。これは、第２図
（Ｃ）に示すように、減算器26の出力信号28における水
平帰線消去期間のレベルが平坦であり、したがって1H前
の輝度信号との差を適切に表わす信号が減算器26の出力
28に出力されることを意味している。Therefore, when the portions corresponding to the sync tip level of both signals 54 and 56 substantially match, the comparator 46 outputs the difference signal 2 as 0 level. Therefore, the variable gain amplifier 20 maintains the current gain. This is because, as shown in FIG. 2C, the level of the horizontal blanking period in the output signal 28 of the subtractor 26 is flat, and therefore the signal that appropriately represents the difference from the luminance signal 1H before is subtracted. Output of container 26
It means that it is output to 28.

ところで、現在の入力10の輝度信号（Ａ）と、遅延回
路18で遅延された1H前の輝度信号（Ｂ）との間でシンク
チップレベル相当部分に差があると、その差に応じた利
得制御信号が比較器46から可変利得増幅器20の制御端子
22に与えられ、その差が実質的に０になるように増幅器
20の利得が制御される。By the way, if there is a difference between the current luminance signal of the input 10 (A) and the luminance signal of 1H before (H) delayed by the delay circuit 18, there is a gain corresponding to the difference. The control signal is from the comparator 46 to the control terminal of the variable gain amplifier 20.
22 so that the difference is substantially zero.
20 gains are controlled.

たとえば、現在の入力10の輝度信号（Ａ）のシンクチ
ップレベルより1H前の輝度信号（Ｂ）のそれが深くなる
と、可変利得増幅器20の利得が前の状態を維持していた
とすれば、減算器26の差出力28は第２図（Ｆ）に例示す
るようになろう。つまり、サンプル・ホールド回路42に
よって水平同期信号CSYNCでサンプル・ホールドされた
信号がサンプル・ホールド回路４によってバーストフラ
グパルスBFPでサンプル・ホールドされた信号より低い
レベルを呈する。したがって、比較器46は、両者の比較
の結果、遅延回路18で遅延された信号60に対する増幅利
得を下げるような利得制御信号22を生成する。これに応
動して可変利得増幅器20は、その増幅利得を下げ、最終
的には、両者のシンクチップレベルが実質的に一致する
ような利得に落ち着く。For example, when the luminance signal (B) 1H before the sync tip level of the luminance signal (A) of the current input 10 becomes deeper, assuming that the gain of the variable gain amplifier 20 maintains the previous state, subtraction is performed. The differential output 28 of the instrument 26 would be as illustrated in FIG. That is, the signal sampled and held by the sample and hold circuit 42 with the horizontal synchronization signal CSYNC exhibits a lower level than the signal sampled and held by the sample and hold circuit 4 with the burst flag pulse BFP. Therefore, the comparator 46 generates the gain control signal 22 that lowers the amplification gain for the signal 60 delayed by the delay circuit 18 as a result of the comparison between the two. In response to this, the variable gain amplifier 20 lowers its amplification gain, and finally settles to such a gain that the sync chip levels of the both are substantially the same.

逆の場合も同様である。入力10の輝度信号（Ａ）のシ
ンクチップレベルより1H前の輝度信号（Ｂ）のそれが浅
くなると、可変利得増幅器20の利得が前のままであれ
ば、減算器26の差出力28は同図（Ｇ）に示すようにな
る。比較器46は、両者の比較の結果、遅延された信号60
についての増幅利得を上昇するような利得制御信号22を
生成し、可変利得増幅器20はその増幅利得を上げる。こ
れによって最終的に、両者のシンクチップレベルが実質
的に一致する。The same applies to the opposite case. When the luminance signal (B) 1H before the sync chip level of the luminance signal (A) of the input 10 becomes shallower, if the gain of the variable gain amplifier 20 remains the same, the difference output 28 of the subtractor 26 becomes the same. As shown in FIG. The comparator 46 outputs the delayed signal 60 as a result of the comparison between the two.
The variable gain amplifier 20 raises its amplification gain by generating a gain control signal 22 which raises the amplification gain of. As a result, finally, the sync chip levels of both parties substantially coincide with each other.

ところで、前述のように遅延回路18は、一般には非線
形特性を有している。このような非線形素子の存在のた
めに、遅延回路18で遅延された輝度信号60は、現輝度信
号10に対してレベルに差が生ずることがある。仮りに、
そのようなレベル差が含まれたまま、可変利得増幅器20
で前述のような自動利得制御を行なうとすれば、増幅器
20の出力24の輝度信号レベルが現信号10のそれと一致せ
ず、したがって第１フィールドと第２フィールドの映像
の間でフリッカが生じてしまうであろう。By the way, as described above, the delay circuit 18 generally has a non-linear characteristic. Due to the presence of such a non-linear element, the luminance signal 60 delayed by the delay circuit 18 may have a level difference from the current luminance signal 10. If
With such a level difference included, the variable gain amplifier 20
If the automatic gain control as described above is performed in,
The luminance signal level at the output 24 of the 20 will not match that of the current signal 10 and therefore flicker will occur between the video of the first and second fields.

仮りに差動増幅器202が設けられていないとした場
合、たとえば、遅延された輝度信号60の水平同期信号部
分の振幅が現信号10に比べて小さいと、自動利得調整回
路は、両信号を比較して増幅器20の利得を自動制御し、
結果として同期信号のレベルが実質的に同じになるよう
に動作するであろう。したがって、遅延された輝度信号
24のレベルが現信号10のそれより大きくなり、フリッカ
が生ずることになる。If the differential amplifier 202 is not provided, for example, if the amplitude of the horizontal sync signal portion of the delayed luminance signal 60 is smaller than the current signal 10, the automatic gain adjustment circuit compares the two signals. And automatically control the gain of the amplifier 20,
As a result, the sync signal levels will operate to be substantially the same. Therefore, the delayed luminance signal
The level of 24 becomes larger than that of the current signal 10, and flicker occurs.

本実施例ではこのようなフリッカを最小化するため、
差動増幅器202を設け、電源206の発生電圧v0を可変と
し、個々の遅延回路18の特性に応じてオフセット調整電
圧v0を調整可能とする構成をとっている。サンプル・ホ
ールド回路42の出力電圧v1は、差動増幅器202でオフセ
ット調整電圧v0との差をとられ、電圧v1−v0として比較
器46の入力54に入力される。比較器46では、他方のサン
プル・ホールド回路44の出力電圧v2に対する入力54の電
圧v1−v0の差v1−v0−v02に相当する制御電圧22を生成
し、これを可変利得増幅器20に供給する。これによっ
て、遅延回路18の非線形性に対する増幅器20の利得調整
誤差が補正される。このような非線形性の補正回路は、
遅延回路18の非線形性のみならず、自動利得調整ループ
に存在するなんらかの非線形特性を補正することができ
る。また差動増幅器202は、サンプル・ホールド回路42
の出力200の代りに同44の出力56に挿入してもよい。In this embodiment, in order to minimize such flicker,
The differential amplifier 202 is provided, the generated voltage v0 of the power supply 206 is variable, and the offset adjustment voltage v0 can be adjusted according to the characteristics of each delay circuit 18. The output voltage v1 of the sample and hold circuit 42 is subtracted from the offset adjustment voltage v0 by the differential amplifier 202, and is input to the input 54 of the comparator 46 as the voltage v1-v0. The comparator 46 generates the control voltage 22 corresponding to the difference v1-v0-v02 between the voltage v1-v0 of the input 54 and the output voltage v2 of the other sample-hold circuit 44, and supplies this to the variable gain amplifier 20. . This corrects the gain adjustment error of the amplifier 20 due to the non-linearity of the delay circuit 18. Such a nonlinearity correction circuit is
Not only the non-linearity of the delay circuit 18 but also some non-linear characteristic existing in the automatic gain adjustment loop can be corrected. The differential amplifier 202 also includes a sample and hold circuit 42.
Instead of the output 200, the output 44 may be inserted in the output 56.

なお本発明は、たとえばビデオテープ記録・再生シス
テムに使用されているライン相関ノイズキャンセラへも
同様に効果的に適用される。この場合も、ライン相関を
除去する減算器の出力に第１図の実施例で説明したのと
同様の自動利得調整回路が接続され、これの出力を可変
利得増幅器の制御入力に帰還することによって自動利得
制御を行なう。自動利得調整回路の１対のサンプル・ホ
ールド回路のいずれかに差動増幅器202と同様の回路を
設ければよい。同様な自動利得制御は、映像信号の複数
の走査線についての相加平均をとる回路にも効果的に適
用される。The present invention is similarly effectively applied to a line correlation noise canceller used in, for example, a video tape recording / reproducing system. Also in this case, the output of the subtractor for removing the line correlation is connected to the automatic gain adjusting circuit similar to that described in the embodiment of FIG. 1, and the output thereof is fed back to the control input of the variable gain amplifier. Performs automatic gain control. A circuit similar to the differential amplifier 202 may be provided in either of the pair of sample and hold circuits of the automatic gain adjustment circuit. Similar automatic gain control is also effectively applied to a circuit that calculates the arithmetic mean of a plurality of scanning lines of a video signal.

効 果 このように本発明では、映像信号の同期信号部分およ
びバックポーチ部分をサンプル・ホールドし、両者の電
圧差が実質的に０になるように可変利得増幅器の利得を
調整して、現信号と遅延された信号の増幅を一致させ
る。その際、サンプル・ホールドされたいずれかの電圧
に可変のオフセット調整電圧を加え、他方のホールド電
圧と比較することによって、非線形特性による誤差を補
正する。これにより、映像信号回路に含まれる非線形特
性や、温度特性の変化に起因する映像信号の振幅変動が
効果的に補償される。このビデオ自動利得調整回路は、
通常のアナログ映像回路素子と両立する。As described above, according to the present invention, the sync signal portion and the back porch portion of the video signal are sampled and held, and the gain of the variable gain amplifier is adjusted so that the voltage difference between them is substantially zero, and the current signal is adjusted. And match the amplification of the delayed signal. At this time, a variable offset adjustment voltage is applied to any of the sampled and held voltages, and the voltage is compared with the other held voltage to correct the error due to the nonlinear characteristic. This effectively compensates for the nonlinear characteristic included in the video signal circuit and the amplitude fluctuation of the video signal due to the change of the temperature characteristic. This video automatic gain adjustment circuit
Compatible with normal analog video circuit elements.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明による非線形素子を含む映像信号回路の
自動利得調整回路の実施例を示す機能ブロック図、 第２図は、第１図に示す実施例の各部に現われる信号波
形を例示する波形図である。 主要部分の符号の説明 18……遅延回路 20……可変利得増幅器 26……減算器 32……増幅器 42,44……サンプル・ホールド回路 46……比較器 202……差動増幅器 206……オフセット調整電源FIG. 1 is a functional block diagram showing an embodiment of an automatic gain adjusting circuit of a video signal circuit including a non-linear element according to the present invention, and FIG. 2 is a waveform exemplifying a signal waveform appearing in each part of the embodiment shown in FIG. It is a figure. Explanation of symbols of main parts 18 ... delay circuit 20 ... variable gain amplifier 26 ... subtractor 32 ... amplifier 42,44 ... sample and hold circuit 46 ... comparator 202 ... differential amplifier 206 ... offset Regulated power supply

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】複数の水平走査線からなる映像信号を受け
て、１つの水平走査線の映像信号と該１つの水平走査線
の映像信号が水平走査期間の自然数倍だけ遅延素子にて
遅延された映像信号との差をとり、誤差に関連する信号
を前記１つの水平走査線の映像信号に加算する、非線形
素子を含む映像信号回路の利得を制御する自動利得調整
回路において、 該自動利得調整回路は、 制御信号に応動して増幅利得が可変であり、前記遅延さ
れた映像信号を該増幅利得に従って増幅する可変利得増
幅手段と、 前記差に関連する信号の前記水平走査線の同期信号にお
けるシンクチップおよびペデスタルに対応する部分をサ
ンプル・ホールドするサンプル・ホールド手段と、 可変の電圧を発生する電圧発生手段と、 該サンプル・ホールドされたシンクチップに対応する部
分およびペデスタルに対応する部分のいずれか一方を受
け、これと前記可変の電圧との差の電圧を出力する第１
の比較手段と、 前記サンプル・ホールドされた他方の部分と前記差の電
圧を相互に比較し、両者の差が実質的に０になるような
制御信号を前記可変利得増幅手段に供給する第２の比較
手段とを含み、 前記電圧発生手段は、前記非線形素子の非線形特性に応
じて前記可変の電圧を調整可能であることを特徴とする
非線形素子を含む映像信号回路の自動利得調整回路。1. A video signal of a plurality of horizontal scanning lines is received, and a video signal of one horizontal scanning line and the video signal of the one horizontal scanning line are delayed by a delay element by a natural multiple of a horizontal scanning period. An automatic gain adjusting circuit for controlling the gain of a video signal circuit including a non-linear element, which takes a difference from the video signal thus generated and adds a signal related to an error to the video signal of the one horizontal scanning line. The adjustment circuit has a variable amplification gain in response to a control signal, variable gain amplification means for amplifying the delayed video signal according to the amplification gain, and a synchronizing signal of the horizontal scanning line of a signal related to the difference. A sample and hold means for sampling and holding a portion corresponding to a sync tip and a pedestal, a voltage generating means for generating a variable voltage, and the sample and hold synch. Receiving either one of the portion corresponding to the portion and the pedestal corresponding to flop, a first for outputting a voltage of a difference between this and the variable voltage
Second comparing means for comparing the other portion sampled and held with the voltage for the difference, and supplying a control signal to the variable gain amplifying means such that the difference between the two is substantially zero. The automatic gain adjusting circuit for a video signal circuit including a non-linear element, wherein the voltage generating means can adjust the variable voltage according to the non-linear characteristic of the non-linear element.