JP2554132B2 - テレビジョン映像信号の画質改善回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、高画質テレビジョン受像機などに利用され
るテレビジョン映像信号の画質改善回路に関するもので
ある。

（従来の技術） 現在開発中の高画質（IDTV,EDTV）テレビジョン受像
機は、NTSCなど既存の標準方式の受信テレビジョン映像
信号を一旦ディジタル映像信号に変換し、Y/C分離に加
えて、雑音低減、走査変換、輪郭補償など各種の画質改
善処理を施したのちアナログ映像信号に戻して表示部に
供給するように構成されている。

上記画質改善処理の一つとして隣接フレーム間差信号
を利用する雑音低減処理がある。この処理を行う雑音低
減回路は、第８図に示すように、減算器61,62、１フレ
ーム遅延メモリ63及び動き適応係数制御部64から構成さ
れる。入力端子INには、受信テレビジョン映像信号から
分離された輝度信号や色差信号或いは三原色信号R,G,B
などのコンポーネントからなるテレビジョン映像信号成
分が供給される。入力端子INに出現中の現フレームのテ
レビジョン映像信号と、１フレーム遅延メモリ63から出
力される１フレーム前のテレビジョン映像信号は減算回
路61で減算され、隣接フレーム間の差信号となる。この
隣接フレーム間の差信号には、映像信号に無作為的に重
畳される雑音成分と、表示画面上の動きに伴う動き成分
とが含まれる。この隣接フレーム間差信号は小さくなる
ほど雑音成分である確率が高くなり、大きくなるほど動
き成分である確率が高くなる。そこで、動き適応型係数
制御部64では、フレーム間差信号が小さくなるほどこれ
に大きな係数が乗算されることにより雑音成分が抽出さ
れ、これが減算回路62において原映像信号から減算され
る。

また、走査変換による画質改善処理を行う走査変換回
路の一例は、第９図に示すように、縦列接続された１フ
ィールド遅延メモリ71,72、垂直方向ハイパスフィルタ7
4、垂直方向ローパスフィルタ75、減算回路76、加算回
路77、時間軸圧縮・多重化回路78及び動き適応係数制御
回路79から構成されている。

１フィールド遅延メモリ72から出力される１フィール
ド前の映像信号が垂直方向のハイパスフィルタ74を経て
加算回路77の一方の入力端子に供給される。また、入力
端子IN上の現フレームの映像信号は、そのまま時間軸圧
縮・多重化回路78に供給されるとともに、垂直方向ロー
パスフィルタ75において、近接ライン間の補間信号とな
り加算回路77の他方の入力端子に供給される。動き適応
係数制御回路79は、減算回路76から出力されるフレーム
間差信号からフレーム間の動きの大きさを検出し、垂直
方向ハイパスフィルタ74と垂直方向ローパスフィルタ75
の係数を動的に制御する。

走査変換による画質改善処理を行う走査変換回路の他
の一例は、第10図に示すように、縦列接続された１フィ
ールド遅延メモリ81,82、加算回路83,87、垂直方向ハイ
パスフィルタ84、垂直方向ローパスフィルタ85、減算回
路86、時間軸圧縮・多重化回路88及び動き適応係数制御
回路89から構成されている。

入力端子IN上の現フレームの映像信号と、１フィール
ド遅延メモリ82から出力される前フレームの映像信号と
が加算回路83で加算され、隣接フレーム間の平均値信号
となり、垂直方向のハイパスフィルタ84を経て加算回路
87の一方の入力端子に供給される。また、１フィールド
遅延メモリ81の出力は、そのまま時間軸圧縮・多重化回
路88に供給されるとともに、垂直方向ローパスフィルタ
85において、近接ライン間の補間信号となり加算回路87
の他の入力端子に供給される。動き応答係数制御回路87
は、減算回路86から出力されるフレーム間差信号からフ
レーム間の動きの大きさを検出し、垂直方向ハイパスフ
ィルタ84と垂直方向ローパスフィルタ85の係数を動的に
制御する。

（発明が解決しようとする課題） 上記従来の画質改善回路では、雑音低減処理と走査変
換処理とを第８図と第９図に示す個別の回路で行ってい
る。このため、処理対象の映像信号に１フレーム分の遅
延を生じさせる高価な１フレーム遅延メモリがそれぞれ
回路に必要になり、コストが嵩むという問題がある。

また、第10図に示した従来の走査変換回路では、隣接
フレーム間の相関に基づくライン補間信号を生成するう
えで映像信号に１フィールド分の遅延が生じる。この遅
延が画質改善処理の各段階で累積されてゆくと音声信号
との時間ずれが問題になり、この時間ずれを除去するた
めに音声系に遅延回路が必要になる。

一方、特開昭64−5192号「動き適応形ノンインターレ
ース変換回路」には、ライン間補間信号とフィールド間
補間信号の混合比を、フレーム間差信号すなわち動きに
応じて適応的に切り替える構成とした画質改善回路が開
示されている。しかしながら、このものは、フィールド
間補間信号とライン間補間信号の混合比を、動き信号の
大きさに応じて可変し、動き信号が大きい場合はライン
間補間信号の比率を高め、動き信号が小さい場合はフィ
ールド間補間信号の比率を高めるというように、フィー
ルド間補間信号とライン間補間信号の混合比をただ漠然
と可変制御するだけのものであった。すなわち、動き信
号の大きさを判別する基準となる閾値或いは閾値判別結
果に応じた混合比の対応等が、何ら具体的に明らかにさ
れておらず、精度の高いきめ細かな動き適応制御を望む
ことはできないものであった。また、動き信号の元とな
るフレーム遅延信号は、１ライン遅延回路と２個の１フ
ィールド遅延回路の縦列接続回路とで生成しているた
め、１フィールド遅延回路は（525−１）/2すなわち262
ライン遅延回路で構成されており、ライン補間信号が１
ライン遅延回路の入力と出力を加算した隣接ライン相加
平均信号を指すのに対し、フィールド補間信号が１ライ
ン遅延と262ライン遅延を経た263ライン遅延信号を指す
ことが分かる。このため、ライン補間信号とフィールド
補間信号をどのような比率で混合しようと、例えば輪郭
信号のような高域周波数成分を抽出する高域濾波処理の
ような処理を施すことは困難であった。

また、上記画質改善回路は、補間信号の生成に先立っ
て雑音低減処理を行う構成とされているが、この雑音低
減処理は巡回型とも非巡回型とも規定されておらず、し
かもただフレーム間差信号が閾値を越える場合（動画部
分）そうでない場合（静止画部分）とで動作内容を切り
替えるとあるだけであり、複数の閾値を用いてきめ細か
に動き適応する雑音低減処理を望むことはできないもの
であった。

（課題を解決するための手段） 本発明は、上記課題を解決したものであり、縦列接続
された第1,第2,第３の１ライン遅延メモリ、260ライン
遅延メモリ及び262ライン遅延メモリからなり、入力端
子から雑音低減部を通して供給される雑音低減処理済み
のR,G,B原色信号その他のコンポーネントからなる２対
１インターレース・テレビジョン映像信号に合計１フレ
ーム分の遅延を生じさせる１フレーム遅延メモリと、こ
の１フレーム遅延メモリの出力と前記入力端子に供給さ
れるテレビジョン映像信号との減算により作成された隣
接フレーム間差信号にこの隣接フレーム間差信号から検
出したフレーム間の動きの大きさに応じた係数を乗算
し、これを前記入力テレビジョン映像信号から減算する
ことにより入力テレビジョン映像信号に含まれる雑音を
低減する動き適応型の巡回型雑音低減部と、前記１フレ
ーム遅延メモリ内の260ライン遅延メモリの出力を、縦
列接続された複数の１ライン遅延メモリにて遅延し、該
各１ライン遅延メモリの入力及び出力にそれぞれ係数回
路を介して係数を乗算し、乗算結果を加算回路にて加算
することによりライン配列方向に高域濾波処理を施した
隣接フィールド間の相関に基づく１フィールド前のフィ
ールド補間映像信号を生成する第１の補間信号生成回路
と、前記１フレーム遅延メモリ内の第1,第２及び第３の
１ライン遅延メモリの入力及び出力にそれぞれ係数回路
を介して係数を乗算し、乗算結果を加算回路にて加算す
ることにより４本の隣接ラインを重み付け加算したライ
ン間補間映像信号を生成する第２の補間信号生成回路
と、前記隣接フレーム間差信号の大きさから検出したフ
レーム間の動きの大きさを最小閾値とした最大閾値を含
む少なくとも２個の閾値を基準に閾値判別し、該閾値判
別結果に応じて前記第1,第２の補間信号生成回路内の係
数回路の係数をそれぞれ制御し、動きが乏しく前記最小
閾値に満たない場合は前記第１の補間信号生成回路内の
初段の１ライン遅延メモリの出力のみを有効とし、動き
が激しく前記最大閾値を越える場合は前記第２の補間信
号生成回路内の第２の１ライン遅延メモリの入力及び出
力のみを有効とし、動きが前記最小閾値と最大閾値の中
間の場合は前記第1,第２の補間信号をそれぞれ絶対値が
１未満の係数をもって生成させる動き適応型の係数制御
回路と、前記第1,第２の補間信号生成回路の出力を加算
する加算回路と、この加算回路の出力及び前記１フレー
ム遅延メモリ内の第１の１ライン遅延メモリの出力を1/
2に時間軸圧縮しつつ多重化して順次走査方式の走査線
に変換する時間軸圧縮・多重化回路とを具備することを
特徴とするものである。

（実施例） 以下、本発明の実施例を第１図から第７図を参照して
詳細に説明する。第１図は、本発明のテレビジョン映像
信号の画質改善回路の一実施例の構成を示すブロック
図、第２図は、第１図に示した雑音低減用の動き適応係
数制御回路の構成を例示するブロック図、第3,4図は、
第２図に示した動き適応係数制御回路の機能を説明する
ための概念図、第５図は、第１図に示した走査変換部の
機能を説明するための概念図、第６図は、第１図に示し
た走査変換用の動き適応係数制御回路の構成を例示する
ブロック図、第７図は、第６図の動き適応係数制御回路
の機能を説明するための概念図である。

第１図に示すテレビジョン映像信号の画質改善回路に
おいて、1,2は減算回路、3,4は動き適応係数制御回路、
5a,5b,5cは１ライン遅延メモリ、６は260ライン遅延メ
モリ、７は262ライン遅延メモリ、8a,8b,8c,8d,11a,11
b,11cは係数回路、9,12,13は加算回路、10a,10bは１ラ
イン遅延メモリ、15は時間軸圧縮・多重化回路である。

入力端子INには、NTSC標準方式のR,G,B原色信号或い
は色差信号や輝度信号などのコンポーネントからなる２
対１ラインインターレース・テレビジョン映像信号が画
質改善処理対象のテレビジョン映像信号として供給され
る。このテレビジョン映像信号は減算回路２の加算入力
端子に供給される。この減算回路２の減算入力端子に
は、動き適応係数制御回路３においてフレーム間差信号
に基づき生成された動き成分を含む雑音成分が供給さ
れ、巡回加算により振幅分となる信号成分と電力和とな
る雑音成分との違いにより雑音成分が抑圧される。すな
わち、ここで扱う動き適応雑音低減処理は、フレーム遅
延信号を減算回路1,2における２度の減算を通じて巡回
的に加算する巡回型であり、減算回路２の出力は雑音低
減処理済みの２対１インターレース・テレビジョン映像
信号となって１ライン遅延メモリ5aの入力端子に供給さ
れる。１ライン遅延メモリ5aは、入力される２対１イン
ターレース映像信号を１ライン分遅延させて出力する。
同様に、後段の１ライン遅延メモリ5b,5c,260ライン遅
延メモリ６及び262ライン遅延メモリ７は、入力する２
対１インターレース映像信号をそれぞれ対応のライン分
ずつ遅延させて出力する。従って、262ライン遅延メモ
リ７から出力される映像信号は、１ライン遅延メモリ5a
の入力端子、すなわち入力端子IN上に出現中の映像信号
よりも１フレーム（525ライン）前の映像信号となる。

入力端子1Nに出現中の映像信号と、262ライン遅延メ
モリ７から出力中の前フレームの映像信号は、減算回路
１で減産されて隣接フレーム間差信号となり、雑音低減
用の動き適応係数制御回路３と、走査変換用の動き適応
係数制御回路４に供給される。

上記隣接フレーム間差信号Ｆを受ける雑音低減用の動
き適応係数制御回路３は、第２図に示すように、係数回
路21,22,スイッチ回路23、符号判別回路24、絶対値回路
25、制限値生成回路26、閾値保持回路27,28,29、比較回
路31,32,33及びデコーダ34から構成されている。

第１図の減算器１から入力端子Ｉに供給される隣接フ
レーム間差信号Ｆは、係数回路21,22において固定の係
数k1,k2が乗算されたのちスイッチ23の接点ＩとIIとに
供給される。上記隣接フレーム間差信号Ｆは、絶対値回
路25で無極性信号に変換されたのち比較回路31,32,33の
一方の入力端子に供給され、それぞれの他方の入力端子
に閾値保持回路27,28,29から供給される閾値A1,B1,C1
（A1＜B1＜C1）と比較される。

隣接フレーム間差信号Ｆの絶対値が閾値A1未満であれ
ば、比較回路31,32,33の出力a,b,cは、第３図の表中の
最上段に示すように全て０となりデコーダ34からスイッ
チ23に切替え信号［00］が供給される。隣接フレーム間
差信号Ｆの絶対値が閾値A1以上B1未満であれば、比較回
路31の出力ａのみが１となり、デコーダ34からスイッチ
23に切替え信号［01］が供給される。また、隣接フレー
ム間差信号Ｆの絶対値が閾値B1以上C1未満であれば、比
較回路31,32の出力a,bのみが１となり、スイッチ23に切
替え信号［10］が供給される。更に、隣接フレーム間差
信号Ｆの絶対値が閾値C1以上であれば、比較回路31,32,
33の出力a,b,cが全て１となり、スイッチ23に切替え信
号［11］が供給される。

スイッチ23は、第３図の表に示すように、デコーダ34
から供給される切替え信号が［00］から［01］，［1
0］，［11］へと順次切り替えられる。スイッチ23の接
点Ｉには前述のように係数一致回路21で係数k1が乗算さ
れた隣接フレーム間差信号k1・Ｆが供給されている。ま
た、接点IIには、係数回路22で係数k2（＜k1）が乗算さ
れた隣接フレーム間差信号k2・Ｆが供給されている。さ
らにまた、スイッチ23の接点IIIには、制限値生成回路2
6において閾値B1と符号判別回路24の判別結果に基づき
生成された振幅制限値が供給されるとともに、接点IVに
は０値が供給されている。

従って、出力端子Ｏを経て第１図の減算回路２の減算
入力端子に出力される動き適応係数制御回路３の出力
は、第４図の実線で示すように、隣接フレーム間差信号
Ｆの絶対値が閾値A1未満の範囲では係数k1に比例して増
加し、閾値A1以上B1未満の範囲ではより小さな係数k2に
比例して増加し、閾値B1以上C1未満の範囲では一定の振
幅制限値となり、閾値C1以上の範囲では０となる。上記
閾値A1,B1,C1を、それぞれの閾値保持回路前段のスイッ
チの切替えによりそれぞれ大きな閾値A2,B2,C2に変更す
ることにより、第４図の実線で示す振幅制限特性を点線
で示す振幅制限特性に変更することができる。この結
果、雑音低減の効果が画質に応じて調整される。

第１図において基準となる画素を１ライン遅延メモリ
53から出力中の画素αとすれば、後段の１ライン遅延メ
モリ5bから出力中の画素β１は、第５図に示すように画
素αよりも１ライン前に表示された画素となる。また、
１ライン遅延メモリ5aに入力中の画素β２は、第５図に
示すように画素αよりも１ライン後に表示される画素と
なる。更に、１ライン遅延メモリ5cから出力中の画素β
３は画素αよりも２ライン前に表示された画素となる。
更に、260ライン遅延メモリ６から出力中の画素γは、
第５図に示すように、画素αよりも１フィールド前にそ
の表示位置の半ライン上方に表示された画素となる。

従って、３段に縦列接続された１ライン遅延メモリ5
a,5b,5cの入出力端子上の画素信号β2,α，β1,β３は
係数回路8a,8b,8c,8dで係数b1,b2が乗じられたのち加算
回路９で加算されると、これは４本の隣接ライン間の相
関に基づき作成されたライン間の補間画素となる。すな
わち、第５図の構成走査線ｎ−１とｎとの中間に挿入さ
れる重み付け加算値（b2・β２＋b1・α＋b1・β１＋b2
・β３）の画素信号を連ねるラインは、隣接ライン間の
相関に基づき生成された補間ラインｎ′となる。

一方、260ライン遅延メモリ６から出力中の１フィー
ルド前の画素信号γは、直前のフィールドの画素信号か
ら作成された隣接フィールド間の相関に基づく補間画素
となる。すなわち、第５図の隣接走査線ｎとｎ＋１との
中間に挿入される直前のフィールドの画素信号を連ねる
ラインは、隣接フィールド間の相関に基づき生成された
補間ラインｎ′＋１となる。

実際には、隣接フィールド間の相関に基づき生成され
る補間画素信号に対しては、ライン配列方向（表示画面
中の垂直方向）のハイパスフィルタ処理が施される。こ
のハイパス処理を行うフィルタは、縦列接続された１ラ
イン遅延メモリ10a,10bと、係数回路11a,11b,11cと、加
算回路12とから構成されている。このハイパスフィルタ
の係数回路11a,11cに設定される係数a1と、係数回路11b
に設定される係数a0は、動き適応係数制御回路４で隣接
フレーム間差信号Ｆから検出された動きに応じて動的に
制御される。係数a0とa1の関係により、加算回路12から
はライン配列方向の高域成分が出力される。この係数a
0、a1は、前述の係数回路8a〜8dに設定される係数b1,b2
との関連において、隣接フィールド間の相関と隣接ライ
ン間の相関に基づき生成した２種の補間信号の動きに応
じた合成比率を与える係数をも兼ねている。このため、
上記４種類の係数は、 a0＋a1＋2b1＋2b2＝１ の関係を満たすように動きの大きさに応じて動的に制御
される。

表示画面の動きの全くない完全な静止画であれば、隣
接フレーム間の相関に基づき生成された補間成分のみで
補間信号が作成される（b1＝b2＝０）。これとは逆に、
表示画面の動きが所定値以上であれば、隣接ライン間の
相関に基づき生成された補間成分のみで補間信号が作成
される（a0＝a1＝０）。

上記表示画面中の動きの大きさの検出と、これに応じ
た係数（a0,a1,b1,b2）の動的制御を行う走査変換用の
動き適応係数制御回路４は、第６図に示すように、絶対
値回路41、閾値保持回路42,43,44、比較回路45,46、4
7、デコーダ48及び係数生成回路49から構成されてい
る。

第１図の減算回路１から入力端子Ｉに供給される隣接
フレーム間差信号Ｆは、絶対値回路41を経て正極性信号
となり比較回路45,46,47の一方の入力端子に供給され、
他方の入力端子に閾値保持回路42,43,44から供給される
閾値A,B,C（最小閾値Ａ＜Ｂ＜最大閾値Ｃ）のそれぞれ
と比較される。隣接フレーム間差信号Ｆの絶対値が閾値
Ａ未満であれば、比較回路45,56,47の出力a,b,cは、第
７図の表中の最上段に示すように全て０となり、デコー
ダ48からデコード信号［00］が出力される。隣接フレー
ム間差信号Ｆの絶対値が閾値Ａ以上Ｂ未満であれば、比
較回路45の出力ａのみが１となり、デコーダ48からデコ
ード信号［01］が出力される。また、隣接フレーム間差
信号Ｆの絶対値が閾値Ｂ以上Ｃ未満であれば、比較回路
45,46の出力a,bのみが１となり、デコード信号［10］が
出力される。更に、隣接フレーム間差信号Ｆの絶対値が
閾値Ｃ以上であれば、比較回路45,46,47の出力a,b,cの
全てが１となり、デコード信号［11］が出力される。

係数生成回路49から出力される係数（a0,a1,b1、b2）
は、第７図の表に示すように、デコーダ48のデコード出
力が［00］から順次［01］，［10］，［11］へと変化す
るにつれて、（1,0.0.0）から順次（3/4、−1/4,1/4,1/
8），（1/2,−1/4,3/8、1/8），（0,0,1/2,0）へと変化
する。従って、隣接フレーム間差信号Ｆが最小閾値Ａ未
満であるような小さな動きの範囲では、加算回路13から
出力されるライン間の補間信号は隣接フィールド間の相
関に基づき生成された成分だけで構成される。逆に、隣
接フレーム間差信号Ｆが最大閾値Ｃを越えるような大き
な動きの範囲では、加算回路13から出力される補間信号
は隣接ライン間の相関に基づき生成された成分だけで構
成される。隣接フレーム間差信号Ｆが閾値ＡとＣとの間
に存在する中間的な状態では、隣接フィールド間の相関
に基づき生成された補間成分と、隣接ライン間の相関に
基づき作成された補間成分との動きの大きさに応じた比
率の係数が乗算されたのち、加算回路13で合成される。

時間軸圧縮・多重化回路14では、１ライン遅延メモリ
5aから出力される１ライン分の画素信号と、加算回路14
から供給される１ライン分の補間画素信号がラインメモ
リに書込まれ、この書込み速度の２倍の速度で多重化さ
れつつ順次読出される。この結果、NTSC標準方式の２対
１インターレース走査テレビジョン映像信号が２倍のラ
イン密度に高められた線順次走査映像信号に変換され、
出力端子OUTから出力される。

（発明の効果） 以上詳細に説明したように、本発明に係わるテレビジ
ョン映像信号の画像改善回路は、縦列接続された第1,第
2,第３の１ライン遅延メモリ、260ライン遅延メモリ及
び262ライン遅延メモリからなり、２対１インターレー
ス・テレビジョン映像信号に合計１フレーム分の遅延を
生じさせる１フレーム遅延メモリを、動き適応型の巡回
型雑音低減部と走査変換部との間で共用することがで
き、これにより高価な１フレーム遅延メモリを１個節減
し、画質改善回路全体の低廉化を図ることができ、また
動き適応型の巡回型雑音低減部は、共用の１フレーム遅
延メモリの出力と入力端子に供給されるテレビジョン映
像信号との減算により作成された隣接フレーム間差信号
にこの隣接フレーム間差信号から検出したフレーム間の
動きの大きさに応じた係数を乗算し、これを入力テレビ
ジョン映像信号から減算することにより、入力テレビジ
ョン映像信号に含まれる雑音を巡回加算し、振幅和とな
る信号成分に対して電力和となる雑音を抑圧して低減さ
せることができ、しかも動き適応型であるから、静止画
部分ではフレーム相関を利用して雑音を抑圧する一方、
動画部分でフレーム間差信号の取り込みを抑制しては残
像の発生を抑制することができ、さらにまた動き適応型
の走査変換部が、共用の１フレーム遅延メモリ内の260
ライン遅延メモリの出力を縦列接続された１ライン遅延
メモリ及び係数回路を有するライン配列方向のハイパス
フィルタを通すことにより隣接フィールド間の相関に基
づく１フィールド前のフィールド補間映像信号（第１の
補間信号）を生成するとともに、共用の１フレーム遅延
メモリ内の第1,第２及び第３の１ライン遅延メモリの入
出力端子の映像信号を係数回路を通して合成することに
より４本の隣接ラインを重み付け加算したライン間補間
映像信号（第２の補間信号）を生成し、そのさいに隣接
フレーム間差信号の大きさから検出したフレーム間の動
きの大きさを最小閾値と最大閾値を含む少なくとも２個
の閾値を基準に閾値判別し、該閾値判別結果に応じて第
1,第２の補間信号生成回路内の係数回路の係数をそれぞ
れ制御し、動きが乏しく前記最小閾値に満たない場合は
第１の補間信号生成回路内の初段の１ライン遅延メモリ
の出力のみを有効とし、動きが激しく前記最大閾値を越
える場合は第２の補間信号生成回路内の第２の１ライン
遅延メモリの入力及び出力のみを有効とし、動きが前記
最小閾値と最大閾値の中間の場合は第1,第２の補間信号
をそれぞれ絶対値が１未満の係数をもって生成させるよ
うにしたから、隣接フレーム間差信号の大きさとして把
握される動きの程度に応じて、隣接フィールド間相関に
基づく第１の補間信号と隣接ライン間相関に基づく第２
の補間信号とを動的に切り替えて適用することができ、
相感の乏しい画像による補間によって画像にぼけを生じ
させることなく、高精度の動き適応画型走査補間が可能
であり、これにより画室を劣化させることなく飛び越し
走査方式テレビジョン映像信号を順次走査方式テレビジ
ョン映像信号に変換することができる等の優れた効果を
奏する。

【図面の簡単な説明】

第１図は、本発明のテレビジョン映像信号の画質改善回
路の一実施例の構成を示すブロック図、第２図は、第１
図に示した雑音低減用の動き適応係数制御回路の構成を
例示するブロック図、第3,4図は、第２図に示した動き
適応係数制御回路の機能を説明するための概念図、第５
図は、第１図に示した走査変換部の機能を説明するため
の概念図、第６図は、第１図に示した走査変換用の動き
適応係数制御回路の構成を例示するブロック図、第７図
は、第６図の動き適応係数制御回路の機能を説明するた
めの概念図、第８図は、従来の動き適応型の雑音低減回
路の一例を示すブロック図、第９図は、従来の動き適応
型の走査変換回路の他の一例を示すブロック図、第10図
は、従来の動き適応型の走査変換回路の他の構成の一例
を示すブロック図である。 1,2……減算器 ３……雑音低減用の動き適応係数制御回路 ４……走査変換用の動き適応係数制御回路 5a,5b,5c……１ライン遅延メモリ ６……260ライン遅延メモリ ７……262ライン遅延メモリ 8a,8b,8c,8d……係数回路 11a,11c,11c……係数回路 9,12,13……加算回路 10a,10b……１ライン遅延メモリ 14……時間軸圧縮・多重化回路 41……絶対値回路 42,43,44……閾値保持回路 45,46,47……比較回路 48……デコーダ 49……係数生成回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】縦列接続された第1,第2,第３の１ライン遅
   延メモリ、260ライン遅延メモリ及び262ライン遅延メモ
   リからなり、入力端子から雑音低減部を通して供給され
   る雑音低減処理済みのR,G,Bの原色信号その他のコンポ
   ーネントからなる２対１インターレース・テレビジョン
   映像信号に合計１フレーム分の遅延を生じさせる１フレ
   ーム遅延メモリと、この１フレーム遅延メモリの出力と
   前記入力端子に供給されるテレビジョン映像信号との減
   算により作成された隣接フレーム間差信号にこの隣接フ
   レーム間差信号から検出したフレーム間の動きの大きさ
   に応じた係数を乗算し、これを前記入力テレビジョン映
   像信号から減算することにより入力テレビジョン映像信
   号に含まれる雑音を低減する動き適応型の巡回型雑音低
   減部と、前記１フレーム遅延メモリ内の260ライン遅延
   メモリの出力を、縦列接続された複数の１ライン遅延メ
   モリにて遅延し、該各１ライン遅延メモリの入力及び出
   力にそれぞれ係数回路を介して係数を乗算し、乗算結果
   を加算回路にて加算することによりライン配列方向に高
   域濾波処理を施した隣接フィールド間の相関に基づく１
   フィールド前のフィールド補間映像信号を生成する第１
   の補間信号生成回路と、前記１フレーム遅延メモリ内の
   第1,第２及び第３の１ライン遅延メモリの入力及び出力
   にそれぞれ係数回路を介して係数を乗算し、乗算結果を
   加算回路にて加算することにより４本の隣接ラインを重
   み付け加算したライン間補間映像信号を生成する第２の
   補間信号生成回路と、前記隣接フレーム間差信号の大き
   さから検出したフレーム間の動きの大きさを最小閾値と
   最大閾値を含む少なくとも２個の閾値を基準に閾値判別
   し、該閾値判別結果に応じて前記第1,第２の補間信号生
   成回路内の係数回路の係数をそれぞれ制御し、動きが乏
   しく前記最小閾値に満たない場合は前記第１の補間信号
   生成回路内の初段の１ライン遅延メモリの出力のみを有
   効とし、動きが激しく前記最大閾値を越える場合は前記
   第２の補間信号生成回路内の第２の１ライン遅延メモリ
   の入力及び出力のみを有効とし、動きが前記最小閾値と
   最大閾値の中間の場合は前記第1,第２の補間信号をそれ
   ぞれ絶対値が１未満の係数をもって生成させる動き適応
   型の係数制御回路と、前記第1,第２の補間信号生成回路
   の出力を加算する加算回路と、この加算回路の出力及び
   前記１フレーム遅延メモリ内の第１の１ライン遅延メモ
   リの出力を1/2に時間軸圧縮しつつ多重化して順次走査
   方式の走査線に変換する時間軸圧縮・多重化回路とを具
   備することを特徴とするテレビジョン映像信号の画質改
   善装置。