JP2553391Y2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2553391Y2 JP2553391Y2 JP1991081317U JP8131791U JP2553391Y2 JP 2553391 Y2 JP2553391 Y2 JP 2553391Y2 JP 1991081317 U JP1991081317 U JP 1991081317U JP 8131791 U JP8131791 U JP 8131791U JP 2553391 Y2 JP2553391 Y2 JP 2553391Y2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- conductor pattern
- groove
- semiconductor chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本考案は、プリント基板に配設さ
れた半導体素子に関する。
れた半導体素子に関する。
【0002】
【従来の技術】近年半導体素子の多機能化に伴い、従来
ピン挿入型のパッケージを有する半導体素子から、基板
表面実装型のパッケージを有する半導体素子の使用が増
大している。中でも、半導体素子をプリント基板に直接
搭載してワイヤボンディングするチップ・オン・ボード
型の実装方法が普及してきている。この実装方法による
と、ピン長分の材料を節約できるので、基板を薄く、し
かも軽く仕上げることができる。また、実装面積も節約
できるので、高密度実装が可能となる。
ピン挿入型のパッケージを有する半導体素子から、基板
表面実装型のパッケージを有する半導体素子の使用が増
大している。中でも、半導体素子をプリント基板に直接
搭載してワイヤボンディングするチップ・オン・ボード
型の実装方法が普及してきている。この実装方法による
と、ピン長分の材料を節約できるので、基板を薄く、し
かも軽く仕上げることができる。また、実装面積も節約
できるので、高密度実装が可能となる。
【0003】ところで、プリント基板に実装される半導
体素子は非常に小さいうえに、極めて繊細なため、外界
の汚れ、水分などから守る必要がある。また振動や衝撃
によって位置がずれたりしないようにしっかりと固定し
なければならない。
体素子は非常に小さいうえに、極めて繊細なため、外界
の汚れ、水分などから守る必要がある。また振動や衝撃
によって位置がずれたりしないようにしっかりと固定し
なければならない。
【0004】このため、従来から箱型のキャップで半導
体素子を覆ったパッケージ型の半導体素子が提案されて
いる。このような半導体素子の従来例を図面に従って説
明する。
体素子を覆ったパッケージ型の半導体素子が提案されて
いる。このような半導体素子の従来例を図面に従って説
明する。
【0005】即ち、図6に示すようにプリント基板1に
は、導体パターン2が印刷されている。半導体チップ3
は、プリント基板1の上に接着されている。半導体チッ
プ3上の電極3aと導体パターン2の端子2aの間が、
ボンディングワイヤ4で接続されることによって、半導
体チップ3と外部の回路がつながっている。
は、導体パターン2が印刷されている。半導体チップ3
は、プリント基板1の上に接着されている。半導体チッ
プ3上の電極3aと導体パターン2の端子2aの間が、
ボンディングワイヤ4で接続されることによって、半導
体チップ3と外部の回路がつながっている。
【0006】そして、箱型をしたエポキシ樹脂製のキャ
ップ5が、半導体チップ3と、ボンディングワイヤ4、
端子2aを覆うように、かぶせられている。キャップ5
とプリント基板1の接触面は、図7に示すように、エポ
キシ系の接着剤6によって封止されている。
ップ5が、半導体チップ3と、ボンディングワイヤ4、
端子2aを覆うように、かぶせられている。キャップ5
とプリント基板1の接触面は、図7に示すように、エポ
キシ系の接着剤6によって封止されている。
【0007】この様な構成のパッケージ型半導体素子に
おいては、半導体チップ3は、キャップ5で被覆されて
いるため、外部の影響から保護され、また、振動や衝撃
にも強くなる。
おいては、半導体チップ3は、キャップ5で被覆されて
いるため、外部の影響から保護され、また、振動や衝撃
にも強くなる。
【0008】
【考案が解決しようとする課題】しかしながら、上述し
た従来の半導体素子には、以下の様な欠点があった。
た従来の半導体素子には、以下の様な欠点があった。
【0009】即ち、プリント基板1上に実装される半導
体チップ3の密度が高くなってくると、従来と同じ面積
であっても、消費する電力が増える。よって温度が上昇
しやすくなり、熱に弱い半導体チップ3に悪影響を及ぼ
すことになる。
体チップ3の密度が高くなってくると、従来と同じ面積
であっても、消費する電力が増える。よって温度が上昇
しやすくなり、熱に弱い半導体チップ3に悪影響を及ぼ
すことになる。
【0010】ところが、プリント基板1は主にエポキシ
樹脂やポリミイド樹脂からできているため、熱伝導率が
低く、放熱効果が期待できない。更に、耐熱性や耐湿性
に劣るなどの欠点を有している。また、エポキシ樹脂製
のキャップ5と接着剤6も同じような欠点を有してい
る。従って、プリント基板1にキャップ5を、接着剤6
によって封止しても、耐熱性、耐湿性に問題がある。
樹脂やポリミイド樹脂からできているため、熱伝導率が
低く、放熱効果が期待できない。更に、耐熱性や耐湿性
に劣るなどの欠点を有している。また、エポキシ樹脂製
のキャップ5と接着剤6も同じような欠点を有してい
る。従って、プリント基板1にキャップ5を、接着剤6
によって封止しても、耐熱性、耐湿性に問題がある。
【0011】これを改善するため最近では、熱や湿気に
強いセラミック製のプリント基板1やキャップ5を用い
る場合がある。しかし、この場合もエポキシ系の接着剤
6は使わなければならない点に問題が残る。
強いセラミック製のプリント基板1やキャップ5を用い
る場合がある。しかし、この場合もエポキシ系の接着剤
6は使わなければならない点に問題が残る。
【0012】この問題に対しては、キャップ5に塗る接
着剤6の厚さをできるかぎり薄くする方法が考えられ
る。
着剤6の厚さをできるかぎり薄くする方法が考えられ
る。
【0013】ところが、プリント基板1の表面は、導体
パターン2が印刷されているために、凹凸がある。一
方、キャップ5のプリント基板との接触面は平らであ
る。従って、プリント基板1上にキャップ5をしっかり
固定させるには、プリント基板1の凹部も十分埋めるだ
けの接着剤6を使用する必要がある。つまり、耐熱性や
耐湿性を高めるために薄く塗らなければならない接着剤
6を、キャップ5の安定性を保持するために厚く塗って
いるのである。このため、特に半導体チップ3が表面弾
性波素子のような場合、浸入した水分が半導体チップ3
の表面に付着し、電気的特性劣化を引き起こす原因とも
なる。
パターン2が印刷されているために、凹凸がある。一
方、キャップ5のプリント基板との接触面は平らであ
る。従って、プリント基板1上にキャップ5をしっかり
固定させるには、プリント基板1の凹部も十分埋めるだ
けの接着剤6を使用する必要がある。つまり、耐熱性や
耐湿性を高めるために薄く塗らなければならない接着剤
6を、キャップ5の安定性を保持するために厚く塗って
いるのである。このため、特に半導体チップ3が表面弾
性波素子のような場合、浸入した水分が半導体チップ3
の表面に付着し、電気的特性劣化を引き起こす原因とも
なる。
【0014】更に、従来技術では、半導体チップ3を封
止するときに目印が何もないため、キャップ5の位置合
わせがしにくく、封止後にキャップ5のずれが生じやす
い欠点もある。
止するときに目印が何もないため、キャップ5の位置合
わせがしにくく、封止後にキャップ5のずれが生じやす
い欠点もある。
【0015】本考案は、上記の様な従来技術の持つ課題
を解決するために提案されたもので、その目的は、半導
体チップをキャップで封止する際に、熱や湿気に弱いエ
ポキシ系の接着剤を用いても、外部からの水分の浸入
や、熱の影響を防ぐことができ、キャップの位置合わせ
が容易で、封止後もずれが生じないという、パッケージ
型の半導体素子を提供することである。
を解決するために提案されたもので、その目的は、半導
体チップをキャップで封止する際に、熱や湿気に弱いエ
ポキシ系の接着剤を用いても、外部からの水分の浸入
や、熱の影響を防ぐことができ、キャップの位置合わせ
が容易で、封止後もずれが生じないという、パッケージ
型の半導体素子を提供することである。
【0016】
【課題を解決するための手段】上記の目的を達成するた
めに、本考案は、キャップの導体パターンに対応する位
置に、基板に対して垂直方向の溝が形成され、前記導体
パターンは前記溝を介して前記キャップの内外を挿通し
ていることを特徴とする。
めに、本考案は、キャップの導体パターンに対応する位
置に、基板に対して垂直方向の溝が形成され、前記導体
パターンは前記溝を介して前記キャップの内外を挿通し
ていることを特徴とする。
【0017】
【作用】上記の様な構成を有する本考案の作用は次の通
りである。
りである。
【0018】即ち、半導体素子のキャップに、導体パタ
ーンに対応する溝が設けられているので、キャップを封
止したときに、導体パターンがキャップの溝に噛合さ
れ、キャップと基板との隙間が非常に狭くなる。このた
め、キャップに塗布する接着剤の厚さを薄くすることが
でき、水分が浸入したり、熱が伝わってきたりする面積
を小さくすることが可能となる。
ーンに対応する溝が設けられているので、キャップを封
止したときに、導体パターンがキャップの溝に噛合さ
れ、キャップと基板との隙間が非常に狭くなる。このた
め、キャップに塗布する接着剤の厚さを薄くすることが
でき、水分が浸入したり、熱が伝わってきたりする面積
を小さくすることが可能となる。
【0019】また、キャップと基板との位置合わせは、
配線パターンとキャップの溝との噛合によって行えるの
で、作業が容易になる。更に、配線パターンとキャップ
の溝とが噛合しているので、封止後もずれが生じにく
い。
配線パターンとキャップの溝との噛合によって行えるの
で、作業が容易になる。更に、配線パターンとキャップ
の溝とが噛合しているので、封止後もずれが生じにく
い。
【0020】
【実施例】本考案の半導体素子のキャップの実施例を、
図面に従って説明する。なお、図6の従来技術と同一の
部材については、同一の符号を付し説明は省略する。
図面に従って説明する。なお、図6の従来技術と同一の
部材については、同一の符号を付し説明は省略する。
【0021】即ち、図1に示すようにキャップ5は、接
着剤3によってプリント基板1上に接着されている。
着剤3によってプリント基板1上に接着されている。
【0022】このキャップ5の全体形状は、従来と同様
箱型だが、プリント基板1との接触面である縁に、図2
に示すように長方形状の溝5aが、導体パターン2と重
なる部分に設けられている。
箱型だが、プリント基板1との接触面である縁に、図2
に示すように長方形状の溝5aが、導体パターン2と重
なる部分に設けられている。
【0023】以上のように構成される本実施例において
は、図3に示すようにキャップ5を半導体チップ3の上
方から、溝5aと導体パターン2が噛み合うように伏せ
ることによって、キャップ5は正しい位置に固定され
る。
は、図3に示すようにキャップ5を半導体チップ3の上
方から、溝5aと導体パターン2が噛み合うように伏せ
ることによって、キャップ5は正しい位置に固定され
る。
【0024】また、溝5aと導体パターン2が噛合する
ため、プリント基板1上の導体パターン2以外の面とキ
ャップ5との間隔が非常に狭くなる。その結果、図4に
示すように接着剤6の厚さを従来例よりも薄くすること
ができるので、水分が浸入したり、熱が伝わってきたり
する面積を小さくすることが可能となる。
ため、プリント基板1上の導体パターン2以外の面とキ
ャップ5との間隔が非常に狭くなる。その結果、図4に
示すように接着剤6の厚さを従来例よりも薄くすること
ができるので、水分が浸入したり、熱が伝わってきたり
する面積を小さくすることが可能となる。
【0025】以上の通り、本実施例によれば、溝5aと
導体パターン2を合わせて、キャップ5の位置を決める
ことができるので、組み立て作業が容易になる。また、
キャップ5の接着後も溝5aと導体パターン2が噛合し
ているので、位置がずれることがない。更に、水分が浸
入したり、熱が伝わってきたりする接着剤6の面積が小
さいので、耐湿性、耐熱性に優れた構造にすることが可
能となる。
導体パターン2を合わせて、キャップ5の位置を決める
ことができるので、組み立て作業が容易になる。また、
キャップ5の接着後も溝5aと導体パターン2が噛合し
ているので、位置がずれることがない。更に、水分が浸
入したり、熱が伝わってきたりする接着剤6の面積が小
さいので、耐湿性、耐熱性に優れた構造にすることが可
能となる。
【0026】なお、本考案は、上述した実施例に限定さ
れるものではなく、具体的な各部材の形状等は適宜変更
可能である。
れるものではなく、具体的な各部材の形状等は適宜変更
可能である。
【0027】例えば、導体パターン2の厚さに変化があ
る場合、図5に示すように、溝5aの形状を導体パター
ン2に応じて変化をつけることによって、更に密封性を
高めることも可能である。
る場合、図5に示すように、溝5aの形状を導体パター
ン2に応じて変化をつけることによって、更に密封性を
高めることも可能である。
【0028】
【考案の効果】本考案の半導体素子によれば、半導体チ
ップを覆うキャップのプリント基板上の配線パターンに
対応する位置に、溝を設けるという簡単な構造によっ
て、外部からの水分の浸入や、熱の影響を防ぐことがで
き、キャップの位置合わせが容易で、封止後もずれが生
じないという、優れた半導体素子を提供することができ
る。
ップを覆うキャップのプリント基板上の配線パターンに
対応する位置に、溝を設けるという簡単な構造によっ
て、外部からの水分の浸入や、熱の影響を防ぐことがで
き、キャップの位置合わせが容易で、封止後もずれが生
じないという、優れた半導体素子を提供することができ
る。
【図1】本考案の一実施例である半導体素子を示す断面
図。
図。
【図2】本考案の一実施例である半導体素子のキャップ
の溝を示す斜視図。
の溝を示す斜視図。
【図3】本考案の一実施例である半導体素子を示す平面
図。
図。
【図4】本考案の一実施例である半導体素子のキャップ
の接着面を示す斜視図。
の接着面を示す斜視図。
【図5】本考案の他の実施例を示す斜視図。
【図6】従来の半導体素子を示す斜視図。
【図7】従来の半導体素子のキャップの接着面を示す斜
視図。
視図。
1…プリント基板 2…導体パターン 2a…端子 3…半導体チップ 3a…電極 4…ボンディングワイヤ 5…キャップ 5a…溝 6…接着剤
Claims (1)
- 【請求項1】 少なくとも一つの半導体チップが基板上
に実装され、前記半導体チップには前記基板上に形成さ
れた導体パターンが接続されるとともに、前記半導体チ
ップが、前記基板上に設けられた所定の材質の封止用の
キャップで覆われている半導体素子において、前記キャ
ップの前記導体パターンに対応する位置には、前記基板
に対して垂直方向の溝が形成され、前記導体パターンは
前記溝を介して前記キャップの内外を挿通していること
を特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991081317U JP2553391Y2 (ja) | 1991-10-07 | 1991-10-07 | 半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991081317U JP2553391Y2 (ja) | 1991-10-07 | 1991-10-07 | 半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0533536U JPH0533536U (ja) | 1993-04-30 |
JP2553391Y2 true JP2553391Y2 (ja) | 1997-11-05 |
Family
ID=13743024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991081317U Expired - Lifetime JP2553391Y2 (ja) | 1991-10-07 | 1991-10-07 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2553391Y2 (ja) |
-
1991
- 1991-10-07 JP JP1991081317U patent/JP2553391Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0533536U (ja) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100426825B1 (ko) | 반도체 장치 | |
US5521429A (en) | Surface-mount flat package semiconductor device | |
JPH01155633A (ja) | 半導体装置 | |
JPH09260436A (ja) | 半導体装置 | |
JP3286765B2 (ja) | 半導体装置 | |
JP2553391Y2 (ja) | 半導体素子 | |
KR100400826B1 (ko) | 반도체패키지 | |
JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
US6737733B2 (en) | Sealed semiconductor device and lead frame used for the same | |
JPS63190363A (ja) | パワ−パツケ−ジ | |
JP2685039B2 (ja) | 半導体装置 | |
KR100444168B1 (ko) | 반도체패키지 | |
US5256903A (en) | Plastic encapsulated semiconductor device | |
KR102552424B1 (ko) | 반도체 패키지 | |
KR100668932B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
JPS6217382B2 (ja) | ||
JPH0249731Y2 (ja) | ||
KR20020069128A (ko) | 반도체장치와 이에 이용되는 지지기판 | |
KR100388291B1 (ko) | 반도체패키지 구조 | |
KR100708050B1 (ko) | 반도체패키지 | |
KR100919985B1 (ko) | 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지 | |
US6856028B1 (en) | Semiconductor device having an improved mounting structure | |
KR100548592B1 (ko) | 적층형 마이크로 비 지 에이 패키지 | |
KR100567045B1 (ko) | 반도체 패키지 | |
KR200278535Y1 (ko) | 칩 크기 패키지 |