JP2552784B2 - 並列データ処理制御方式 - Google Patents

並列データ処理制御方式

Info

Publication number
JP2552784B2
JP2552784B2 JP3314164A JP31416491A JP2552784B2 JP 2552784 B2 JP2552784 B2 JP 2552784B2 JP 3314164 A JP3314164 A JP 3314164A JP 31416491 A JP31416491 A JP 31416491A JP 2552784 B2 JP2552784 B2 JP 2552784B2
Authority
JP
Japan
Prior art keywords
computer
data
data processing
network device
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3314164A
Other languages
English (en)
Other versions
JPH05151173A (ja
Inventor
賢一 石坂
雅之 香取
正幸 池田
茂 長沢
浩 小松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3314164A priority Critical patent/JP2552784B2/ja
Priority to CA002084039A priority patent/CA2084039C/en
Priority to EP92310844A priority patent/EP0544535B1/en
Priority to AU29704/92A priority patent/AU649176B2/en
Priority to DE69228293T priority patent/DE69228293T2/de
Priority to US07/983,075 priority patent/US5832261A/en
Publication of JPH05151173A publication Critical patent/JPH05151173A/ja
Application granted granted Critical
Publication of JP2552784B2 publication Critical patent/JP2552784B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/41Compilation
    • G06F8/45Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、同一の並列データ処理
を実行する計算機に対して供給される同期信号を生成す
るための並列データ処理制御方式に関し、特に、少ない
ハードウェア量でもって同期信号を生成できるようにす
る並列データ処理制御方式に関するものである。
【0002】並列計算機システムでは、複数の計算機が
1つのプログラムを分担して並列実行する構成を採っ
て、このプログラム処理の終了を条件にして次のプログ
ラム処理に入っていくことになる。このような場合、分
担されたプログラムの終了時点を予測することが不可能
であることから、図14に示すようなバリア同期機構を
設けて、このバリア同期機構が、全ての計算機からのプ
ログラム処理の終了通知を受け取るときに、各計算機に
対して次のプログラム処理に入るためのバリア同期信号
を放送していくという構成を採っている。このバリア同
期機構の放送するバリア同期信号に従って、図15に示
すように、4つある計算機(PE1〜4)の全てでプロ
グラムAの実行が終了すると、次に、このプログラムA
の終了を条件にするプログラムBの実行に入り、このプ
ログラムBの実行が終了すると、続いて、このプログラ
ムBの終了を条件にするプログラムCの実行に入り、続
いて、このプログラムCの終了を条件にするプログラム
Dの実行に入っていくように制御することが可能になる
のである。
【0003】このバリア同期機構は、並列計算機システ
ムのハードウェア量の増加を招かないためにも、少ない
ハードウェア量でもって実現できるようにする必要があ
るのである。
【0004】
【従来の技術】バリア同期機構では、並列計算機システ
ムにおいて複数のプログラムグループが同時実行される
場合や、1つのプログラム中に分割可能な処理が複数組
存在してそれらが同時実行されるような場合にも、正確
なバリア同期信号を発生させる構成を採る必要がある。
例えば、図16に示すように、同時実行の対象となる一
方のプログラムグループが並列計算機システムの計算機
PE1,2,3で実行され、他方のプログラムグループ
が計算機PE4,5で実行される場合にあって、計算機
PE1,2,3で実行されるプログラムグループでは、
プログラムDの終了を条件にしてプログラムE、プログ
ラムEの終了を条件にしてプログラムF、プログラムF
の終了を条件にしてプログラムJの実行に入ることが条
件になり、計算機PE4,5で実行されるプログラムグ
ループでは、プログラムGの終了を条件にしてプログラ
ムHの実行に入ることが条件になる場合には、3つの計
算機PE1,2,3のプログラムD,E、Fの処理終了
時点でバリア同期信号を発生させ、2つの計算機PE
4,5のプログラムGの処理終了時点でバリア同期信号
を発生させていく必要がある。以下、説明の便宜上、並
列計算機システムで同時実行されるプログラムグループ
等をバリアグループと称することにする。
【0005】図17に、このようなバリア同期信号を発
生できるようにするための従来のバリア同期機構の構成
を図示する。図中、1-i(1=1〜n)は並列計算機シ
ステムを構成するn台の計算機、2はバリア同期機構、
3はバリア同期機構2の備えるPE状態レジスタであっ
て、各計算機1-iの通知してくるプログラム処理終了情
報を管理するもの、4-i(1=1〜k)はバリア同期機
構2の備えるマスクレジスタであって、計算機1-i上で
同時実行されるバリアグループのグループ数分備えられ
て、そのバリアグループのプログラムを分担実行する計
算機1-iの計算機名情報を管理するもの、5-i(1=1
〜k)はバリア同期機構2の備えるバリア同期信号発生
回路であって、マスクレジスタ4-i対応に備えられて、
PE状態レジスタ3の管理データとマスクレジスタ4-i
の管理データとからバリア同期信号を発生するもの、6
-i(1=1〜n)はバリア同期機構2の備える選択回路
であって、計算機1-i対応に備えられて、マスクレジス
タ4-iの管理データにより特定される自回路の選択すべ
きバリア同期信号発生回路5-iを選択して、その選択し
たバリア同期信号発生回路5-iの出力するバリア同期信
号を対応の計算機1-iに出力するものである。
【0006】ここで、PE状態レジスタ3は、具体的に
は、計算機1-iがプログラム処理終了を通知してこない
ときには対応のエントリ欄に“0”を登録しておいて、
通知してくるとその値を“1”に変更していくことで、
各計算機1-iの通知してくるプログラム処理終了情報を
管理することになる。また、マスクレジスタ4-iは、例
えば図18に示すように、そのバリアグループのプログ
ラムを実行する計算機1-iのエントリ欄に“1”を登録
し、実行しない計算機1-iのエントリ欄に“0”を登録
していくことで、そのバリアグループのプログラムを分
担実行する計算機の計算機名情報を管理することにな
る。
【0007】このように構成される従来のバリア同期機
構2では、各バリア同期信号発生回路5-iは、PE状態
レジスタ3の管理データを参照することで、対応のマス
クレジスタ4-iがプログラムを分担実行するものとして
表示している計算機1-iの全てがプログラム処理を終了
したのか否かを監視して、それらの計算機1-iの全てが
プログラム処理を終了することを確認するとバリア同期
信号を選択回路6-iに出力していく。そして、このバリ
ア同期信号の発生処理を受けて、各選択回路6-iは、マ
スクレジスタ4-iの管理データに従って、自回路と接続
する計算機1-iの分担実行するバリアグループに対応付
けられるバリア同期信号発生回路5-iを選択して、その
選択したバリア同期信号発生回路5-iの出力信号を自回
路と接続する計算機1-iに出力していくことで、バリア
同期信号発生回路5-iの発生するバリア同期信号を計算
機1-iに出力していくよう動作するのである。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従うバリア同期機構2は、計算機1-iの
台数分のビット長を持つマスクレジスタ4-iをバリアグ
ループの数分備えなくてはならないとともに、k個の入
力点と1個の出力点との間の選択処理を実行する選択回
路6-iを計算機1-iの台数分備えなくてはならないこと
から、ハードウェア量が大きなものになってしまうとい
う問題点があった。この問題点は、バリアグループが多
数発生するような場合には、極めて大きな問題点となっ
てくる。そして、バリアグループの組み合わせの変更を
要求されるプログラムでは、制御が難しいという問題点
もあった。
【0009】本発明はかかる事情に鑑みてなされたもの
であって、並列計算機システムにおいて、少ないハード
ウェア量でもってバリア同期信号を生成できるようにす
る新たな並列データ処理制御方式の提供を目的とするも
のである。
【0010】
【課題を解決するための手段】図1及び図2に本発明の
原理構成を図示する。図1中、10-i(i=1〜n)は
並列計算機システムを構成する計算機、20は計算機1
0-iに接続されて計算機10-i間のデータの受け渡し処
理等を実行する相互接続装置、30は計算機10-iと相
互接続装置20との間に備えられる1つ又は複数のシリ
アル転送路である。
【0011】この相互接続装置20は、各計算機10-i
の通知してくるデータ処理進行状態情報を登録表示する
状態レジスタ21と、シリアル転送路30対応に備えら
れて、状態レジスタ21の登録表示データを各計算機1
0-iに対してシリアル転送する送信手段22とを備え
る。この送信手段22は、シリアル転送路30が複数ラ
イン備えられるときにはこれに対応して複数備えられる
ことになるが、このときには、各送信手段22は、転送
開始タイミングをずらして登録表示データを対応のシリ
アル転送路30に送出していくよう処理することにな
る。
【0012】一方、計算機10-iは、シリアル転送路3
0対応に備えられて、シリアル転送されてくるシリアル
データを受信する受信手段11と、受信手段11の受信
するシリアルデータを元の登録表示データに組み立て直
して保持する保持手段12と、自計算機と並列データ処
理を分担実行する計算機10-iの計算機名情報を管理す
る管理手段13と、保持手段12の保持データと管理手
段13の管理データとから並列計算機システムのデータ
処理進行状態をチェックするチェック手段14とを備え
る。
【0013】図2は、相互接続装置20を複数備えて、
これらの各相互接続装置20が割り付けられた規定の計
算機10と接続する構成を採るときの本発明の原理構成
である。図中、図1で説明したものと同じものについて
は同一の記号で示してある。但し、“10-i”について
は記述の便宜上“10”で図示してある。
【0014】31は隣接する相互接続装置20間に設け
られる1つ又は複数のシリアル転送路である。計算機1
0と相互接続装置20との間に備えられる上述のシリア
ル転送路30のライン数は、このシリアル転送路31の
ライン数と一致するように備えられることになる。
【0015】この構成を採るときに、各相互接続装置2
0は、自装置配下の各計算機10の通知してくるデータ
処理進行状態情報を登録表示する図1で説明した状態レ
ジスタ21と、隣接する相互接続装置20から自装置の
状態レジスタ21の登録表示データを転送することを指
示するコマンドを受け取るとともに、登録表示データの
転送処理が完了するとこのコマンドをもう一方の隣接す
る相互接続装置20に転送していく制御手段23と、シ
リアル転送路31対応に備えられて、制御手段23が上
記のコマンドを保持しているときには、自装置の状態レ
ジスタ21の登録表示データと自装置の識別情報とを、
シリアル転送路30を介して自装置配下の計算機10に
シリアル転送していくとともに、シリアル転送路31を
介して隣接する相互接続装置20にシリアル転送してい
くよう処理し、かつ、制御手段23が上記のコマンドを
保持していないときには、隣接する相互接続装置20か
らシリアル転送されてくる登録表示データと識別情報と
を受信して、シリアル転送路30を介して自装置配下の
計算機10にシリアル転送していくとともに、シリアル
転送路31を介してもう一方の隣接する相互接続装置2
0にシリアル転送していくよう処理する送受信手段24
とを備える。
【0016】ここで、上記のコマンドを持つ相互接続装
置20の送受信手段24は、相互接続装置20の接続関
係が固定であって、かつ規定の順番に従って選択される
ものとなる場合には、自装置の識別情報を転送しなくて
も受信側で転送されてくる登録表示データがどの相互接
続装置20の状態レジスタ21のものであるのかを知る
ことができるので、この識別情報の転送を省略すること
ができる。また、送受信手段24は、シリアル転送路3
1が複数ライン備えられるときにはこれに対応して複数
備えられることになるが、このときには、上記のコマン
ドを保持する相互接続装置20の持つ各送受信手段24
は、転送開始タイミングをずらして登録表示データ及び
識別情報を対応のシリアル転送路31に送出していくよ
う処理することになる。
【0017】一方、計算機10は、図1で説明した受信
手段11、保持手段12、管理手段13及びチェック手
段14を備える構成を採るものであるが、自計算機の接
続する相互接続装置20以外の他の相互接続装置20の
状態レジスタ21の登録表示データも転送されてくるこ
とに対応させて、保持手段12は、全ての状態レジスタ
21の登録表示データを保持できる構成を採り、受信手
段11は、転送されてくる識別情報に従って転送されて
くる登録表示データを保持手段12の対応領域に保持さ
せていく構成を採り、管理手段13は、全ての相互接続
装置20に接続される計算機10を管理対象とする構成
を採ることになる。
【0018】
【作用】本発明では、相互接続装置20を1台しか備え
ない場合には、相互接続装置20の送信手段22は、状
態レジスタ21の登録表示データを繰り返し各計算機1
0-iにシリアル転送し、このシリアルデータを受信する
と、受信手段11は、このシリアルデータを保持手段1
2に順序よく保持させていくことで、保持手段12が状
態レジスタ21の登録表示データと同一の登録表示デー
タを保持していくよう処理することになる。このとき、
シリアル転送路30が複数ライン備えられる場合には、
複数備えられる送信手段22の各々が転送開始タイミン
グをずらして登録表示データを対応のシリアル転送路3
0に送出していくよう処理するので、保持手段12に保
持される登録表示データが次々に新しいものに更新され
ていくことになって、状態レジスタ21の登録表示デー
タを高速に保持手段12に転送できるようになる。
【0019】このようにして、保持手段12に対して状
態レジスタ21の登録表示データが転送されていくとき
にあって、チェック手段14は、保持手段12の保持デ
ータを参照することで、管理手段13がプログラムを分
担実行するものとして表示している計算機10-iの全て
がプログラム処理を終了したのか否かを監視して、それ
らの計算機10-iの全てがプログラム処理を終了するこ
とを確認すると同期信号を出力していくよう処理するこ
とになる。
【0020】一方、本発明では、相互接続装置20を複
数台備える場合には、コマンド(自装置の状態レジスタ
21の登録表示データを転送することを指示する)を保
持する相互接続装置20の送受信手段24は、自装置の
状態レジスタ21の登録表示データと自装置の識別情報
とを、自装置配下の計算機10と隣接する相互接続装置
20とにシリアル転送し、このコマンドを保持しない他
の相互接続装置20の送受信手段24は、隣接する相互
接続装置20からシリアル転送されてくるこの登録表示
データと識別情報とを受信するとともに、この受信した
登録表示データと識別情報とを、自装置配下の計算機1
0ともう一方の隣接する相互接続装置20とにシリアル
転送していく。そして、コマンドを保持する相互接続装
置20の制御手段23は、この転送処理を終了すると、
コマンドを隣接する相互接続装置20に転送していく。
この処理を繰り返していくことで、各計算機10の備え
る保持手段12が、全ての相互接続装置20の持つ状態
レジスタ21の登録表示データと同一の登録表示データ
を保持していくよう処理することになる。このとき、シ
リアル転送路31が複数ライン備えられる場合には、上
記のコマンドを保持する相互接続装置20の持つ各送受
信手段24が転送開始タイミングをずらして登録表示デ
ータ及び識別情報を対応のシリアル転送路31に送出し
ていくことで、シリアル転送路30に対して転送開始タ
イミングをずらしてこの登録表示データ及び識別情報を
送出していくよう処理するので、保持手段12に保持さ
れる登録表示データが次々に新しいものに更新されてい
くことになって、状態レジスタ21の登録表示データを
高速に保持手段12に転送できるようになる。
【0021】このようにして、保持手段12に対して状
態レジスタ21の登録表示データが転送されていくとき
にあって、チェック手段14は、保持手段12の保持デ
ータを参照することで、管理手段13がプログラムを分
担実行するものとして表示している計算機10-iの全て
がプログラム処理を終了したのか否かを監視して、それ
らの計算機10-iの全てがプログラム処理を終了するこ
とを確認すると同期信号を出力していくよう処理するこ
とになる。
【0022】このように、本発明を用いると、従来技術
の必要とした図17の選択回路6-iが不要になること
で、図17で説明したバリア同期機構2に相当する機構
のハードウェア量を大幅に減少できるようになる。そし
て、図17のマスクレジスタ4-iに対応する管理手段1
3を各計算機10-iに分散させることから、ハードウェ
アの集中化を防止できるとともに、プログラムグループ
の組み合わせの変更を要求されるときにも容易に対応で
きるようになる。
【0023】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。並列計算機システムでは、計算機間のデータの受け
渡しを実現するために、図3(a)に示すように、共有
メモリを設けて、各計算機(PE)がこの共有メモリに
対してアクセスしていくことでデータの受け渡しを実行
していく方法を採る場合と、図3(b)に示すように、
ネットワーク装置を設けて、このネットワーク装置が計
算機間の接続関係を制御していくことでデータの受け渡
しを実行していく方法を採る場合とがある。本発明を構
成する図1及び図2で説明した相互接続装置20は、こ
の共有メモリ上に構築することも可能であるし、ネット
ワーク装置上に構築することも可能であるが、以下に説
明する実施例では、ネットワーク装置上に構築すること
を想定することにする。なお、以後、計算機については
符号“10”、ネットワーク装置については符号“4
0”で示すことにする。
【0024】このネットワーク装置40でもって本発明
のバリア同期制御を実現する場合、計算機10の台数が
少ないような場合には、図4(a)に示すように、ネッ
トワーク装置40を1台で構成することが可能である。
一方、計算機10の台数が多いような場合には、図4
(b)に示すように、複数台数のネットワーク装置40
をループ状に接続して、このループ状に接続されるネッ
トワーク装置40に計算機10を接続していく方法や、
図4(c)に示すように、ループ状に接続される複数台
数の上位ネットワーク装置(以下、符号“50”で示
す)の各配下に下位のネットワーク装置40を設けて、
この下位の各ネットワーク装置40に計算機10を接続
していく方法で構成することが可能である。以下に説明
する実施例では、図4(c)に示す構成方法を想定する
ことにする。なお、並列計算機システムそのものの接続
構成は、クロスバネットワークを構成するために、通
常、図5に示すような接続形態を採る。これから、この
接続ラインを利用可能とする図4(c)のような構成方
法が実用的な構成方法となるものである。
【0025】図6に、図4(c)の構成方法に従って本
発明のバリア同期制御を実現するために設けられるネッ
トワーク装置40の回路構成の一実施例、図7に、この
ときに設けられる上位ネットワーク装置50の回路構成
の一実施例を図示する。最初に、図6のネットワーク装
置40の回路構成について説明し、次に、図7の上位ネ
ットワーク装置50の回路構成について説明する。
【0026】ここで、これらの実施例では、シリアルデ
ータの転送のために備えられるネットワーク装置40と
上位ネットワーク装置50との間のシリアル転送路と、
上位ネットワーク装置50間のシリアル転送路とのライ
ン数を3本、すなわち、図1及び図2で説明したシリア
ル転送路30,31のライン数を3本で実装することを
想定しており、各ネットワーク装置40に接続される計
算機10の台数を64台で想定している。なお、以下に
説明するように、ネットワーク装置40と上位ネットワ
ーク装置50との間と、上位ネットワーク装置50間と
には、この3本のシリアル転送路の他に制御信号を転送
するための3ビットのデータラインが備えられることに
なる。
【0027】図6中、60-i(i=1〜3)はネットワ
ーク装置40の備えるバリア同期制御回路であって、3
本のシリアル転送路30,31に対応して備えられて、
バリア同期信号の生成のために必要となる各計算機10
のプログラム処理終了情報を各計算機10に供給してい
くもの、61は8分割構成で実装されるPE状態レジス
タであって、ネットワーク装置40に接続される64台
の計算機10から通知されてくるプログラム処理終了情
報をラッチしてバリア同期制御回路60-iに与えるも
の、62はバリアコントローラであって、3枚のバリア
同期制御回路60-iの制御処理を司るものである。この
バリアコントローラ62は、図示しないサービスプロセ
ッサから与えられるバリア同期制御開始信号と、バリア
同期制御終了信号と、構成制御情報とに従って、バリア
同期制御回路60-iの制御処理を実行していくことにな
る。
【0028】(a-1) は、第0番ないし第7番の計算機1
0からPE状態レジスタ61に通知されてくるプログラ
ム処理終了情報を受け取る8本のデータラインのライン
端、(a-2) は、第8番ないし第15番の計算機10からP
E状態レジスタ61に通知されてくるプログラム処理終
了情報を受け取る8本のデータラインのライン端、(a-
3) は、第16番ないし第23番の計算機10からPE状態
レジスタ61に通知されてくるプログラム処理終了情報
を受け取る8本のデータラインのライン端、(a-4) は、
第24番ないし第31番の計算機10からPE状態レジスタ
61に通知されてくるプログラム処理終了情報を受け取
る8本のデータラインのライン端、(a-5)は、第32番な
いし第39番の計算機10からPE状態レジスタ61に通
知されてくるプログラム処理終了情報を受け取る8本の
データラインのライン端、(a-6) は、第40番ないし第47
番の計算機10からPE状態レジスタ61に通知されて
くるプログラム処理終了情報を受け取る8本のデータラ
インのライン端、(a-7) は、第48番ないし第55番の計算
機10からPE状態レジスタ61に通知されてくるプロ
グラム処理終了情報を受け取る8本のデータラインのラ
イン端、(a-8) は、第56番ないし第63番の計算機10か
らPE状態レジスタ61に通知されてくるプログラム処
理終了情報を受け取る8本のデータラインのライン端で
ある。
【0029】(b-1) は、自装置に接続する上位ネットワ
ーク装置50から第1番のバリア同期制御回路60-1に
シリアル転送されてくるデータを受け取るデータライン
のライン端、(b-2) は、その上位ネットワーク装置50
から第2番のバリア同期制御回路60-2にシリアル転送
されてくるデータを受け取るデータラインのライン端、
(b-3) は、その上位ネットワーク装置50から第3番の
バリア同期制御回路60-3にシリアル転送されてくるデ
ータを受け取るデータラインのライン端である。
【0030】(c-1) は、自装置に接続する上位ネットワ
ーク装置50から第1番のバリア同期制御回路60-1に
転送されてくる制御信号を受け取る3本のデータライン
のライン端、(c-2) は、その上位ネットワーク装置50
から第2番のバリア同期制御回路60-2に転送されてく
る制御信号を受け取る3本のデータラインのライン端、
(c-3) は、その上位ネットワーク装置50から第3番の
バリア同期制御回路60-3に転送されてくる制御信号を
受け取る3本のデータラインのライン端である。
【0031】(d-1) は、第1番のバリア同期制御回路6
0-1から自装置配下の64台の計算機10にシリアル転
送されるデータを送出するデータラインのライン端、(d
-2)は、第2番のバリア同期制御回路60-2から自装置
配下の64台の計算機10にシリアル転送されるデータ
を送出するデータラインのライン端、(d-3) は、第3番
のバリア同期制御回路60-3から自装置配下の64台の
計算機10にシリアル転送されるデータを送出するデー
タラインのライン端である。
【0032】(e-1) は、第1番のバリア同期制御回路6
0-1から自装置に接続する上位ネットワーク装置50に
シリアル転送されるデータを送出するデータラインのラ
イン端、(e-2) は、第2番のバリア同期制御回路60-2
からその上位ネットワーク装置50にシリアル転送され
るデータを送出するデータラインのライン端、(e-3)
は、第3番のバリア同期制御回路60-3からその上位ネ
ットワーク装置50にシリアル転送されるデータを送出
するデータラインのライン端である。
【0033】(f-1) は、第1番のバリア同期制御回路6
0-1から自装置に接続する上位ネットワーク装置50に
転送される制御信号を送出する3本のデータラインのラ
イン端、(f-2) は、第2番のバリア同期制御回路60-2
からその上位ネットワーク装置50に転送される制御信
号を送出する3本のデータラインのライン端、(f-3)
は、第3番のバリア同期制御回路60-3からその上位ネ
ットワーク装置50に転送される制御信号を送出する3
本のデータラインのライン端である。
【0034】なお、図6のネットワーク装置40を図4
(b)の構成に用いる場合には、以上に記述した(b)(c)
のライン端の説明において、「自装置に接続する上位ネ
ットワーク装置50」は「左側に隣接するネットワーク
装置40」に変更され、(e)(f)のライン端の説明におい
て、「自装置に接続する上位ネットワーク装置50」は
「右側に隣接するネットワーク装置40」に変更される
ことなる。
【0035】引き続いて、図6のバリア同期制御回路6
0-1の持つ回路機能について説明する。ここで、以下に
説明する回路機能は、他のバリア同期制御回路60-2,3
も持つものである。
【0036】63はコントローラであって、バリア同期
制御回路60-1の持つ回路機能の制御処理を司るもの、
64は8個で構成されるセレクタであって、8分割構成
で実装されるPE状態レジスタ61の8ビットのラッチ
データを入力として、その内の1ビットを選択出力する
もの、65はセレクタであって、8個のセレクタ64の
出力値を入力として、その内の1つを選択出力するも
の、66はEOR回路とレジスタとから構成されるパリ
ティビット生成回路であって、セレクタ65の出力する
シリアルデータの8ビットデータ単位に付加するパリテ
ィビットを生成するもの、67はレジスタであって、(b
-1) のライン端から入力されてくるシリアルデータをラ
ッチするものである。
【0037】68はセレクタであって、セレクタ65の
出力値とパリティビット生成回路66の出力値とレジス
タ67の出力値とを入力として、その内の1つを選択出
力するもの、69はレジスタであって、セレクタ68の
出力するシリアルデータを順次ラッチして(d-1) のライ
ン端に出力するもの、70はEOR回路とレジスタとチ
ェック回路とから構成される検査回路であって、レジス
タ69の出力するシリアルデータのパリティチェックを
実行するもの、71はレジスタであって、レジスタ69
の出力するシリアルデータを順次ラッチして(e-1) のラ
イン端に出力するもの、72はレジスタであって、(c-
1) のライン端から入力されてくる制御信号をラッチし
てコントローラ63に入力するもの、73はレジスタで
あって、コントローラ63の出力する制御信号をラッチ
して(f-1) のライン端に出力するものである。
【0038】続いて、図7の上位ネットワーク装置50
の回路構成について説明する。図7中、80-i(i=1
〜3)は上位ネットワーク装置50の備えるバリア同期
制御回路であって、3本のシリアル転送路30,31に
対応して備えられて、バリア同期信号の生成のために必
要となる各計算機10のプログラム処理終了情報をネッ
トワーク装置40を介して各計算機10に供給していく
もの、81はバリアコントローラであって、3枚のバリ
ア同期制御回路80-iの制御処理を司るものである。こ
のバリアコントローラ81は、図示しないサービスプロ
セッサから与えられる構成制御情報に従って、バリア同
期制御回路80-iの制御処理を実行していくことにな
る。
【0039】(g-1) は、左側に隣接する上位ネットワー
ク装置50から第1番のバリア同期制御回路81-1にシ
リアル転送されてくるデータを受け取るデータラインの
ライン端、(g-2) は、その上位ネットワーク装置50か
ら第2番のバリア同期制御回路81-2にシリアル転送さ
れてくるデータを受け取るデータラインのライン端、(g
-3) は、その上位ネットワーク装置50から第3番のバ
リア同期制御回路81-3にシリアル転送されてくるデー
タを受け取るデータラインのライン端である。
【0040】(h-1) は、左側に隣接する上位ネットワー
ク装置50から第1番のバリア同期制御回路81-1に転
送されてくる制御信号を受け取る3本のデータラインの
ライン端、(h-2) は、その上位ネットワーク装置50か
ら第2番のバリア同期制御回路81-2に転送されてくる
制御信号を受け取る3本のデータラインのライン端、(h
-3) は、その上位ネットワーク装置50から第3番のバ
リア同期制御回路81-3に転送されてくる制御信号を受
け取る3本のデータラインのライン端である。
【0041】(i-1) は、自装置に接続するネットワーク
装置40から第1番のバリア同期制御回路81-1にシリ
アル転送されてくるデータを受け取るデータラインのラ
イン端、(i-2) は、そのネットワーク装置40から第2
番のバリア同期制御回路81-2にシリアル転送されてく
るデータを受け取るデータラインのライン端、(i-3)
は、そのネットワーク装置40から第3番のバリア同期
制御回路81-3にシリアル転送されてくるデータを受け
取るデータラインのライン端である。
【0042】(j-1) は、自装置に接続するネットワーク
装置40から第1番のバリア同期制御回路81-1に転送
される制御信号を受け取る3本のデータラインのライン
端、(j-2) は、そのネットワーク装置40から第2番の
バリア同期制御回路81-2に転送される制御信号を受け
取る3本のデータラインのライン端、(j-3) は、そのネ
ットワーク装置40から第3番のバリア同期制御回路8
1-3に転送される制御信号を受け取る3本のデータライ
ンのライン端である。
【0043】(k-1) は、第1番のバリア同期制御回路8
0-1から右側に隣接する上位ネットワーク装置50にシ
リアル転送されるデータを送出するデータラインのライ
ン端、(k-2) は、第2番のバリア同期制御回路80-2か
らその上位ネットワーク装置50にシリアル転送される
データを送出するデータラインのライン端、(k-3) は、
第3番のバリア同期制御回路80-3からその上位ネット
ワーク装置50にシリアル転送されるデータを送出する
データラインのライン端である。
【0044】(l-1) は、第1番のバリア同期制御回路8
0-1から右側に隣接する上位ネットワーク装置50に転
送される制御信号を送出する3本のデータラインのライ
ン端、(l-2) は、第2番のバリア同期制御回路80-2か
らその上位ネットワーク装置50に転送される制御信号
を送出する3本のデータラインのライン端、(l-3) は、
第3番のバリア同期制御回路80-3からその上位ネット
ワーク装置50に転送される制御信号を送出する3本の
データラインのライン端である。
【0045】(m-1) は、第1番のバリア同期制御回路8
0-1から自装置に接続されるネットワーク装置40にシ
リアル転送されるデータを送出するデータラインのライ
ン端、(m-2) は、第2番のバリア同期制御回路80-2か
らそのネットワーク装置40にシリアル転送されるデー
タを送出するデータラインのライン端、(m-3) は、第3
番のバリア同期制御回路80-3からそのネットワーク装
置40にシリアル転送されるデータを送出するデータラ
インのライン端である。
【0046】(n-1) は、第1番のバリア同期制御回路8
0-1から自装置に接続されるネットワーク装置40に転
送される制御信号を送出する3本のデータラインのライ
ン端、(n-2) は、第2番のバリア同期制御回路80-2か
らそのネットワーク装置40に転送される制御信号を送
出する3本のデータラインのライン端、(n-3) は、第3
番のバリア同期制御回路80-3からそのネットワーク装
置40に転送される制御信号を送出する3本のデータラ
インのライン端である。
【0047】引き続いて、図7のバリア同期制御回路8
0-1の持つ回路機能について説明する。ここで、以下に
説明する回路機能は、他のバリア同期制御回路80-2,3
も持つものである。
【0048】82はレジスタであって、(g-1) のライン
端から入力されてくるシリアルデータをラッチするも
の、83はレジスタであって、(h-1) のライン端から入
力されてくる制御信号をラッチするもの、84はレジス
タであって、(i-1) のライン端から入力されてくるシリ
アルデータをラッチするもの、85はレジスタであっ
て、(j-1) のライン端から入力されてくる制御信号をラ
ッチするもの、86はセレクタであって、レジスタ82
の出力値とレジスタ84の出力値とを入力として、その
内の1つを選択出力するもの、87はセレクタであっ
て、レジスタ83の出力値とレジスタ85の出力値とを
入力として、その内の1つを選択出力するもの、88は
セレクタであって、レジスタ82の出力値とレジスタ8
4の出力値とを入力として、その内の1つを選択出力す
るもの、89はセレクタであって、レジスタ83の出力
値とレジスタ85の出力値とを入力として、その内の1
つを選択出力するものである。90はレジスタであっ
て、セレクタ86の出力値をラッチするもの、91はE
OR回路とレジスタとチェック回路とから構成される検
査回路であって、レジスタ90の出力するシリアルデー
タのパリティチェックを実行するもの、92はレジスタ
であって、レジスタ90の出力するシリアルデータを順
次ラッチして(k-1) のライン端に出力するもの、93は
コントローラであって、検査回路91の検査タイミング
を制御するもの、94はレジスタであって、セレクタ8
7の出力する制御信号をラッチして(l-1) のライン端に
出力するもの、95はレジスタであって、セレクタ88
の出力値をラッチするもの、96はEOR回路とレジス
タとチェック回路とから構成される検査回路であって、
レジスタ95の出力するシリアルデータのパリティチェ
ックを実行するもの、97はレジスタであって、レジス
タ95の出力するシリアルデータを順次ラッチして(m-
1) のライン端に出力するもの、98はコントローラで
あって、検査回路96の検査タイミングを制御するも
の、99はレジスタであって、セレクタ89の出力する
制御信号をラッチして(n-1) のライン端に出力するもの
である。
【0049】なお、通常の動作時には、セレクタ88
は、(i-1) のライン端から入力されてくるシリアルデー
タを(m-1) のライン端にそのまま出力させるような選択
処理を実行することはなく、また、セレクタ89は、(j
-1) のライン端から入力されてくる制御信号を(n-1) の
ライン端にそのまま出力させるような選択処理を実行す
ることはないのであって、この2つのセレクタ88,8
9は、デバッグ処理等のために特別に用意されるもので
ある。
【0050】図8に、上述のバリア同期制御回路60-i
とバリア同期制御回路80-iとの間、すなわち、ネット
ワーク装置40と上位ネットワーク装置50との間と、
上述のバリア同期制御回路80-i同士の間、すなわち、
上位ネットワーク装置50同士の間とでシリアル転送さ
れることになるデータのデータフォーマットを図示す
る。
【0051】この図に示すように、2つのプリント板間
でシリアル転送されるデータは、オール1値を設定する
10ビットから構成されて、以下に続くデータがPE状
態レジスタ61のラッチデータであることを表示する
のデータ部分と、それに続く10ビットから構成され
て、以下に続くPE状態レジスタ61のラッチデータの
ラッチ元であるネットワーク装置40の8ビットのID
情報と、この8ビットのID情報に付加されるパリティ
ビットと、このパリティビットに続くゼロ値のビットと
を表示するのデータ部分と、それに続く8個の10ビ
ットから構成されて、各10ビットがPE状態レジスタ
61にラッチされる対応の8台のプログラム処理終了情
報と、この8ビットデータに付加されるパリティビット
と、このパリティビットに続くゼロ値のビットとを表示
するのデータ部分とで規定されるデータフォーマット
を持つものである。ここで、8ビットデータに付加され
るパリティビットは、パリティビット生成回路66で生
成されるものであり、各パリティビットに続くゼロ値の
ビットは、対応の10ビットデータがオール1値になら
ないことを保証するために付加されるものである。以
下、このデータフォーマットを持って、2つのプリント
板間でシリアル転送されることになるデータを「バリア
データ」と称することする。
【0052】一方、バリア同期制御回路60-iとバリア
同期制御回路80-iとの間、すなわち、ネットワーク装
置40と上位ネットワーク装置50との間と、上述のバ
リア同期制御回路80-i同士の間、すなわち、上位ネッ
トワーク装置50同士の間とには、上述のように制御信
号が転送されることになる。この制御信号としては、マ
スタのネットワーク装置40になることを指示して、配
下のPE状態レジスタ61のラッチデータを用いてバリ
アデータを作成して転送していくことを指示する制御信
号(以下、この制御信号を親コマンドと称する)と、バ
リアデータの転送開始タイミングを通知する制御信号
と、バリアデータの送信停止を指示する制御信号という
3種類が設けられることになる。
【0053】次に、このように構成される実施例の実行
するバリア同期制御の動作処理について詳細に説明す
る。ここで、説明を分かり易いものとするために、最
初、1枚のバリア同期制御回路60-1,80-1しか備え
られない場合、すなわち、バリアデータの転送のために
備えられるネットワーク装置40と上位ネットワーク装
置50との間のシリアル転送路と、上位ネットワーク装
置50間のシリアル転送路とのライン数が1本である場
合の動作処理について説明し、その後で、3枚のバリア
同期制御回路60-1/2/3, 80-1/2/3が備えられる場合
の動作処理について説明する。
【0054】〔1〕サービスプロセッサからのバリア同
期制御開始信号に従って、複数設けられるネットワーク
装置40の内のいずれか1つに親コマンドが供給される
と、そのネットワーク装置40のバリア同期制御回路6
0-1のセレクタ64,65が、自装置のPE状態レジス
タ61のラッチデータを順番に読み出していくととも
に、バリティビット生成回路66が、この読み出されて
くるラッチデータのパリティビットを生成し、セレクタ
68が、このパリティビットとゼロ値ビットとを読み出
されてくるラッチデータの対応の位置に挿入するように
選択処理を実行していくことでバリアデータを作成して
いく。そして、レジスタ69が、この作成されていくバ
リアデータを(d-1) のライン端から自装置配下の64台
の計算機10に転送していくとともに、レジスタ71
が、この作成されていくバリアデータを(e-1) のライン
端から自装置に接続する上位ネットワーク装置50に転
送していく。
【0055】〔2〕このようにして、親コマンドを持つ
ネットワーク装置40からバリアデータが転送されてく
ると、対応の上位ネットワーク装置50のレジスタ84
が、(i-1) のライン端を介してこのバリアデータを受信
し、セレクタ86が、この受信したバリアデータを選択
して、レジスタ90及びレジスタ92を介して(k-1)の
ライン端から右側に隣接する上位ネットワーク装置50
に転送していく。このとき、セレクタ87が、(j-1) の
ライン端を介して受信される親コマンドを持つネットワ
ーク装置40からのバリアデータの転送開始タイミング
の制御信号をコントローラ93に与え、これに応答し
て、検査回路91が、転送されくるバリアデータのパリ
ティチェックを実行していく。
【0056】〔3〕そして、左側に隣接する上位ネット
ワーク装置50からバリアデータが転送されてくると、
上位ネットワーク装置50のレジスタ82が、(g-1) の
ライン端を介してこのバリアデータを受信し、セレクタ
86が、この受信したバリアデータを選択して、レジス
タ90及びレジスタ92を介して(k-1) のライン端から
右側に隣接する上位ネットワーク装置50に転送してい
くとともに、セレクタ88が、この受信したバリアデー
タを選択して、レジスタ95及びレジスタ97を介して
(m-1) のライン端から自装置に接続するネットワーク装
置40に転送していく。このとき、セレクタ87が、(h
-1) のライン端を介して受信される左側に隣接する上位
ネットワーク装置50からのバリアデータの転送開始タ
イミングの制御信号をコントローラ93に与え、これに
応答して、検査回路91が、転送されくるバリアデータ
のパリティチェックを実行していくとともに、セレクタ
89が、(h-1) のライン端を介して受信される左側に隣
接する上位ネットワーク装置50からのバリアデータの
転送開始タイミングの制御信号をコントローラ98に与
え、これに応答して、検査回路96が、転送されくるバ
リアデータのパリティチェックを実行していく。
【0057】〔4〕このようして、自装置に接続する上
位ネットワーク装置50からバリアデータが転送されて
くると、ネットワーク装置40のレジスタ67が、(b-
1) のライン端を介してこのバリアデータを受信し、セ
レクタ68が、この受信したバリアデータを選択して、
レジスタ69を介して(d-1) のライン端から自装置配下
の64台の計算機10に転送していく。このとき、コン
トローラ63が、(c-1)のライン端を介して受信される
自装置に接続する上位ネットワーク装置50からのバリ
アデータの転送開始タイミングの制御信号を検査回路7
0に与え、これに応答して、検査回路70が、転送され
くるバリアデータのパリティチェックを実行していく。
【0058】以下、サービスプロセッサから親コマンド
の供給されたネットワーク装置40に接続する上位ネッ
トワーク装置50以外の全ての上位ネットワーク装置5
0が上述の〔3〕の処理を実行し、それに応答して、そ
れらの上位ネットワーク装置50に接続するネットワー
ク装置40が上述の〔4〕の処理を実行していくこと
で、図9の最上段に示すように、サービスプロセッサか
ら親コマンドの供給されたネットワーク装置40(図中
の左端のもの)の持つPE状態レジスタ61のラッチデ
ータにより生成されるバリアデータが、全ての計算機1
0に供給されていくことになる。
【0059】〔5〕サービスプロセッサから親コマンド
の供給されたネットワーク装置40のコントローラ63
は、上述したように、バリアデータを作成して自装置配
下の64台の計算機10と、自装置に接続する上位ネッ
トワーク装置50とに転送すると、レジスタ73を介し
て(f-1) のライン端から自装置に接続する上位ネットワ
ーク装置50に親コマンドを転送し、この転送を受け取
る上位ネットワーク装置50のセレクタ87は、(j-1)
のライン端を介して受信されるこの親コマンドをレジス
タ94を介して(l-1) のライン端から右側に隣接する上
位ネットワーク装置50に転送し、この転送を受け取る
上位ネットワーク装置50のセレクタ89は、(h-1) の
ライン端を介して受信されるこの親コマンドをレジスタ
99を介して(n-1) のライン端から自装置に接続するネ
ットワーク装置40に転送していく。この親コマンドの
転送処理に従って、親コマンドは、続いて、元の親コマ
ンドを保持していたネットワーク装置40の右側に隣接
するネットワーク装置40が保持することになる。
【0060】この〔5〕の処理に従って、親コマンドを
保持するネットワーク装置40が新たなものになると、
上述の〔1〕ないし〔4〕の処理が実行されるととも
に、この〔5〕の処理が実行され、これらの処理が繰り
返されていくことで、図9に示すように、親コマンドを
保持するネットワーク装置40の持つPE状態レジスタ
61のラッチデータにより生成されるバリアデータが、
全ての計算機10に供給されていくことになる。
【0061】このようにして、ネットワーク装置40が
n台備えられる場合には、図10に示すように、ID=
1のネットワーク装置40により生成されるバリアデー
タから始まってID=nのネットワーク装置40により
生成されるバリアデータに終わる連続するバリアデータ
単位の繰り返しが、全ての計算機10に供給されていく
ことになる。
【0062】このバリアデータの転送を受けて、図1で
説明した計算機10の受信手段11(この時点の説明で
はシリアル転送路のライン数を1本で想定しているので
1台となる)は、図11に示すように、バリアデータの
表示するID情報の指す図1の保持手段12の対応領域
に、転送されたきたバリアデータの持つPE状態レジス
タ61のラッチデータを保持させていくよう処理し、こ
の保持処理を受けて、図1で説明したチェック手段14
は、保持手段12の保持データを参照することで、管理
手段13がプログラムを分担実行するものとして表示し
ている計算機10の全てがプログラム処理を終了したの
か否かを監視して、それらの計算機10の全てがプログ
ラム処理を終了することを確認するとバリア同期信号を
出力していくよう処理することになる。
【0063】このようにして、本発明では、従来技術と
異なって、計算機10側でバリア同期信号を生成してい
くよう処理する構成を採るのである。次に、3枚のバリ
ア同期制御回路60-1/2/3, 80-1/2/3が備えられる場
合、すなわち、図1及び図2で説明したシリアル転送路
30,31のライン数が3本備えられる場合の動作処理
について説明する。
【0064】ネットワーク装置40の3枚のバリア同期
制御回路60-1/2/3は、それぞれ別々の転送開始タイミ
ングに従って、バリアデータを生成してPE状態レジス
タ61のラッチデータを読み出して転送していくよう処
理する。例えば、ネットワーク装置40の台数が4台で
あるような場合には、図12に示すように、第1から第
3のシリアル転送路の各々に転送される連続するバリア
データが、好ましくは1/3周期分ずれるように転送開
始タイミングをずらして転送していくよう処理するので
ある。このようにすると、1枚のバリア同期制御回路6
0-1では図中のαに示す時間周期でもって各計算機10
に転送されていた1周期のバリアデータが、図中のβに
示す時間周期でもって各計算機10に転送されていくの
で、各計算機10に対して、常時更新されていく全計算
機10のプログラム処理終了情報を高速に転送していけ
るようになるのである。
【0065】また、計算機10が複数のタスクをタイム
シェアリングで同時実行する場合には、複数枚数備えら
れるバリア同期制御回路60-iが別々のタスクのバリア
データを生成していくことで対処することが可能であ
る。例えば、aとbという2つのタスクがある場合に
は、図13に示すように、第1及び第2のシリアル転送
路でタクスaのバリアデータを転送し、第2のシリアル
転送路でタスクbのバリアデータを転送していくことで
対処することができるのである。なお、この図13で
は、バリア同期制御回路60-iの枚数を4枚で想定して
いる。
【0066】図示実施例について説明したが、本発明は
これに限定されるものではない。例えば、実施例で説明
した計算機の台数やシリアル転送路の本数やバリアデー
タのデータフォーマット等は一例にすぎないのである。
【0067】
【発明の効果】以上説明したように、本発明によれば、
複数の計算機とそれらの計算機を接続する相互接続装置
とからなる並列計算機システムにおいて、従来技術の必
要とした大きなハードウェア量の選択回路を用いずにバ
リア同期信号を生成できるので、少ないハードウェア量
でもってバリア同期制御信号を生成できるようになる。
そして、従来技術で用いていたマスクレジスタに対応す
るものを各計算機に分散させることから、ハードウェア
の集中化を防止できるとともに、プログラムグループの
組み合わせの変更を要求されるときにも容易に対応でき
るようになる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】本発明の原理構成図である。
【図3】並列計算機システムの説明図である。
【図4】本発明を実現するシステム構成の説明図であ
る。
【図5】並列計算機システムの説明図である。
【図6】本発明のバリア同期制御を実現するネットワー
ク装置の回路構成の一実施例である。
【図7】本発明のバリア同期制御を実現する上位ネット
ワーク装置の回路構成の一実施例である。
【図8】シリアルデータのデータフォーマットの説明図
である。
【図9】本発明の処理の説明図である。
【図10】本発明の処理の説明図である。
【図11】本発明の処理の説明図である。
【図12】本発明の処理の説明図である。
【図13】本発明の処理の説明図である。
【図14】バリア同期機構の説明図である。
【図15】バリア同期処理の説明図である。
【図16】バリア同期処理の説明図である。
【図17】従来技術の説明図である。
【図18】マスクレジスタの管理データの説明図であ
る。
【符号の説明】
10 計算機 11 受信手段 12 保持手段 13 管理手段 14 チェック手段 20 相互接続装置 21 状態レジスタ 22 送信手段 23 制御手段 24 送受信手段 30 シリアル転送路 31 シリアル転送路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長沢 茂 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小松田 浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 電子情報通信学会誌D−1VOL.75 NO.8 1992 P.637−645石畑宏 明 外4名「高並列計算機AP1000のア ーキテクチャ」

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の計算機(10)と、該計算機(10)に接
    続される相互接続装置(20)とから構成され、各計算機(1
    0)が自計算機のデータ処理進行状態情報を該相互接続装
    置(20)に登録していくとともに、該相互接続装置(20)の
    登録表示するデータ処理進行状態情報に従ってデータ処
    理を実行していく構成を採る並列計算機システムにおい
    て、 相互接続装置(20)と計算機(10)との間をシリアル転送路
    (30)で接続する構成を採って、相互接続装置(20)が該シ
    リアル転送路(30)を介して登録表示データを各計算機(1
    0)にシリアル転送する構成を採り、 かつ、各計算機(10)が、シリアル転送されてくる登録表
    示データを保持する保持手段(12)と、自計算機と並列デ
    ータ処理を分担実行する計算機(10)の計算機名情報を管
    理する管理手段(13)と、該保持手段(12)の保持データと
    該管理手段(13)の管理データとからデータ処理進行状態
    をチェックするチェック手段(14)とを備えることを、 特徴とする並列データ処理制御方式。
  2. 【請求項2】 請求項1記載の並列データ処理制御方式
    において、 相互接続装置(20)と計算機(10)との間のシリアル転送路
    (30)を複数ライン設けるよう構成するとともに、相互接
    続装置(20)が、該シリアル転送路(30)の各々に対して転
    送開始タイミングをずらして登録表示データを送出して
    いくよう処理することを、 特徴とする並列データ処理制御方式。
  3. 【請求項3】 請求項1記載の並列データ処理制御方式
    において、 相互接続装置(20)を複数で構成して、各々が割り付けら
    れた複数の計算機(10)と接続する構成を採って該計算機
    (10)のデータ処理進行状態情報を管理するとともに、隣
    接する相互接続装置(20)間をシリアル転送路(31)で接続
    する構成を採り、 かつ、順番に選択される相互接続装置(20)が、自装置の
    管理する登録表示データと自装置の識別情報とを、自装
    置配下の計算機(10)と隣接する相互接続装置(20)とにシ
    リアル転送していくよう処理し、選択されない各相互接
    続装置(20)が、隣接する相互接続装置(20)からシリアル
    転送されてくる該登録表示データと該識別情報とを、自
    装置配下の計算機(10)ともう一方の隣接する相互接続装
    置(20)とにシリアル転送していくよう処理するととも
    に、各計算機(10)が、転送されてくる該識別情報に従っ
    て転送されてくる該登録表示データを保持手段(12)の対
    応領域に保持していくよう処理することを、 特徴とする並列データ処理制御方式。
  4. 【請求項4】 請求項1記載の並列データ処理制御方式
    において、 相互接続装置(20)を複数で構成して、各々が割り付けら
    れた複数の計算機(10)と接続する構成を採って該計算機
    (10)のデータ処理進行状態情報を管理するとともに、隣
    接する相互接続装置(20)間をシリアル転送路(31)で接続
    する構成を採り、 かつ、規定の順番に従って選択される相互接続装置(20)
    が、自装置の管理する登録表示データを、自装置配下の
    計算機(10)と隣接する相互接続装置(20)とにシリアル転
    送していくよう処理し、選択されない各相互接続装置(2
    0)が、隣接する相互接続装置(20)からシリアル転送され
    てくる該登録表示データを、自装置配下の計算機(10)と
    もう一方の隣接する相互接続装置(20)とにシリアル転送
    していくよう処理するとともに、各計算機(10)が、転送
    されてくる該登録表示データを保持手段(12)の対応領域
    に保持していくよう処理することを、 特徴とする並列データ処理制御方式。
  5. 【請求項5】 請求項3又は4記載の並列データ処理制
    御方式において、 相互接続装置(20)間のシリアル転送路(31)を複数ライン
    設け、かつ、これに整合させて相互接続装置(20)と計算
    機(10)との間のシリアル転送路(30)を複数ライン設ける
    よう構成するとともに、選択される相互接続装置(20)
    が、相互接続装置(20)間のシリアル転送路(31)の各々に
    対して転送開始タイミングをずらして登録表示データ/
    識別情報を送出していくことで、相互接続装置(20)と計
    算機(10)との間のシリアル転送路(30)の各々に対して転
    送開始タイミングをずらして登録表示データ/識別情報
    を送出していくよう処理することを、 特徴とする並列データ処理制御方式。
JP3314164A 1991-11-28 1991-11-28 並列データ処理制御方式 Expired - Lifetime JP2552784B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3314164A JP2552784B2 (ja) 1991-11-28 1991-11-28 並列データ処理制御方式
CA002084039A CA2084039C (en) 1991-11-28 1992-11-27 Parallel data processing control system
EP92310844A EP0544535B1 (en) 1991-11-28 1992-11-27 Parallel data processing control system
AU29704/92A AU649176B2 (en) 1991-11-28 1992-11-27 Parallel data processing control system
DE69228293T DE69228293T2 (de) 1991-11-28 1992-11-27 Paralleles Datenverarbeitungssteuerungssystem
US07/983,075 US5832261A (en) 1991-11-28 1992-11-30 Barrier synchronizing mechanism for a parallel data processing control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3314164A JP2552784B2 (ja) 1991-11-28 1991-11-28 並列データ処理制御方式

Publications (2)

Publication Number Publication Date
JPH05151173A JPH05151173A (ja) 1993-06-18
JP2552784B2 true JP2552784B2 (ja) 1996-11-13

Family

ID=18050017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3314164A Expired - Lifetime JP2552784B2 (ja) 1991-11-28 1991-11-28 並列データ処理制御方式

Country Status (6)

Country Link
US (1) US5832261A (ja)
EP (1) EP0544535B1 (ja)
JP (1) JP2552784B2 (ja)
AU (1) AU649176B2 (ja)
CA (1) CA2084039C (ja)
DE (1) DE69228293T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526492B2 (ja) * 1995-09-19 2004-05-17 富士通株式会社 並列処理システム
US7346664B2 (en) * 2003-04-24 2008-03-18 Neopath Networks, Inc. Transparent file migration using namespace replication
US8539081B2 (en) 2003-09-15 2013-09-17 Neopath Networks, Inc. Enabling proxy services using referral mechanisms
US8195627B2 (en) * 2004-04-23 2012-06-05 Neopath Networks, Inc. Storage policy monitoring for a storage network
US8190741B2 (en) * 2004-04-23 2012-05-29 Neopath Networks, Inc. Customizing a namespace in a decentralized storage environment
JP4372043B2 (ja) * 2005-05-12 2009-11-25 株式会社ソニー・コンピュータエンタテインメント コマンド実行制御装置、コマンド実行指示装置およびコマンド実行制御方法
EP1900189B1 (en) * 2005-06-29 2018-04-18 Cisco Technology, Inc. Parallel filesystem traversal for transparent mirroring of directories and files
US8131689B2 (en) * 2005-09-30 2012-03-06 Panagiotis Tsirigotis Accumulating access frequency and file attributes for supporting policy based storage management
CN100571183C (zh) * 2007-08-24 2009-12-16 中国科学院计算技术研究所 一种基于胖树拓扑的屏障操作网络***、装置及方法
US20100049307A1 (en) * 2008-08-25 2010-02-25 Aga Medical Corporation Stent graft having extended landing area and method for using the same
US8924984B2 (en) * 2009-06-26 2014-12-30 Microsoft Corporation Lock-free barrier with dynamic updating of participant count
JP5549574B2 (ja) * 2010-12-17 2014-07-16 富士通株式会社 並列計算機システム、同期装置、並列計算機システムの制御方法
JPWO2012127534A1 (ja) * 2011-03-23 2014-07-24 富士通株式会社 バリア同期方法、バリア同期装置及び演算処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2530887C3 (de) * 1975-07-10 1980-07-17 Ibm Deutschland Gmbh, 7000 Stuttgart Steuereinrichtung zum Informationsaustausch
JPS5222406A (en) * 1975-08-13 1977-02-19 Nec Corp Control system among information processing units
US4412285A (en) * 1981-04-01 1983-10-25 Teradata Corporation Multiprocessor intercommunication system and method
US5047925A (en) * 1985-05-06 1991-09-10 Motorola, Inc. Logical ring in a virtual single machine
US4829422A (en) * 1987-04-02 1989-05-09 Stellar Computer, Inc. Control of multiple processors executing in parallel regions
US4914583A (en) * 1988-04-13 1990-04-03 Motorola, Inc. Method of indicating processes resident within a cell of a data processing system
US5127092A (en) * 1989-06-15 1992-06-30 North American Philips Corp. Apparatus and method for collective branching in a multiple instruction stream multiprocessor where any of the parallel processors is scheduled to evaluate the branching condition
IL93239A (en) * 1990-02-01 1993-03-15 Technion Res & Dev Foundation High flow-rate synchronizer/schedular apparatus for multiprocessors
DE69130630T2 (de) * 1990-09-14 1999-09-09 Hitachi Ltd Synchrones Verfahren und Gerät für Prozessoren
US5365228A (en) * 1991-03-29 1994-11-15 International Business Machines Corporation SYNC-NET- a barrier synchronization apparatus for multi-stage networks
JP3285629B2 (ja) * 1992-12-18 2002-05-27 富士通株式会社 同期処理方法及び同期処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子情報通信学会誌D−1VOL.75NO.81992P.637−645石畑宏明外4名「高並列計算機AP1000のアーキテクチャ」

Also Published As

Publication number Publication date
DE69228293D1 (de) 1999-03-11
JPH05151173A (ja) 1993-06-18
EP0544535B1 (en) 1999-01-27
CA2084039A1 (en) 1993-05-29
CA2084039C (en) 1999-01-19
AU649176B2 (en) 1994-05-12
AU2970492A (en) 1993-07-08
EP0544535A3 (en) 1994-10-12
US5832261A (en) 1998-11-03
EP0544535A2 (en) 1993-06-02
DE69228293T2 (de) 1999-06-02

Similar Documents

Publication Publication Date Title
CN113272796B (zh) 可重配置的数据处理器
KR100812225B1 (ko) 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조
JP2552784B2 (ja) 並列データ処理制御方式
EP3884394A1 (en) Configuration load of a reconfigurable data processor
EP0334954B1 (en) Layered network
JP2642671B2 (ja) ディジタルクロスバースイッチ
JP3645281B2 (ja) 共用メモリを有するマルチプロセッサ・システム
JPH05250293A (ja) 通信装置及び通信装置を使用する方法
JPH0713945A (ja) 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造
TW202103003A (zh) 控制流程屏障和可重組態的資料處理器
JPH07234842A (ja) 並列データ処理システム
JPH1049507A (ja) 並列計算機
US4262357A (en) Data processing system incorporating arbiters and selectors to allocate transmissions by multiple devices on a bus
US5050069A (en) Method and apparatus for simulating m-dimension connection networks in and n-dimension network where m is less than n
JP3987784B2 (ja) アレイ型プロセッサ
JP2003337807A (ja) クロスバの高速化方法及びクロスバの高速化方式
JP2888206B2 (ja) データ処理装置
JP2007148622A (ja) インターフェース設定方法
EP1675015B1 (en) Reconfigurable multiprocessor system particularly for digital processing of radar images
JP3119130B2 (ja) ネットワーク構成
JP4134371B2 (ja) 入出力バスブリッジ装置
JPH07160612A (ja) データの相互伝送方法
CN113360432B (zh) 数据传输***
JP2717850B2 (ja) 高速通信機構を持った並列計算機
JP2791764B2 (ja) 演算装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 16