JP2552759B2 - Database processor by multiprocessor - Google Patents
Database processor by multiprocessorInfo
- Publication number
- JP2552759B2 JP2552759B2 JP2231452A JP23145290A JP2552759B2 JP 2552759 B2 JP2552759 B2 JP 2552759B2 JP 2231452 A JP2231452 A JP 2231452A JP 23145290 A JP23145290 A JP 23145290A JP 2552759 B2 JP2552759 B2 JP 2552759B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processor module
- css
- access
- database
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】 〔概要〕 データベースの分割格納単位に対するアクセス頻度に
応じて，それに対するインデグリティ保証制御の管理形
態を動的に変更するマルチプロセッサによるデータベー
ス処理装置に関し， データベースの効率的なアクセス制御を実現するとと
もに，プロセッサモジュールのクラッシュ時に高速な継
続運転を実現することを目的とし， 理論構造とは別に定義された格納構造を有するデータ
ベースの分割格納単位に対するアクセスの管理責任元の
プロセッサモジュールを定義する分割格納単位定義制御
部と，データベースの分割格納単位に対するアクセス依
頼に対し，各プロセッサモジュールにおいてシンメトリ
ックに処理する共用処理と非シンメトリックに処理する
局所処理の両方の形態のアクセス管理機能を有し，各プ
ロセッサモジュールからのアクセス頻度に応じてアクセ
ス管理の形態を，分割格納単位ごとに動的に変更する最
適管理形態の維持／選択制御部とを備えるように構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Outline] A database processor using a multiprocessor that dynamically changes the management form of the integrity guarantee control for a divided storage unit of a database according to the access frequency of the divided storage unit. For the purpose of realizing control as well as high-speed continuous operation when the processor module crashes, the processor module responsible for managing access to the divided storage units of the database that has a storage structure defined separately from the theoretical structure The divided storage unit definition control unit to be defined and the access management function of both the shared processing which is processed symmetrically and the local processing which is processed nonsymmetrically in each processor module in response to the access request to the divided storage unit of the database. Existence Then, the maintenance / selection control unit of the optimum management mode that dynamically changes the access management mode according to the access frequency from each processor module for each divided storage unit is configured.
本発明は，データベースの分割格納単位に対するアク
セス頻度に応じて，それに対するインテグリティ保証制
御の管理形態を動的に変更するマルチプロセッサによる
データベース処理装置に関する。The present invention relates to a database processor using a multiprocessor that dynamically changes a management form of integrity guarantee control for a divided storage unit of a database according to the access frequency.
データベース処理システムにおける処理要件は，応答
性能要件や１回の処理の規模に着目していくつかに分類
できる。本発明は，その中でも実時間応答が要求される
処理分野（データベース処理要件の大部分を占めると考
えられる）において，高性能化および高信頼化を実現す
るために利用できる。The processing requirements of the database processing system can be classified into several types, focusing on the response performance requirements and the scale of one processing. The present invention can be used to realize high performance and high reliability in a processing field (which is considered to occupy most of database processing requirements) in which a real-time response is required.
第９図は従来技術の局所処理の例，第10図は従来技術
の共用処理の例を示す。FIG. 9 shows an example of local processing of the prior art, and FIG. 10 shows an example of shared processing of the prior art.
複数のプロセッサを備えたマルチプロセッサシステム
において，リレーショナルデータベースなどの管理を行
う場合，従来，リレーショナルデータベースのリソース
に関するインテグリティ保証処理を，各プロセッサモジ
ュールに閉じた局所処理で行うか，システム全体の共用
処理で行うかのいずれかであった。When managing a relational database in a multiprocessor system with multiple processors, conventionally, integrity guarantee processing related to the resources of the relational database is performed by local processing closed in each processor module or by shared processing of the entire system. It was either done.
第９図に示す局所処理の場合，プロセッサモジュール
PM1は，商品マスタ表90とＡ支店の発注表91を管理し，
プロセッサモジュールPM2は,B支店の発注表92を管理
し，…，プロセッサモジュールPMnは,Z支店の発注管理
表93を管理している。In the case of local processing shown in FIG. 9, a processor module
PM1 manages a product master table 90 and an order table 91 for branch A,
The processor module PM2 manages the order table 92 for branch B, and the processor module PMn manages the order management table 93 for branch Z.
例えば，プロセッサモジュールPM2が商品マスタ表90
の情報を必要とする場合には、プロセッサ間通信によ
り，プロセッサモジュールPM1に処理依頼を行い，プロ
セッサ間通信によって，商品マスタ表90のアクセス結果
を受け取る。For example, the processor module PM2 is a product master table 90
When the information of (1) is required, the processor module PM1 is requested for processing by inter-processor communication, and the access result of the product master table 90 is received by inter-processor communication.
一方，第10図に示す共用処理の形態では，データベー
ス実体格納部100に格納されているデータを，例えば各
プロセッサモジュールが共通にアクセス可能な共用メモ
リ10にローディングし，シンメトリックな処理により，
システム全体を考慮したインテグリティ保証を行う。On the other hand, in the shared processing form shown in FIG. 10, the data stored in the database entity storage unit 100 is loaded into, for example, the shared memory 10 that can be commonly accessed by each processor module, and by the symmetric processing,
Guarantee the integrity of the entire system.
従来技術では，任意のプロセッサモジュールのクラッ
シュからの異常回復処理や継続運転も，局所処理または
共用処理のいずれかに着目した制御方式となっており，
局所処理と共用処理の両方を同時に実現するマルチプロ
セッサシステムでの異常回復処理や高速な継続運転処理
はなかった。In the prior art, the control method focuses on either local processing or shared processing for abnormal recovery processing and continuous operation from a crash of any processor module.
There was no abnormality recovery processing or high-speed continuous operation processing in a multiprocessor system that simultaneously realizes both local processing and shared processing.
局所処理の場合，あるプロセッサモジュールが管理し
ているリソースを，他のプロセッサモジュールがアクセ
スするためのインテグリティ保証を，プロセッサ間通信
などの手段を用いて実現するので，そのためのオーバヘ
ッドが大きく，複数のプロセッサモジュールからアクセ
スされる可能性の大きいリソースについては，処理性能
が非常に悪くなるという問題があった。In the case of local processing, since the integrity guarantee for accessing the resource managed by a certain processor module by another processor module is realized by means such as inter-processor communication, the overhead for that is large, and the For resources that are likely to be accessed from the processor module, there was the problem that the processing performance would be extremely poor.
一方，共用処理の場合，常にシステム全体を考慮した
インテグリティ保証を行わなければならず，特定のプロ
セッサモジュールだけが多くアクセスするリソースで
も，プロセッサ間の共用情報を利用するために，これが
ボトルネックとなってしまうという問題があった。On the other hand, in the case of shared processing, integrity must always be considered in consideration of the entire system, and even resources that are accessed by many specific processor modules often use shared information between processors, which is a bottleneck. There was a problem that it ended up.
本発明は上記問題点の解決を図り，データベースの効
率的なアクセス制御を実現するとともに，プロセッサモ
ジュールのクラッシュ時に高速な継続運転を実現するこ
とを目的としている。It is an object of the present invention to solve the above problems, to realize efficient access control of a database, and to realize high-speed continuous operation when a processor module crashes.
第１図は本発明の構成例を示す。 FIG. 1 shows a configuration example of the present invention.
本発明によるデータベース処理装置は，それぞれロー
カルメモリ22を持つプロセッサモジュールPM1,PM2,…
と，これらに結合される共用メモリ10とを備えている。The database processing apparatus according to the present invention includes processor modules PM1, PM2, ...
And a shared memory 10 coupled to these.
CSS定義制御部16は，理論構造に対して独立性の高い
格納構造を有するデータベースの分割格納単位に対する
アクセスの管理責任元のプロセッサモジュールを定義す
る。The CSS definition control unit 16 defines a processor module that is responsible for managing access to a divided storage unit of a database having a storage structure that is highly independent of the theoretical structure.
CSS最適管理形態の維持／選択制御部17は，データベ
ースの分割格納単位に対するアクセス依頼に対し，各プ
ロセッサモジュールにおいてシンメトリックに処理する
共用処理と非シンメトリックに処理する局所処理の両方
の形態のアクセス管理機能を有し，各プロセッサモジュ
ールからのアクセス頻度に応じてアクセス管理の形態
を，分割格納単位ごとに動的に変更する。The CSS optimal management mode maintenance / selection control unit 17 responds to an access request to a divided storage unit of a database by accessing both shared processing that is processed symmetrically in each processor module and local processing that is processed nonsymmetrically. It has a management function and dynamically changes the form of access management for each divided storage unit according to the access frequency from each processor module.
継続運転制御部18は，局所処理の対象となっていたデ
ータベースの分割格納単位に対するリカバリ処理と共用
処理の対象となっていたデータベースの分割格納単位に
対するリカバリ処理の両形態のリカバリ制御機能を有
し，あるプロセッサモジュールが異常になったときのデ
ータベースの分割格納単位に対するアクセス形態に応じ
たリカバリ処理を，他の１または複数のプロセッサモジ
ュールで引き継ぐことにより行う。The continuous operation control unit 18 has a recovery control function of both forms of recovery processing for the divided storage unit of the database that was the target of local processing and recovery processing for the divided storage unit of the database that was the target of shared processing. The recovery processing according to the access mode to the divided storage unit of the database when a certain processor module becomes abnormal is performed by another one or a plurality of processor modules.
本発明は，マルチプロセッサシステム運用において，
格納構造定義手段によって定義されたデータベースの分
割格納単位へのアクセス管理責任を，各プロセッサモジ
ュールごとに，またはすべてのプロセッサモジュールに
割り当てて効率的な運用形態を実現するものである。The present invention, in multiprocessor system operation,
The responsibility for managing access to the divided storage units of the database defined by the storage structure definition means is assigned to each processor module or to all processor modules to realize an efficient operation mode.
第２図は本発明に係るインテグリティ保証制御の管理
形態の枠組みと動的変更単位の説明図，第３図は本発明
に係るプロセッサモジュール（PM）クラッシュ時の引継
ぎ単位の説明図である。FIG. 2 is an explanatory diagram of a framework of a management form of integrity guarantee control according to the present invention and a dynamic change unit, and FIG. 3 is an explanatory diagram of a takeover unit at the time of a processor module (PM) crash according to the present invention.
本発明では，データベースの論理構造に対して，どの
ようなデータ編成をどのように対応づけるかを定義でき
るようになっている。この定義に従って，データベース
上に格納されるデータの単位を，分割格納単位（CS:Com
posite Structure）という。In the present invention, it is possible to define what kind of data organization is associated with which logical structure of the database. According to this definition, the unit of data stored in the database is divided storage unit (CS: Com
posite structure).
このデータベースの分割格納の単位であるCSを，マル
チプロセッサシステム運用の観点からグループ化する。
マルチプロセッサシステムを構成するプロセッサモジュ
ールごとにアクセスされるCSの集合を,CSS（CSS:Compos
ite Structure Set）として定義する。このCSSを枠組み
としたインテグリティ保証制御の管理機構を構築するこ
とにより，処理性能と信頼性を同時に向上させようとし
ている。The CS, which is the unit of divided storage in this database, is grouped from the viewpoint of multiprocessor system operation.
A set of CSs that are accessed for each processor module that composes a multiprocessor system is called CSS (CSS: Compos
ite Structure Set). We are trying to improve processing performance and reliability at the same time by constructing an integrity assurance control management mechanism that uses this CSS as a framework.
第２図に示すように，各プロセッサモジュールによる
インテグリティ保証制御の管理形態の枠組みがCSSであ
る。第２図の例では，プロセッサモジュールPM1は，CS
11，…，CS1nの集合からなる局所CSS1の管理責任元とな
っている。同様に，プロセッサモジュールPM2は，C
S21，…，CS2nの集合からなる局所CSS2の管理責任元と
なっている。As shown in FIG. 2, CSS is the framework of the management form of integrity guarantee control by each processor module. In the example of FIG. 2, the processor module PM1 is CS
It is responsible for managing the local CSS 1 consisting of a set of 11 , ..., CS 1n . Similarly, the processor module PM2 is C
It is responsible for managing the local CSS 2 consisting of a set of S 21 , ..., CS 2n .
また，プロセッサモジュール上の応用プログラムがア
クセスするデータに対するインテグリティ保証制御の管
理形態の動的変更単位がCSとなっている。なお，動的変
更とは，インテグリティ保証制御を局所処理から共用処
理へ，あるいは共用処理から局所処理へ動的に切り換え
ることである。In addition, the dynamic change unit of the integrity assurance control management form for data accessed by application programs on the processor module is CS. The dynamic change is to dynamically switch the integrity guarantee control from local processing to shared processing or from shared processing to local processing.
また,CSS内のすべてのCSに対するインテグリティ保証
制御の管理形態を一括して変更することもできる。この
CSの管理形態を，プロセッサモジュールごとのアクセス
状況に応じて，常に最適な状態，すなわち局所処理対象
または共用処理対象のいずれかの状態に維持する。これ
により，アクセスの効率化および通信オーバヘッドの削
減などの処理コストの低下を図る。In addition, the management form of integrity assurance control for all CSs in the CSS can be changed collectively. this
The CS management form is always maintained in an optimum state, that is, either a local processing target or a shared processing target, depending on the access status of each processor module. This will reduce the processing cost by improving access efficiency and reducing communication overhead.
また，第３図に示すように，あるプロセッサモジュー
ルPM2のクラッシュ発生からの継続運転処理において，
局所CSS2に関する代行の管理責任元プロセッサモジュー
ルPM1,PM3への引続ぎ単位が，分割格納単位CSまたはそ
の集合である。In addition, as shown in FIG. 3, in a continuous operation process after a crash of a certain processor module PM2,
Management responsibility for local CSS 2 The unit of continuation to the source processor modules PM1 and PM3 is the split storage unit CS or its set.
クラッシュしたプロセッサモジュールPM2管理下の局
所CSS2内のCS群に関して,1つの引続ぎプロセッサモジュ
ールがインテグリティ保証制御の管理責任を一括して引
き継ぐこともできるし，複数の引継ぎプロセッサモジュ
ールがインテグリティ保証制御の管理責任を分割して引
き継ぐこともできる。Regarding the CS group in the local CSS 2 under the control of the crashed processor module PM2, one continuous processor module can collectively take over the management responsibility of the integrity guarantee control, or multiple inherited processor modules can manage the integrity guarantee control. Management responsibility can be divided and taken over.
クラッシュ時点におけるCSSごとのインテグリティ保
証制御の管理形態（局所状態あるいは共用状態）に応じ
た異常回復処理を実施することで，他の健全なプロセッ
サモジュール上の応用プログラムからのアクセスを停止
することなく，マルチプロセッサシステムの高速な継続
運転を実現する。これにより，システムトータルとして
の信頼性を向上させる。By executing the abnormal recovery processing according to the management form (local state or shared state) of integrity guarantee control for each CSS at the time of the crash, without stopping access from application programs on other healthy processor modules, Achieve high-speed continuous operation of a multiprocessor system. This improves the reliability of the system as a whole.
本発明に関連する技術として，特願平1-68815号の出
願（発明の名称：マルチプロセッサによるデータベース
処理方式）に係る技術と，特願平1-147064号の出願（発
明の名称：データベース処理における局所異常回復処理
方式）に係る技術とがある。本発明は，これらの技術を
さらに改良・発展させたもので，第２図および第３図に
示すように，データベースの論理構造に対して，きわめ
て独立性の高い格納構造を定義するための枠組みを設
け、この定義による分割格納単位CSおよびその集合CSS
に対して，局所処理および共用処理に関する管理形態を
適用した点が新規な構成となっている。As the technology related to the present invention, the technology relating to the application of Japanese Patent Application No. 1-68815 (the title of the invention: a database processing method by a multiprocessor) and the application of the Japanese Patent Application No. 1-147064 (the title of the invention: a database processing) Local abnormality recovery processing method). The present invention is a further improvement and development of these techniques. As shown in FIGS. 2 and 3, a framework for defining a storage structure that is highly independent of the logical structure of a database. Is provided, and the split storage unit CS and its set CSS according to this definition
On the other hand, the new configuration is that the management form for local processing and shared processing is applied.
第４図は本発明の実施例に係る分割格納単位説明図，
第５図は本発明の実施例で用いる管理用データ説明図，
第６図は第１図に示すCSS定義制御部の処理例，第７図
は第１図に示すCSS最適管理形態の維持／選択制御部の
処理例，第８図は第１図に示す継続運転制御部の処理例
を示す。FIG. 4 is an explanatory diagram of a divided storage unit according to the embodiment of the present invention,
FIG. 5 is an explanatory diagram of management data used in the embodiment of the present invention,
FIG. 6 is a processing example of the CSS definition control unit shown in FIG. 1, FIG. 7 is a processing example of the maintenance / selection control unit of the CSS optimum management form shown in FIG. 1, and FIG. 8 is a continuation shown in FIG. The example of a process of an operation control part is shown.
第４図（イ）に示す分割格納単位（CS）42は，データ
ベース上に格納されるデータの単位であって，レコード
の配置と取り出しを制御する機構である各種のデータ編
成（Btreeやハッシュに代表される）に応じて，物理媒
体上で独立構造を有するものである。論理構造定義40と
分割格納単位42との対応関係を，格納構造定義（GCS:Ge
neric Composite Structure）41によって，明示的に定
義することができるようになっている。すなわち，従
来，論理構造から自動的に決定されたいた格納構造を明
示的に定義すると同時に，論理構造定義40に制約されな
い格納構造が定義できるようになっている。The divisional storage unit (CS) 42 shown in FIG. 4 (a) is a unit of data stored in the database, and is a mechanism for controlling the arrangement and retrieval of records. (Represented by the above), it has an independent structure on the physical medium. The correspondence between the logical structure definition 40 and the split storage unit 42 is defined by the storage structure definition (GCS: Ge
The Neric Composite Structure) 41 allows explicit definition. That is, the storage structure that has been automatically determined from the logical structure in the past can be explicitly defined, and at the same time, the storage structure that is not restricted by the logical structure definition 40 can be defined.
論理構造定義40と格納構造定義41とは,1対１とは限ら
ず,n対ｋ（n,k≧０）の関係があり,1つの格納構造定義4
1は，複数（ｍ）の分割格納単位42を扱うことができる
ようになっている。なお，ここでｎまたはｋは，通常,1
以上の整数であるが，論理構造定義40または格納構造定
義41の一方が未定義である状態を許すことを考慮して,n
またはｋの一方が０である状態を許すようにしてもよ
い。The logical structure definition 40 and the storage structure definition 41 are not necessarily one-to-one, but have a relationship of n-to-k (n, k ≧ 0).
1 can handle a plurality of (m) divided storage units 42. Here, n or k is usually 1
Although it is an integer greater than or equal to n, considering that one of the logical structure definition 40 and the storage structure definition 41 allows an undefined state, n
Alternatively, the state where one of k is 0 may be allowed.
例えば，論理構造定義40によって定義されたテーブル
と分割格納単位（CS）42との，格納構造定義41によるマ
ッピングは，第４図（ロ）に示すようないくつかの基本
パターンを組み合わせたものである。For example, the mapping by the storage structure definition 41 between the table defined by the logical structure definition 40 and the split storage unit (CS) 42 is a combination of some basic patterns as shown in FIG. is there.
（ａ）単純マッピング テーブル全体を１つの分割格納単位CSにマッピングす
る。(A) Simple mapping The entire table is mapped to one divided storage unit CS.
（ｂ）複数マッピング 複数のテーブルを１つの分割格納単位CSにマッピング
する。各テーブルごとのレコード構造はそのまま，キー
値による近傍格納を行うとか，これらのレコードを連結
して１つのレコードとして格納するなどのマッピングが
ある。なお，キー値による近傍格納とは，同じキー値を
持つものを物理媒体上の近傍に配置することである。(B) Plural mapping Plural tables are mapped to one divided storage unit CS. There is a mapping such that the record structure of each table is stored as it is, the neighborhood is stored by the key value, or these records are concatenated and stored as one record. Note that the neighborhood storage by the key value means that those having the same key value are arranged in the neighborhood on the physical medium.
（ｃ）カラム選択マッピング カラム選択によって，テーブルの一部分をそれぞれ別
の分割格納単位CS1,CS2にマッピングする。理論構造表
現のレコードは，格納上は複数のレコードに分かれるた
め，これらのレコード間の関連を示す情報として，論理
構造上のレコードを一意に識別するプライムキー値や，
格納時にこの目的で割り振るレコード識別番号などを用
いる。(C) Column selection mapping A part of the table is mapped to different divided storage units CS1 and CS2 by column selection. Since the record of the theoretical structure is divided into multiple records in terms of storage, the prime key value that uniquely identifies the record in the logical structure and the information that indicates the relationship between these records,
A record identification number assigned for this purpose is used during storage.
（ｄ）重複マッピング あるカラムを複数の分割格納単位CS1,CS2に重複して
マッピングする。従来の格納構造におけるインテックス
は，こうしたマッピングによって実現される。(D) Overlap mapping A column is mapped to a plurality of divided storage units CS1 and CS2 in an overlapping manner. Intex in the conventional storage structure is realized by such mapping.
本発明では，このような分割格納単位またはその集合
を，インテグリティ保証制御に関する管理形態の動的変
更単位とすることにより，論理構造への影響を極力小さ
くして，高性能化，高信頼化を実現する。In the present invention, such a divided storage unit or a set thereof is used as a dynamic change unit of the management form related to integrity guarantee control, so that the influence on the logical structure is minimized, and high performance and high reliability are achieved. To be realized.
プロセッサモジュールごとの実際のアクセス状況に応
じて,CSまたはCSSの管理形態を，局所処理対象から共用
処理対象へ，または共用処理対象から局所処理対象へと
動的に変更するために，第５図に示すような各種管理用
データを用いる。In order to dynamically change the management form of CS or CSS from local processing target to shared processing target or from shared processing target to local processing target according to the actual access status of each processor module, FIG. Various management data as shown in is used.
CSSアクセス管理情報11として，各CSSごとに，以下の
情報を持つ。The CSS access management information 11 has the following information for each CSS.
（ａ）CSS名：各CSSを識別する名前である。(A) CSS name: A name that identifies each CSS.
（ｂ）局所／共用表示：このCSSが局所処理対象となっ
ているか共用処理対象となっているかを示すフラグ等に
よる表示である。(B) Local / shared display: This is a display with a flag or the like indicating whether this CSS is targeted for local processing or shared processing.
（ｃ）管理元PM識別子：そのCSSが局所処理対象である
場合，その管理元プロセッサモジュールの識別子を持
つ。(C) Management source PM identifier: If the CSS is a local processing target, it has the management source processor module identifier.
（ｄ）CSSアクセス状況ポインタ:CSSアクセス状況表51
をポイントする。(D) CSS access status pointer: CSS access status table 51
Point to.
（ｅ）CSアクセス状況ポインタ：先頭のCSアクセス状況
表52をポイントする。(E) CS access status pointer: Points to the top CS access status table 52.
CSSアクセス状況表51は，各CSSのアクセス状況の管理
のために，各プロセッサモジュールが何回そのCSSにア
クセスしたかを示す次のような情報を持つ。The CSS access status table 51 has the following information indicating how many times each processor module has accessed the CSS in order to manage the access status of each CSS.
（ａ）PM識別子：そのCSSに直接またはアクセス依頼に
より間接的にアクセスしたプロセッサモジュールの識別
子である。(A) PM identifier: The identifier of the processor module that directly or indirectly accesses the CSS by an access request.
（ｂ）参照回数・更新回数：プロセッサモジュールごと
の参照または更新のアクセス回数である。(B) Reference count / update count: The reference or update access count for each processor module.
CSアクセス状況表52は，そのCSSの要素である各CSご
とのアクセス状況の管理のために,CSを識別するCS名,PN
識別子，そのCSに対するプロセッサモジュールごとの参
照回数・更新回数を記憶する。The CS access status table 52 shows the CS name, PN that identifies the CS for managing the access status of each CS, which is an element of the CSS.
It stores the identifier and the reference count and update count for each processor module for that CS.
これらの管理用データは，原則として共用メモリ10に
置かれるが，アクセス効率を考慮して，必要に応じてロ
ーカルメモリ22に取り込まれる。These management data are placed in the shared memory 10 in principle, but are taken into the local memory 22 as necessary in consideration of access efficiency.
共用メモリ10には，他に第１図に示すように，共用CS
S排他情報12,共用CSSバッファ情報13,ログ情報14などが
配置され，また，各プロセッサモジュールのローカルメ
モリ22には，第５図に示すように局所CSS排他情報53,局
所CSSバッファ情報54,共用CSSバッファ情報のコピー55
などが配置される。As shown in FIG. 1, the shared memory 10 has a shared CS.
S exclusive information 12, shared CSS buffer information 13, log information 14, etc. are arranged, and in the local memory 22 of each processor module, as shown in FIG. 5, local CSS exclusive information 53, local CSS buffer information 54, Copying shared CSS buffer information 55
Are placed.
以下，第１図に示す構成例をさらに詳細に説明する。 Hereinafter, the configuration example shown in FIG. 1 will be described in more detail.
共用メモリ10は，高速バス15を介して各プロセッサモ
ジュールPM1,PM2,…に接続され，データベース実体格納
部24-1,24-2,…は,I/Oバス23を介して各プロセッサモジ
ュールPM1,PM2,…に接続される。The shared memory 10 is connected to each processor module PM1, PM2, ... Through a high-speed bus 15, and the database entity storage units 24-1, 24-2, ... Are each processor module PM1 through an I / O bus 23. , PM2, ...
（１）CSS定義制御部 CSS定義制御部16では，インテグリティ保証制御の管
理機構の枠組みとなるCSSの定義処理を行う。ユーザの
運用形態に合わせて，各プロセッサモジュール上で動作
する応用プログラムがアクセスするデータベースの分割
格納単位CSをグループ化する。すなわち，ある特定のプ
ロセッサモジュール上の応用プログラムからアクセスさ
れるCSの集合を，そのプロセッサモジュールが管理責任
を担う局所CSSとして定義する。一方，各プロセッサモ
ジュール上の応用プログラムから，ほぼ均等にアクセス
されるCSの集合を，共用CSSとして定義する。定義情報
は，共用メモリ10上のCSSアクセス管理情報11に反映さ
れる。なお,CSSアクセス管理情報11は，アクセス効率を
考慮して，各プロセッサモジュールのローカルメモリ22
上に保持してもよい。(1) CSS definition control block The CSS definition control block 16 performs CSS definition processing, which is the framework of the integrity assurance control management mechanism. The divided storage units CS of the database accessed by the application program running on each processor module are grouped according to the user's operating mode. That is, the set of CSs accessed by the application program on a specific processor module is defined as a local CSS whose management responsibility the processor module has. On the other hand, a set of CSs that are accessed almost equally by application programs on each processor module is defined as a shared CSS. The definition information is reflected in the CSS access management information 11 on the shared memory 10. The CSS access management information 11 is stored in the local memory 22 of each processor module in consideration of access efficiency.
May be kept on top.
CSS定義制御部16の処理概要は，第６図に示すとおり
である。The outline of processing of the CSS definition control unit 16 is as shown in FIG.
システムディクショナリへ,CSS定義情報を登録する。Register the CSS definition information in the system dictionary.
マルチプロセッサシステムにおける最初の立上げプロ
セッサモジュールである場合，処理以下を実行し，そ
うでない場合，処理を実行する。If it is the first startup processor module in the multiprocessor system, execute the following processing, and if not, execute the processing.
システムディクショナリからCSS定義情報を読み込
み，共用メモリ10上のCSSアクセス管理情報11へ反映す
る。Read the CSS definition information from the system dictionary and reflect it in the CSS access management information 11 on the shared memory 10.
アクセス効率の配慮から，必要に応じてローカルメモ
リ22上へCSSアクセス管理情報11を取り込む。In consideration of access efficiency, the CSS access management information 11 is loaded into the local memory 22 as needed.
処理と同様に，アクセス効率の配慮から，必要に応
じてローカルメモリ22上へCSSアクセス管理情報11を取
り込む。Similar to the processing, the CSS access management information 11 is fetched into the local memory 22 as necessary in consideration of access efficiency.
（２）CSS最適管理形態の維持／選択制御部 CSS最適管理形態の維持／選択制御部17では,CSを基本
単位とした管理形態の動的変更処理と,CSへのアクセス
処理を行う。(2) CSS optimum management mode maintenance / selection control unit The CSS optimum management mode maintenance / selection control unit 17 performs a dynamic management process change process and a CS access process using the CS as a basic unit.
プロセッサモジュールごとの実際のアクセス状況に応
じて,CSS定義制御部16で定義されたCSまたはCSSの管理
形態を，局所処理対象から共用処理対象へ，または共用
処理対象から局所処理対象へと動的に変更する。Depending on the actual access status of each processor module, the management form of the CS or CSS defined by the CSS definition control unit 16 is dynamically changed from the local processing target to the shared processing target or from the shared processing target to the local processing target. Change to.
すなわち,CSS最適管理形態の維持／選択制御部17は，
第７図に示す処理〜を実行する。That is, the CSS optimum management mode maintenance / selection control unit 17 is
The processes shown in FIG. 7 are executed.
アクセス対象となったCSSまたはCSが，局所処理対象
または共用処理対象として固定されているかどうかを判
定する。固定されている場合には，管理形態の動的変更
を行わないので処理を終了する。Determine whether the CSS or CS that is the access target is fixed as a local processing target or shared processing target. If it is fixed, the process is terminated because the management form is not dynamically changed.
固定されていない場合,CSSおよびCSに対するアクセス
状況を，第５図に示すCSSアクセス状況表51およびCSア
クセス状況表52に登録する。If it is not fixed, the access status to CSS and CS is registered in the CSS access status table 51 and CS access status table 52 shown in FIG.
現在，局所処理対象となっているかどうかを判定す
る。局所処理対象の場合，処理へ移り，共用処理対象
の場合，処理へ移る。Whether or not it is currently subject to local processing is determined. If it is a local process target, move to the process, and if it is a shared process target, move to the process.
アクセス状況により,CSSまたはCSを共用型ヘ移行させ
るかどうかを調べる。アクセスが各プロセッサモジュー
ルからほぼ均等に行われている場合，共用型へ移行させ
る。そうでない場合，処理を終了する。なお，このと
き，局所型と共用型の間の移行が過剰に発生しないよう
な配慮（例えば，移動平均やタイムテーブルを利用する
などの配慮）が，判定基準として必要である。Check whether to transfer CSS or CS to the shared type depending on the access status. If access is performed almost evenly from each processor module, move to shared type. If not, the process ends. At this time, consideration (for example, consideration of using a moving average or a timetable) that the transition between the local type and the shared type does not occur excessively is necessary as a determination criterion.
CSSアクセス管理情報11およびその関連データを共用
化する。Share CSS access control information 11 and its related data.
排他制御を共用処理へ移行する。Transfer exclusive control to shared processing.
バッファ管理を共用処理へ移行する。Transfer buffer management to shared processing.
CSSまたはCSを，共用CSSバッファへ移行する。これに
より，共用処理への移行を終了する。Move CSS or CS to shared CSS buffer. This completes the transition to shared processing.
アクセス状況により,CSSまたはCSを局所型へ移行させ
るかどうかを調べる。アクセスが特定のプロセッサモジ
ュールに偏在しているとき，局所型へ移行させる。そう
でない場合，処理を終了する。なお，このとき，局所型
と共用型の間の移行が過剰に発生しないような配慮（例
えば，移動平均やタイムテーブルを利用するなどの配
慮）が，判定基準として必要である。Depending on the access status, investigate whether to shift CSS or CS to the local type. When access is unevenly distributed to a specific processor module, it shifts to the local type. If not, the process ends. At this time, consideration (for example, consideration of using a moving average or a timetable) that the transition between the local type and the shared type does not occur excessively is necessary as a determination criterion.
アクセスが特別に多いプロセッサモジュールを，管理
元プロセッサモジュールとする。The processor module with the most frequent access is the management source processor module.
CSSアクセス管理情報11およびその関連データを局所
化する。The CSS access management information 11 and its related data are localized.
排他制御を局所処理へ移行する。Transfer exclusive control to local processing.
バッファ管理を局所処理へ移行する。Transfer buffer management to local processing.
CSSまたはCSを，局所CSSバッファへ移行する。これに
より，局所処理への移行を終了する。Move CSS or CS to local CSS buffer. This completes the transition to local processing.
（３）継続運転制御部 継続運転制御部18は，クラッシュ検出と引続ぎPM選択
／変更部19と，汚染部分のアクセス禁止部20と，汚染部
分の復旧制御部21などから構成される。(3) Continuous operation control unit The continuous operation control unit 18 is composed of a crash detection and continuation PM selection / change unit 19, an access prohibition unit 20 of a contaminated part, a recovery control unit 21 of a contaminated part, and the like.
（ｉ）クラッシュ検出と引継ぎPM選択／変更部 クラッシュ検出部では，あるプロセッサモジュールが
クラッシュしたことを，相互監視などの方式で検出す
る。クラッシュを検出したプロセッサモジュールが，他
のすべての健全なプロセッサモジュールに対し，クラッ
シュ事象を通知する。(I) Crash detection and takeover PM selection / change unit The crash detection unit detects the crash of a certain processor module by a method such as mutual monitoring. The processor module that detected the crash notifies all other healthy processor modules of the crash event.
各プロセッサモジュールでは，クラッシュを認識する
と，クラッシュしたプロセッサモジュールの閉塞処理を
実施する（汚染資源のアクセス禁止処理が完了するまで
の一時的な閉塞扱い）。この時点から，クラッシュした
プロセッサモジュールに対するすべての通信は回避され
る。When each processor module recognizes a crash, it performs a blocking process for the crashed processor module (temporary blocking until the access prohibition process for the contaminated resource is completed). From this point on, all communication to the crashed processor module is avoided.
その後，引継ぎPM選択／変更部では，クラッシュした
プロセッサモジュールに代わり，局所CSSの管理責任を
引き継ぐプロセッサモジュールを選択する。クラッシュ
したプロセッサモジュール管理下の局所CSS内のすべて
のCSの管理責任を１つのプロセッサモジュールに引き継
いでもよく，プロセッサモジュールの負荷状況あるいは
引継ぎ優先順位などに応じて,CSごとに複数のプロセッ
サモジュールに引き継いでもよい。After that, in the takeover PM selection / change section, the processor module that takes over the management responsibility of the local CSS is selected in place of the crashed processor module. The management responsibility of all CSs in the local CSS under the control of the crashed processor module may be taken over by one processor module, or taken over by multiple processor modules for each CS depending on the load status of the processor module or the takeover priority. But it's okay.
（ii）汚染部分のアクセス禁止部 クラッシュ時点のCSSアクセス管理情報11に基づい
て，局所CSSまたは共用CSSごとにクラッシュによる汚染
部分を特定し，アクセス禁止状態にする。なお，汚染部
分とは，クラッシュしたプロセッサモジュールで動作し
ていたトランザクションの更新途中状態の資源や，クラ
ッシュしたプロセッサモジュールのローカルメモリ22に
のみ存在していた完結トランザクションの更新結果がク
ラッシュで喪失した資源のことである。(Ii) Access prohibited part of the contaminated part Based on the CSS access management information 11 at the time of the crash, the contaminated part due to the crash is specified for each local CSS or shared CSS, and the access is prohibited. The contaminated part is a resource in the process of updating a transaction that was operating in the crashed processor module, or a resource that was lost only in the local memory 22 of the crashed processor module when the update result of the complete transaction was lost in the crash. That is.
（ａ）局所CSSのアクセス禁止処理 クラッシュ時に，クラッシュしたプロセッサモジュー
ル管理下にあった局所CSS内の汚染部分をログ情報から
絞り込み，汚染部分のアクセス禁止処理を行う。複数の
プロセッサモジュールに局所CSS内のCSを分割して引き
継ぐ場合には，各プロセッサモジュールは各々引き継い
だCS群に関するアクセス禁止処理を行う。(A) Access prohibition process of local CSS When a crash occurs, the contaminated part in the local CSS under the control of the crashed processor module is narrowed down from the log information, and the access prohibition process of the contaminated part is performed. When CS in local CSS is divided and handed over to multiple processor modules, each processor module performs access prohibition processing on the handed over CS group.
一方，クラッシュ時にクラッシュしたプロセッサモジ
ュール以外のプロセッサモジュール管理下にある局所CS
S内の汚染部分をログ情報から絞り込み，クラッシュし
たプロセッサモジュールがまさに更新していた部分のア
クセス禁止処理を行う。さらに，クラッシュしたプロセ
ッサモジュールがその非管理下の局所CSSに関して獲得
していたロックを解除する。On the other hand, a local CS under the control of a processor module other than the one that crashed at the time of the crash
The contaminated part in S is narrowed down from the log information, and the access prohibition process of the part that was just updated by the crashed processor module is performed. In addition, it releases the lock that the crashed processor module has acquired on its unmanaged local CSS.
（ｂ）共用CSSのアクセス禁止処理 共用CSSに対するアクセス禁止処理を行い，汚染部分
を絞り込む。(B) Access prohibition processing for shared CSS Access prohibition processing for shared CSS is performed to narrow down contaminated parts.
共用メモリ10上のログ情報を検索して，該当する共用
CSSに対して対応するログ情報から，実際に更新のあっ
た部分を特定する。また，共用メモリ10上の共用CSS排
他情報12からクラッシュしたプロセッサモジュールがロ
ックを保持していた資源を特定する。Search log information on shared memory 10 and share
Identify the part that was actually updated from the corresponding log information for CSS. The shared CSS exclusive information 12 on the shared memory 10 identifies the resource holding the lock by the crashed processor module.
クラッシュしたプロセッサモジュールがロックを保持
していない資源に関しては，その最新情報は，共用CSS
バッファ情報13または健全なプロセッサモジュール内の
共用CSSバッファ情報のコピー上に存在している。これ
は,CSS最適管理形態の維持／選択制御部17の共用処理に
より，共用メモリ10とローカルメモリ22間での最新情報
の移動が行われているからであり，最新情報の存在場所
は，共用メモリ10上で管理されている。The latest information about resources that the crashed processor module does not hold the lock is the shared CSS.
Present on buffer info 13 or a copy of shared CSS buffer info in a healthy processor module. This is because the latest information is moved between the shared memory 10 and the local memory 22 by the shared processing of the CSS optimal management mode maintenance / selection control unit 17, and the location of the latest information is shared. It is managed on memory 10.
ただし，最新情報の共用CSSバッファ情報のコピー
（ローカルメモリ上）から共用メモリ10上の共用CSSバ
ッファ情報13への反映は，必ずしも排他制御と連動しな
い。そのため，最新情報が，クラッシュしたプロセッサ
モジュールの共用CSSバッファ情報のコピー上にしか存
在せずに，クラッシュで喪失する場合がある。However, the reflection from the copy of the latest shared CSS buffer information (on the local memory) to the shared CSS buffer information 13 on the shared memory 10 is not necessarily linked with the exclusive control. Therefore, the latest information exists only on a copy of the shared CSS buffer information of the crashed processor module and may be lost in the crash.
以上から，実際の汚染部分は，共用CSSに対して更新
があり，クラッシュしたプロセッサモジュールがロック
していた資源と，最新情報がクラッシュしたプロセッサ
モジュールの共用CSSバッファ情報のコピー上にしか存
在せず，クラッシュで喪失した可能性があるものに絞り
込める。そのため，この部分だけをアクセス禁止状態に
する。さらに，該当の共用CSS内資源に対するクラッシ
ュしたプロセッサモジュールのロックを解除する。From the above, the actual contaminated part exists only on the resource that was locked by the crashed processor module and the latest information was on the copy of the shared CSS buffer information of the crashed processor module because the shared CSS was updated. ， You can narrow down to what may have been lost in a crash. Therefore, only this part is in the access prohibited state. Furthermore, the lock of the crashed processor module for the corresponding shared CSS resource is released.
（iii）引継ぎPMのオーソライズ 引継ぎプロセッサモジュールは，汚染部分のアクセス
禁止処理が完了すると，局所CSSを引き継いだことをす
べての健全なプロセッサモジュールへオーソライズす
る。このオーソライズ通知が各プロセッサモジュールに
届いた後は，これまでクラッシュによる閉塞エラーとな
っていたメッセージ（クラッシュしたプロセッサモジュ
ールに振り分けられていたメッセージやクラッシュに遭
遇した未完了メッセージに対する再入力メッセージ）
は，引継ぎプロセッサモジュールに回送されることにな
る。(Iii) Authorization of the takeover PM The takeover processor module authorizes all the healthy processor modules to take over the local CSS when the access prohibition processing of the contaminated part is completed. After this authorization notification reaches each processor module, a message that has been a blocking error due to a crash until now (a message that was distributed to the crashed processor module or a message that was re-entered for an unfinished message that encountered a crash)
Will be forwarded to the takeover processor module.
（iv）汚染部分の復旧制御部 第１図に示す汚染部分の復旧制御部21では，共用メモ
リ10上のログ情報を利用して，汚染部分のアクセス禁止
部20で実際にアクセス禁止状態にした資源を復旧する。
その後，復旧処理が完了すると，アクセス禁止状態を解
除する。(Iv) Contaminated part recovery control unit In the contaminated part recovery control unit 21 shown in FIG. 1, the log information in the shared memory 10 was used to actually set the access prohibited state in the contaminated part access prohibition unit 20. Restore resources.
After that, when the restoration process is completed, the access prohibited state is released.
第８図は，以上の継続運転制御部18の処理概要をフロ
ーチャートの形で表したものである。FIG. 8 is a flow chart showing an outline of the processing of the above continuous operation control unit 18.
クラッシュを検出すると，クラッシュしたプロセッサ
モジュールの閉塞処理を実施する。If a crash is detected, the processing for shutting down the crashed processor module is executed.
クラッシュしたプロセッサモジュールに代わり，局所
CSSの管理責任を引き継ぐプロセッサモジュールを選択
する。以下，引継ぎプロセッサモジュールで，処理以
降を実施する。なお，引継ぎプロセッサモジュールが複
数の場合もある。Local instead of the crashed processor module
Select a processor module that takes over CSS management responsibilities. Hereafter, the process is executed by the takeover processor module. Note that there may be multiple takeover processor modules.
クラッシュしたプロセッサモジュールが管理していた
局所CSSの管理元を，自プロセッサモジュールへ変更す
る。Change the management source of the local CSS managed by the crashed processor module to the local processor module.
クラッシュ時，扱っていた資源が局所処理対象か共用
処理対象かを判別する。局所処理対象の場合，処理へ
移り，共用処理対象の場合，処理へ移る。At the time of a crash, determine whether the resource handled is a local processing target or a shared processing target. If it is a local process target, move to the process, and if it is a shared process target, move to the process.
クラッシュしたプロセッサモジュール管理下の局所CS
S資源かどうかを判定する。そうでない場合，処理へ
移る。Local CS under the control of the crashed processor module
Determine if it is an S resource. If not, move to processing.
クラッシュしたプロセッサモジュール管理下の局所CS
S内の汚染部分について，アクセス禁止とする。その
後，処理へ移る。Local CS under the control of the crashed processor module
Access to the contaminated part of S is prohibited. After that, it moves on to processing.
クラッシュしたプロセッサモジュールが管理していな
かった局所CSS内の汚染部分について，アクセス禁止と
する。Access is prohibited to the contaminated part in the local CSS that was not managed by the crashed processor module.
クラッシュしたプロセッサモジュールが管理していな
かった局所CSSに対するクラッシュしたプロセッサモジ
ュールのロックを解除する。その後，処理へ移る。Unlock the crashed processor module for local CSS that was not managed by the crashed processor module. After that, it moves on to processing.
クラッシュ時に共用処理対象であった共用CSS内の汚
染部分について，アクセス禁止とする。Access is prohibited for the contaminated part in the shared CSS that was the shared processing target at the time of the crash.
共用CSS内に対するクラッシュしたプロセッサモジュ
ールのロックを解除する。Unlock the crashed processor module in the shared CSS.
すべての局所CSSと共用CSSの処理が完了したかどうか
を判定し，完了していなければ，処理ヘ戻って同様に
処理を繰り返す。It is judged whether or not the processing of all local CSSs and shared CSSs has been completed, and if not completed, the procedure returns to the processing and the same processing is repeated.
完了したならば，引継ぎプロセッサモジュールによる
汚染資源のアクセス禁止完了のオーソライズを行う。Once completed, the takeover processor module authorizes the prohibition of access to contaminated resources.
汚染部分をログ情報をもとに復旧し，アクセス禁止状
態を解除する。Restore the contaminated part based on the log information and remove the access prohibition status.
以上説明したように，本発明によれば，分割格納単位
ごとにアクセス管理形態を局所処理とするか共用処理と
するかを動的に変更し，データベースの効率的なアクセ
ス制御を実現するとともに，プロセッサモジュールのク
ラッシュ時に高速な継続運転を実現することが可能にな
る。As described above, according to the present invention, it is possible to dynamically change whether the access management form is local processing or shared processing for each divided storage unit to realize efficient access control of the database, and It becomes possible to realize high-speed continuous operation when the processor module crashes.
第１図は本発明の構成例， 第２図は本発明に係るインテグリティ保証制御の管理形
態の枠組みと動的変更単位の説明図， 第３図は本発明に係るPMクラッシュ時の引継ぎ単位の説
明図， 第４図は本発明の実施例に係る分割格納単位説明図， 第５図は本発明の実施例で用いる管理用データ説明図， 第６図は第１図に示すCSS定義制御部の処理例， 第７図は第１図に示すCSS最適管理形態の維持／選択制
御部の処理例， 第８図は第１図に示す継続運転制御部の処理例， 第９図は従来例の局所処理の例， 第10図は従来技術の共用処理の例を示す。 図中,10は共用メモリ,11はCSSアクセス管理情報,12は共
用CSS排他情報,13は共用CSSバッファ情報,14はログ情
報,15は高速バス,16はCSS定義制御部,17はCSS最適管理
形態の維持／選択制御部,18は継続運転制御部,19はクラ
ッシュ検出と引継ぎPM選択／変更部,20は汚染部分のア
クセス禁止部,21は汚染部分の復旧制御部,22はローカル
メモリ,23はI/Oバス,24-1〜24-3はデータベース実体格
納部を表す。FIG. 1 is a structural example of the present invention, FIG. 2 is an explanatory diagram of a framework of a management form of integrity guarantee control and a dynamic change unit according to the present invention, and FIG. 3 is a takeover unit at the time of a PM crash according to the present invention. Explanatory diagram, FIG. 4 is an explanatory diagram of a divided storage unit according to the embodiment of the present invention, FIG. 5 is an explanatory diagram of management data used in the embodiment of the present invention, and FIG. 6 is a CSS definition control unit shown in FIG. 7, a processing example of the maintenance / selection control unit of the CSS optimal management mode shown in FIG. 1, a processing example of the continuous operation control unit shown in FIG. 1, and a conventional example of FIG. Figure 10 shows an example of shared processing of the prior art. In the figure, 10 is a shared memory, 11 is CSS access management information, 12 is shared CSS exclusive information, 13 is shared CSS buffer information, 14 is log information, 15 is a high-speed bus, 16 is a CSS definition control unit, 17 is CSS optimal Maintain / select control unit for management mode, 18 continuous operation control unit, 19 crash detection and takeover PM selection / change unit, 20 access prohibition unit for contaminated part, 21 recovery control unit for contaminated part, 22 local memory Reference numeral 23 denotes an I / O bus, and 24-1 to 24-3 denote database entity storage units.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三谷 政昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 林 知博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小幡 孝司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 関根 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 浦 満広 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石井 卓二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−247748（ＪＰ，Ａ) 特開 平３−12773（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masaaki Mitani 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Tomohiro Hayashi, 1015, Kamedotachu, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Koji Obata 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor, Hiroshi Sekine 1015, Kamikodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited (72) Inventor, Ura Mitsuhiro Kanagawa 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Fukuoka Prefecture, Fujitsu Limited (72) Inventor Takuji Ishii, 1015, Kamikodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa, Fujitsu Limited (56) Reference JP-A-2-247748 (JP, A) JP-A-3-12773 (JP, A)
Claims (2)
のプロセッサモジュール（PM1,PM2,…）と，これらのプ
ロセッサモジュールに結合された共用メモリ（10）とを
備えたマルチプロセッサによるデータベース処理装置に
おいて， 論理構造とは別に定義された格納構造を有するデータベ
ースの分割格納単位に対するアクセスの管理責任元のプ
ロセッサモジュールを定義する分割格納単位定義制御部
（16）と， データベースの分割格納単位に対するアクセス依頼に対
し，各プロセッサモジュールにおいてシンメトリックに
処理する共用処理と非シンメトリックに処理する局所処
理の両方の形態のアクセス管理機能を有し，各プロセッ
サモジュールからのアクセス頻度に応じてアクセス管理
の形態を，分割格納単位ごとに動的に変更する最適管理
形態の維持／選択制御部（17）と を備えたことを特徴とするマルチプロセッサによるデー
タベース処理装置。1. A multiprocessor database processing apparatus comprising a plurality of processor modules (PM1, PM2, ...) Each having a local memory (22) and a shared memory (10) coupled to these processor modules. , The division storage unit definition control unit (16) that defines the processor module that is responsible for managing access to the division storage unit of the database that has a storage structure defined separately from the logical structure, and the access request for the division storage unit of the database. On the other hand, each processor module has an access management function of both shared processing that performs symmetrical processing and local processing that performs non-symmetric processing, and the access management processing is performed according to the access frequency from each processor module. Optimal management type that dynamically changes for each divided storage unit And a state maintenance / selection control unit (17).
のプロセッサモジュール（PM1,PM2,…）と，これらのプ
ロセッサモジュールに結合された共用メモリ（10）とを
備えたマルチプロセッサによるデータベース処理装置に
おいて， 論理構造とは別に定義された格納構造を有するデータベ
ースの分割格納単位に対するアクセスの管理責任元のプ
ロセッサモジュールを定義する分割格納単位定義制御部
（16）と， 局所処理の対象となっていたデータベースの分割格納単
位に対するリカバリ処理と共用処理の対象となっていた
データベースの分割格納単位に対するリカバリ処理の両
形態のリカバリ制御機能を有し，あるプロセッサモジュ
ールが異常になったときのデータベースの分割格納単位
に対するアクセス形態に応じたリカバリ処理を，他の１
または複数のプロセッサモジュールで引き続ぐことによ
り行う継続運転制御部（18）と を備えたことを特徴とするマルチプロセッサによるデー
タベース処理装置。2. A multiprocessor database processing apparatus comprising a plurality of processor modules (PM1, PM2, ...) Each having a local memory (22) and a shared memory (10) coupled to these processor modules. , A partition storage unit definition control unit (16) that defines the processor module that is the source of management control of access to the partition storage unit of a database that has a storage structure defined separately from the logical structure, and the database that was the target of local processing. Has a recovery control function for both the recovery processing for the divided storage unit of the other and the recovery processing for the divided storage unit of the database that was the target of the shared processing, and the divided storage unit of the database when a certain processor module becomes abnormal The recovery processing according to the access form for
Alternatively, a database processing device using a multiprocessor, comprising: a continuous operation control unit (18) that is operated by continuing with a plurality of processor modules.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231452A JP2552759B2 (en) | 1990-08-31 | 1990-08-31 | Database processor by multiprocessor |
| US07/745,233 US5408652A (en) | 1990-08-31 | 1991-08-14 | Method and apparatus for heterogenous database access by generating different access procedures for different database data structures |
| US08/360,033 US5553303A (en) | 1990-08-31 | 1994-12-20 | Data processing system for dynamically switching access control process and for performing recovery process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231452A JP2552759B2 (en) | 1990-08-31 | 1990-08-31 | Database processor by multiprocessor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04112260A JPH04112260A (en) | 1992-04-14 |
| JP2552759B2 true JP2552759B2 (en) | 1996-11-13 |
Family
ID=16923744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2231452A Expired - Fee Related JP2552759B2 (en) | 1990-08-31 | 1990-08-31 | Database processor by multiprocessor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552759B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543491A (en) * | 1999-04-23 | 2002-12-17 | オラクル コーポレーション | Communication architecture for distributed computing environment |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144004A (en) * | 1994-11-21 | 1997-02-26 | 欧姆龙公司 | Data base system shared by plurality of client apparatuses, data updating method and application to character processor |
| JP4845350B2 (en) * | 2004-06-03 | 2011-12-28 | キヤノン株式会社 | Parallel processing unit |
| JP5408600B2 (en) * | 2008-05-28 | 2014-02-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Determination apparatus, database apparatus, program, and determination method |
| JP5375205B2 (en) * | 2009-03-04 | 2013-12-25 | 日本電気株式会社 | Common resource management system, method, and program |
| JP6881579B2 (en) | 2017-07-05 | 2021-06-02 | 富士通株式会社 | Data load program, data load method and data load device |
-
1990
- 1990-08-31 JP JP2231452A patent/JP2552759B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543491A (en) * | 1999-04-23 | 2002-12-17 | オラクル コーポレーション | Communication architecture for distributed computing environment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04112260A (en) | 1992-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5109511A (en) | Shared resource managing method and system | |
| US5560003A (en) | System and hardware module for incremental real time garbage collection and memory management | |
| US5649184A (en) | Symmetric/asymmetric shared processing operation in a tightly coupled multiprocessor | |
| US6886162B1 (en) | High speed methods for maintaining a summary of thread activity for multiprocessor computer systems | |
| CN100397368C (en) | Invalidating storage, clearing buffer entries | |
| US5197148A (en) | Method for maintaining data availability after component failure included denying access to others while completing by one of the microprocessor systems an atomic transaction changing a portion of the multiple copies of data | |
| JPH0784851A (en) | Shared data managing method | |
| JP2003131900A (en) | Server system operation control method | |
| JPH0776944B2 (en) | Virtual index mechanism | |
| JPH02288927A (en) | Shared memory management system | |
| JP2552759B2 (en) | Database processor by multiprocessor | |
| JP2829115B2 (en) | File sharing method | |
| JPH0622015B2 (en) | Data processing system control method | |
| JP3814521B2 (en) | Data processing method and apparatus | |
| JPS59154700A (en) | Data processing system | |
| JPH0736713A (en) | Program execution management device | |
| JPH0519179B2 (en) | ||
| JPH011049A (en) | parallel computer | |
| JPH02247748A (en) | Data base processing system based upon multiprocessor | |
| JPH0310343A (en) | Hot spot data management processing system | |
| KR100630213B1 (en) | Method for processing write-ahead logging protocol using data buffer control blocks in data storage systems | |
| JP2798140B2 (en) | Virtual space control method | |
| JPS6022785B2 (en) | High-speed duplicate data integrity maintenance method | |
| Longxiang | THE PROCESS STRUCTURE OF DISTRIBUTED RELATIONAL DATABASE MANAGEMENT | |
| JPH02270046A (en) | History information control system for on-line data base system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |