JP2552158Y2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2552158Y2 JP2552158Y2 JP1992030196U JP3019692U JP2552158Y2 JP 2552158 Y2 JP2552158 Y2 JP 2552158Y2 JP 1992030196 U JP1992030196 U JP 1992030196U JP 3019692 U JP3019692 U JP 3019692U JP 2552158 Y2 JP2552158 Y2 JP 2552158Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- lead frame
- pad
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、リードフレームに係
り、特に、樹脂封止型半導体装置におけるチップクラッ
クおよび封止樹脂のクラック防止に関する。
り、特に、樹脂封止型半導体装置におけるチップクラッ
クおよび封止樹脂のクラック防止に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置の実装に際
して用いられるリ―ドフレ―ムは、鉄系あるいは銅系等
の金属材料からなる板状体をプレス加工又はエッチング
により所望のパタ―ンに成形することによって形成され
る。
して用いられるリ―ドフレ―ムは、鉄系あるいは銅系等
の金属材料からなる板状体をプレス加工又はエッチング
により所望のパタ―ンに成形することによって形成され
る。
【０００３】通常、リ―ドフレ―ム１は図４に示す如
く、半導体集積回路チップ（以下半導体チップ）を搭載
するダイパッド１１と、ダイパッドを取り囲むように配
設せしめられた複数のインナ―リ―ド１２とインナ―リ
―ド１２を一体的に連結するタイバ―１３と、各インナ
―リ―ドに連結せしめられタイバ―の外側に伸張するア
ウタ―リ―ド１４と、タイバ―１３を両サイドから支持
するサイドバ―１５，１６と、ダイパッド１１を支持す
るサポ―トバ―１７とから構成されている。
く、半導体集積回路チップ（以下半導体チップ）を搭載
するダイパッド１１と、ダイパッドを取り囲むように配
設せしめられた複数のインナ―リ―ド１２とインナ―リ
―ド１２を一体的に連結するタイバ―１３と、各インナ
―リ―ドに連結せしめられタイバ―の外側に伸張するア
ウタ―リ―ド１４と、タイバ―１３を両サイドから支持
するサイドバ―１５，１６と、ダイパッド１１を支持す
るサポ―トバ―１７とから構成されている。
【０００４】このようなリ―ドフレ―ムを用いて実装せ
しめられる半導体装置は図５に示す如くであり、リ―ド
フレ―ム１のダイパッド１１上に、半導体チップ２を搭
載し、この半導体チップのボンディングパッドとリ―ド
フレ―ムのインナ―リ―ド１２とを金線あるいはアルミ
線のボンディングワイヤ３によって結線し、更にこれら
を樹脂やセラミック等の封止材料４で封止した後、タイ
バ―やサイドバ―を切断し、アウタ―リ―ドを所望の形
状に折り曲げて完成せしめられる。
しめられる半導体装置は図５に示す如くであり、リ―ド
フレ―ム１のダイパッド１１上に、半導体チップ２を搭
載し、この半導体チップのボンディングパッドとリ―ド
フレ―ムのインナ―リ―ド１２とを金線あるいはアルミ
線のボンディングワイヤ３によって結線し、更にこれら
を樹脂やセラミック等の封止材料４で封止した後、タイ
バ―やサイドバ―を切断し、アウタ―リ―ドを所望の形
状に折り曲げて完成せしめられる。
【０００５】近年、半導体装置の高密度化および小型化
が進み、パッケージサイズに対する半導体チップの占有
面積が大きくなり、半導体チップの発熱量が大きくなっ
てきている。このため、半導体チップを搭載するための
パッドが膨脹・収縮を繰り返し、パッケージクラックを
生じたりチップクラックを生じたりするという問題があ
る。
が進み、パッケージサイズに対する半導体チップの占有
面積が大きくなり、半導体チップの発熱量が大きくなっ
てきている。このため、半導体チップを搭載するための
パッドが膨脹・収縮を繰り返し、パッケージクラックを
生じたりチップクラックを生じたりするという問題があ
る。
【０００６】そこで複数のリードを有するリードフレー
ム本体部と、パッド部とを別々に形成し、一体的に接合
したリードフレームが提案されている。
ム本体部と、パッド部とを別々に形成し、一体的に接合
したリードフレームが提案されている。
【０００７】このような別体形成構造をとることによ
り、パッドのみを放熱性の良好な材料で構成し、放熱性
を向上させることはできるものの、半導体チップあるい
は封止材料との熱膨脹率の差によって生じるクラックを
完全に防止することはできないという問題があった。
り、パッドのみを放熱性の良好な材料で構成し、放熱性
を向上させることはできるものの、半導体チップあるい
は封止材料との熱膨脹率の差によって生じるクラックを
完全に防止することはできないという問題があった。
【０００８】
【考案が解決しようとする課題】このように、パッドの
みを放熱性の良好な材料で構成し、放熱性を向上させる
ことはできるものの、半導体チップとパッド、あるいは
封止材料とパッドとの熱膨脹率の差によって生じるクラ
ックを完全に防止することはできないという問題があっ
た。
みを放熱性の良好な材料で構成し、放熱性を向上させる
ことはできるものの、半導体チップとパッド、あるいは
封止材料とパッドとの熱膨脹率の差によって生じるクラ
ックを完全に防止することはできないという問題があっ
た。
【０００９】本考案は、前記実情に鑑みてなされたもの
で、高集積化に際し、放熱性が良好でクラックの発生も
なく、信頼性の高い半導体装置を得ることのできるリー
ドフレームを提供することを目的とする。
で、高集積化に際し、放熱性が良好でクラックの発生も
なく、信頼性の高い半導体装置を得ることのできるリー
ドフレームを提供することを目的とする。
【００１０】
【課題を解決するための手段】そこで本考案のリードフ
レームは、表面に半導体チップを搭載する第１のダイパ
ッドと、この裏面に配設された第２のダイパッドとを含
む積層構造体からなる半導体チップ搭載部と、前記半導
体チップ搭載部表面に、絶縁性部材を介して先端部が貼
着されたリード部とを含み、前記第１のダイパッドは、
熱膨張率が前記第２のダイパッドよりも前記半導体チッ
プに近い材料で構成されており、前記第１または第２の
ダイパッドはスリットを有することを特徴とする。
レームは、表面に半導体チップを搭載する第１のダイパ
ッドと、この裏面に配設された第２のダイパッドとを含
む積層構造体からなる半導体チップ搭載部と、前記半導
体チップ搭載部表面に、絶縁性部材を介して先端部が貼
着されたリード部とを含み、前記第１のダイパッドは、
熱膨張率が前記第２のダイパッドよりも前記半導体チッ
プに近い材料で構成されており、前記第１または第２の
ダイパッドはスリットを有することを特徴とする。
【００１１】望ましくは、前記スリットは、前記半導体
チップ搭載領域の中心から所定の間隔で放射状に延びる
ように構成されている。また望ましくは、前記絶縁性部
材は、前記半導体チップ搭載領域に符合する大きさの開
口を具備した絶縁性フィルムで構成されていることを特
徴とする。
チップ搭載領域の中心から所定の間隔で放射状に延びる
ように構成されている。また望ましくは、前記絶縁性部
材は、前記半導体チップ搭載領域に符合する大きさの開
口を具備した絶縁性フィルムで構成されていることを特
徴とする。
【００１２】
【作用】上記構造によれば、ダイパッドを構成する放熱
板を積層構造体で構成するようにしているため、それぞ
れの面が接触する材料との親和性を向上させ、クラック
の発生がなく、信頼性の高い半導体装置を得ることがで
きる。
板を積層構造体で構成するようにしているため、それぞ
れの面が接触する材料との親和性を向上させ、クラック
の発生がなく、信頼性の高い半導体装置を得ることがで
きる。
【００１３】前記第１または第２のダイパッドの少なく
とも一方はスリットを形成しているため、インナーリー
ド先端を半導体素子搭載部に固着した構造においても、
表裏両素材の熱膨張率の差によって生じる反りを防止す
ることができ、割れなどの破損を生じることなく良好な
ボンディング位置精度を得ることができる。またこのス
リットの存在により、パッケージング材料との接触面積
を増大させ、密着性を向上することができる。
とも一方はスリットを形成しているため、インナーリー
ド先端を半導体素子搭載部に固着した構造においても、
表裏両素材の熱膨張率の差によって生じる反りを防止す
ることができ、割れなどの破損を生じることなく良好な
ボンディング位置精度を得ることができる。またこのス
リットの存在により、パッケージング材料との接触面積
を増大させ、密着性を向上することができる。
【００１４】本発明の第２では、半導体チップ搭載部
は、基体上に、一体的に異種金属が接合せしめられてな
り、前記半導体チップ搭載面側が、裏面側よりも半導体
チップに近い熱膨張率をもつようになっているため、取
扱いが容易で、かつ薄型化および小型化をはかることが
可能となる上、それぞれの面での密着性がより高いもの
となる。ここで表裏の各素材の積層方法としては、熱圧
着、溶接、接着剤による接合の他、めっきやスパッタリ
ングなどのように異種金属を被着させる方法によっても
良い。
は、基体上に、一体的に異種金属が接合せしめられてな
り、前記半導体チップ搭載面側が、裏面側よりも半導体
チップに近い熱膨張率をもつようになっているため、取
扱いが容易で、かつ薄型化および小型化をはかることが
可能となる上、それぞれの面での密着性がより高いもの
となる。ここで表裏の各素材の積層方法としては、熱圧
着、溶接、接着剤による接合の他、めっきやスパッタリ
ングなどのように異種金属を被着させる方法によっても
良い。
【００１５】
【実施例】以下、本考案の実施例について、図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１６】まず参考例について説明する。本考案の参
考例のリードフレームは、図１(a)および(b)に示すごと
く、半導体チップ搭載面側を鉄−ニッケルで構成された
厚さ０．２５ｍｍの第１のダイパッド１ａの裏面側に銅
箔からなる第２のダイパッド１１ｂを貼着したことを特
徴とするものである。（ここで図１(a)は上面図、図１
(b)はそのＡ−Ａ断面図である。）他部については図４
に示したものと同様の構造を有している。
考例のリードフレームは、図１(a)および(b)に示すごと
く、半導体チップ搭載面側を鉄−ニッケルで構成された
厚さ０．２５ｍｍの第１のダイパッド１ａの裏面側に銅
箔からなる第２のダイパッド１１ｂを貼着したことを特
徴とするものである。（ここで図１(a)は上面図、図１
(b)はそのＡ−Ａ断面図である。）他部については図４
に示したものと同様の構造を有している。
【００１７】次に、このリ−ドフレ−ムの製造方法およ
びこれを用いた半導体装置の製造方法について説明す
る。
びこれを用いた半導体装置の製造方法について説明す
る。
【００１８】まず、鉄−ニッケルからなる厚さ０．２５
mmの帯状材を用いて、通常の如くプレス加工により、第
１のダイパッド１１ａを形成する。次いでこの裏面側に
同一形状に打ち抜き加工した厚さ０．２５mmの銅板から
なる第２のダイパッド１１ｂを貼着する。
mmの帯状材を用いて、通常の如くプレス加工により、第
１のダイパッド１１ａを形成する。次いでこの裏面側に
同一形状に打ち抜き加工した厚さ０．２５mmの銅板から
なる第２のダイパッド１１ｂを貼着する。
【００１９】また、４２アロイからなる帯状材料を用い
て、先端がチップ搭載領域を取り囲むように配設せしめ
られた複数のインナ―リ―ド１２とインナ―リ―ド１２
を一体的に連結するタイバ―１３と、各インナ―リ―ド
に連結せしめられタイバ―の外側に伸張するアウタ―リ
―ド１４と、タイバ―１３を両サイドから支持するサイ
ドバ―１５，１６とからなるリードフレームを形成す
る。なお、インナーリード先端は打ち抜きに先立ち、コ
イニングにより薄く形成される。この後さらに必要に応
じてめっき工程等を経て、リードフレーム本体を形成し
た後、図２(a) に示すように、このリードフレームの第
１のダイパッド１１ａと銅箔からなる第２のダイパッド
１１ｂとの積層体をポリイミドフィルム１７を介してリ
ードフレーム本体に貼着する。
て、先端がチップ搭載領域を取り囲むように配設せしめ
られた複数のインナ―リ―ド１２とインナ―リ―ド１２
を一体的に連結するタイバ―１３と、各インナ―リ―ド
に連結せしめられタイバ―の外側に伸張するアウタ―リ
―ド１４と、タイバ―１３を両サイドから支持するサイ
ドバ―１５，１６とからなるリードフレームを形成す
る。なお、インナーリード先端は打ち抜きに先立ち、コ
イニングにより薄く形成される。この後さらに必要に応
じてめっき工程等を経て、リードフレーム本体を形成し
た後、図２(a) に示すように、このリードフレームの第
１のダイパッド１１ａと銅箔からなる第２のダイパッド
１１ｂとの積層体をポリイミドフィルム１７を介してリ
ードフレーム本体に貼着する。
【００２０】そして、図２(b) に示すように、素子チッ
プ２の搭載、ワイヤボンディング、樹脂封止などの工程
を経て図２(c) に示すように半導体装置が完成する。３
はワイヤ、４は樹脂パッケージである。
プ２の搭載、ワイヤボンディング、樹脂封止などの工程
を経て図２(c) に示すように半導体装置が完成する。３
はワイヤ、４は樹脂パッケージである。
【００２１】本考案によれば、ダイパッドを構成する放
熱板をニッケルと銅との積層構造体で構成するようにし
ているため、それぞれの面が接触する材料との親和性を
向上させ、クラックの発生のない信頼性の高い半導体装
置を得ることができる。
熱板をニッケルと銅との積層構造体で構成するようにし
ているため、それぞれの面が接触する材料との親和性を
向上させ、クラックの発生のない信頼性の高い半導体装
置を得ることができる。
【００２２】なお、前記参考例では配設しなかったが、
本考案の実施例として、この参考例の構造に加え、第１
のダイパッドあるいは第２のダイパッドのいずれかにス
リットを形成する。これによりダイパッド同志の熱膨張
率の差に起因する反りの発生を防止することができる。
また、インナーリード先端が半導体素子搭載部に固定さ
れた構造においても割れなどの破損を生じることなく良
好なボンディング位置精度を得ることができる。また、
半導体チップ搭載面側に位置する第１のダイパッドにス
リットを形成することにより、半導体チップを搭載する
際に接着剤が流れ出すこともなく、信頼性の高い半導体
装置を得ることができる。さらにまた、放熱板を第１の
ダイパッドと第２のダイパッドの積層構造体で構成して
いるため、それぞれの面が接触する材料との親和性を向
上させ、クラックの発生がなく信頼性の高い半導体装置
を得ることができる。またこのスリットの存在により、
パッケージング材料との密着性を向上することができ
る。さらにまたポリイミドフィルムは、半導体チップ搭
載領域に符合する大きさの開口を具備しており、半導体
チップは放熱板に良好に直接接触され、半導体チップの
熱を効率良く放熱するとともに、インナーリード先端を
安定して、半導体チップの近傍まで近づけた構造をとる
ことが可能となる。
本考案の実施例として、この参考例の構造に加え、第１
のダイパッドあるいは第２のダイパッドのいずれかにス
リットを形成する。これによりダイパッド同志の熱膨張
率の差に起因する反りの発生を防止することができる。
また、インナーリード先端が半導体素子搭載部に固定さ
れた構造においても割れなどの破損を生じることなく良
好なボンディング位置精度を得ることができる。また、
半導体チップ搭載面側に位置する第１のダイパッドにス
リットを形成することにより、半導体チップを搭載する
際に接着剤が流れ出すこともなく、信頼性の高い半導体
装置を得ることができる。さらにまた、放熱板を第１の
ダイパッドと第２のダイパッドの積層構造体で構成して
いるため、それぞれの面が接触する材料との親和性を向
上させ、クラックの発生がなく信頼性の高い半導体装置
を得ることができる。またこのスリットの存在により、
パッケージング材料との密着性を向上することができ
る。さらにまたポリイミドフィルムは、半導体チップ搭
載領域に符合する大きさの開口を具備しており、半導体
チップは放熱板に良好に直接接触され、半導体チップの
熱を効率良く放熱するとともに、インナーリード先端を
安定して、半導体チップの近傍まで近づけた構造をとる
ことが可能となる。
【００２３】また、スリットの形状としては、第１また
は第２のダイパッド全面に円形のスルーホールを多数個
形成したり、長溝型のスルーホールとするなど，適宜変
形可能である。図３に示すようにダイパッドの対角線上
に沿ってスリットＳを形成することにより応力の分散を
容易にすることができる。
は第２のダイパッド全面に円形のスルーホールを多数個
形成したり、長溝型のスルーホールとするなど，適宜変
形可能である。図３に示すようにダイパッドの対角線上
に沿ってスリットＳを形成することにより応力の分散を
容易にすることができる。
【００２４】さらに第１のパッドはチップの大きさより
も大きければ、第２のパッドよりも小さくても良いし、
大きくても良い。また、２層のみならず３層以上のパッ
ドを形成しても良いことはいうまでもない。さらにこれ
らのパッドの間に絶縁性部材を挟むようにしてもよい。
また第１のパッドと第２のパッドとの接合は貼着によっ
ておこなったが、銅板等からなる第２のパッド表面に所
望の材料組成のめっき層を形成することによって第１の
パッドを構成したり、またスパッタリング法によって第
１のパッドを構成したり、あるいはまたこれらの組み合
わせによってもよい。
も大きければ、第２のパッドよりも小さくても良いし、
大きくても良い。また、２層のみならず３層以上のパッ
ドを形成しても良いことはいうまでもない。さらにこれ
らのパッドの間に絶縁性部材を挟むようにしてもよい。
また第１のパッドと第２のパッドとの接合は貼着によっ
ておこなったが、銅板等からなる第２のパッド表面に所
望の材料組成のめっき層を形成することによって第１の
パッドを構成したり、またスパッタリング法によって第
１のパッドを構成したり、あるいはまたこれらの組み合
わせによってもよい。
【００２５】また、前記実施例では、スルーホールある
いはスリットはプレス加工によって形成したが、エッチ
ングによって形成してもよい。
いはスリットはプレス加工によって形成したが、エッチ
ングによって形成してもよい。
【００２６】
【考案の効果】以上説明してきたように、本考案によれ
ば、放熱板の、半導体チップ搭載面側を半導体チップの
熱膨張率により近い材料で構成しているため、チップか
らの発熱によりチップや放熱板にクラックが入るのを防
止し、樹脂との親和性が極めて良好で信頼性の高い半導
体装置を得ることが可能となる。
ば、放熱板の、半導体チップ搭載面側を半導体チップの
熱膨張率により近い材料で構成しているため、チップか
らの発熱によりチップや放熱板にクラックが入るのを防
止し、樹脂との親和性が極めて良好で信頼性の高い半導
体装置を得ることが可能となる。
【図１】本考案の参考例のリードフレームを示す図
【図２】同リードフレームを用いた半導体装置の製造工
程図
程図
【図３】本考案実施例のリードフレームを示す図
【図４】従来例のリードフレームを示す図
【図５】従来例の半導体装置を示す図
Claims (3)
- 【請求項１】 表面に半導体チップを搭載する第１のダ
イパッドと、この裏面に配設された第２のダイパッドと
を含む積層構造体からなる半導体チップ搭載部と、 前記半導体チップ搭載部表面に、絶縁性部材を介して先
端部が貼着されたリード部とを含み、 前記第１のダイパッドは、熱膨張率が前記第２のダイパ
ッドよりも前記半導体チップに近い材料で構成されてお
り、 前記第１または第２のダイパッドはスリットを有するこ
とを特徴とするリードフレーム。 - 【請求項２】 前記スリットは、前記半導体チップ搭載
領域の中心から所定の間隔で放射状に延びるように構成
されていることを特徴とする請求項１記載のリードフレ
ーム。 - 【請求項３】 前記絶縁性部材は、前記半導体チップ搭
載領域に符合する大きさの開口を具備した絶縁性フィル
ムで構成されていることを特徴とする請求項１記載のリ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992030196U JP2552158Y2 (ja) | 1992-05-08 | 1992-05-08 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992030196U JP2552158Y2 (ja) | 1992-05-08 | 1992-05-08 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590960U JPH0590960U (ja) | 1993-12-10 |
| JP2552158Y2 true JP2552158Y2 (ja) | 1997-10-27 |
Family
ID=12297000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992030196U Expired - Fee Related JP2552158Y2 (ja) | 1992-05-08 | 1992-05-08 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552158Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58441U (ja) * | 1981-06-25 | 1983-01-05 | 富士通株式会社 | プラスチツクパツケ−ジ |
| JPS60149137U (ja) * | 1984-03-13 | 1985-10-03 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JPH0777257B2 (ja) * | 1988-11-04 | 1995-08-16 | 日本電気株式会社 | リードフレーム |
| JPH03190264A (ja) * | 1989-12-20 | 1991-08-20 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
-
1992
- 1992-05-08 JP JP1992030196U patent/JP2552158Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590960U (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6723585B1 (en) | Leadless package | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| JP3230348B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP5100967B2 (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1084057A (ja) | メタルキャリヤフレームを用いたｂｇａ半導体パッケージの製造方法及びそのｂｇａ半導体パッケージ | |
| JP2001237361A (ja) | 小さな持上げマウントパッドを有するリードフレーム | |
| JP3405202B2 (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
| JP2552158Y2 (ja) | リードフレーム | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0719876B2 (ja) | 半導体装置 | |
| JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP3284853B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05136320A (ja) | リードフレームの製造方法 | |
| JPH07335817A (ja) | リードフレーム部材 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2006216993A (ja) | 樹脂封止型半導体装置 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH06104375A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |