JP2551328B2 - ATM switching system - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、固定長のセル単位に分
割された情報をそのヘッダ領域に書かれた情報をもとに
交換するＡＴＭ（Asynchronous Transfer Mode）スイッ
チングシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ATM (Asynchronous Transfer Mode) switching system for exchanging information divided into fixed length cell units based on information written in its header area.

【０００２】[0002]

【従来の技術】情報を固定長のセル単位に分割して送受
信、交換するＡＴＭスイッチングシステム（ＡＴＭ交換
方式）は、例えば特開平１−２２５２５９号公報等に記
載されており、次世代の広帯域通信の実現方式として有
力視されている。このようなＡＴＭスイッチングシステ
ムでは、各セルのヘッダ領域に書かれたチャネル識別子
をもとにセル毎にスイッチングされる。ＡＴＭスイッチ
ングシステムは、一般に複数のＡＴＭ交換機とその伝送
路、端末等からなる。ＡＴＭ交換機は、そのスイッチ部
分であるＡＴＭスイッチを備え、ＡＴＭスイッチの他に
回線収容部、制御部（プロセッサ部）等よりなる。2. Description of the Related Art An ATM switching system (ATM switching system) for dividing information into fixed-length cells and transmitting / receiving and exchanging the information is described in, for example, Japanese Patent Application Laid-Open No. 1-225259. Is considered to be a powerful way to realize. In such an ATM switching system, switching is performed for each cell based on the channel identifier written in the header area of each cell. An ATM switching system generally comprises a plurality of ATM exchanges, their transmission lines, terminals and the like. The ATM switch is provided with an ATM switch which is its switch part, and is composed of a line accommodating part, a control part (processor part) and the like in addition to the ATM switch.

【０００３】図３はＡＴＭスイッチの従来例を示す構成
図である。このＡＴＭスイッチは、アウトプットバッフ
ァ型と呼ばれるもので、各々ｎ個の送信回路２４１，２
４２，・・・，２４ｎと受信回路２５１，２５２，・・
・，２５ｎがデータバスである内部バス２１に接続され
ている。送信回路２４１，２４２，・・・，２４ｎはそ
れぞれ入力ポート２２１，２２２，・・・，２２ｎに接
続されているとともに、スイッチ制御部２７に接続され
ている。各受信回路２５１，２５２，・・・，２５ｎは
各受信バッファ２６１，２６２，・・・，２６ｎを介し
て各出力ポート２３１，２３２，・・・，２３ｎにそれ
ぞれ接続されている。各入力ポート２２１，２２２，・
・・，２２ｎより入力されるセルはそれぞれ送信回路２
４１，２４２，・・・，２４ｎを介して内部バス２１に
送信される。内部バス２１への各入力ポート２２１，２
２２，・・・，２２ｎからの送信権はスイッチ制御部２
７によって制御される。具体的には、時分割的にサイク
リックに送信権が与えられる。各ポートの送信回路２４
１，２４２，・・・，２４ｎは、内部に数セル分のバッ
ファ（不図示）を有し、これらのバッファを用いてスイ
ッチ制御部２７の送信権信号に従ってセルを内部バス２
１に送信する。内部バス２１上に多重されたセルは、各
受信回路２５１，２５２，・・・，２５ｎによりヘッダ
部をチェックされ、当ポート宛のセルのみが取り込まれ
て各受信バッファ２６１，２６２，・・・，２６ｎにそ
れぞれ受信され、各出力ポート２３１，２３２，・・
・，２３ｎよりそれぞれ出力される。FIG. 3 is a block diagram showing a conventional example of an ATM switch. This ATM switch is called an output buffer type and has n transmission circuits 241 and 241, respectively.
42, ..., 24n and receiving circuits 251, 252, ...
.., 25n are connected to the internal bus 21, which is a data bus. The transmission circuits 241, 242, ..., 24n are connected to the input ports 221, 222 ,. , 25n are connected to the output ports 231, 232, ..., 23n via the receiving buffers 261, 262 ,. Each input port 221, 222, ...
..... The cells input from 22n are the transmission circuits 2 respectively.
, 24n are transmitted to the internal bus 21. Input ports 221, 2 to the internal bus 21
The transmission right from 22, ..., 22n is the switch control unit 2.
Controlled by 7. Specifically, the transmission right is cyclically given in a time division manner. Transmitting circuit 24 for each port
, 24n have buffers (not shown) for several cells inside, and these cells are used to store cells according to the transmission right signal of the switch control unit 27.
Send to 1. The headers of the cells multiplexed on the internal bus 21 are checked by the receiving circuits 251, 252, ..., 25n, and only the cells addressed to this port are fetched and the receiving buffers 261, 262 ,. , 26n, and output ports 231, 232, ...
., 23n respectively.

【０００４】一般にＡＴＭスイッチングシステムにおい
ては、課金および網内の制御のために各チャネル識別子
毎に通過セル数をカウントする必要がある場合がある。
従来はこのセル数のカウントは各出力ポート２３１，２
３２，・・・，２３ｎ毎に行われていた。例えば各出力
回線対応の受信回路２５１，２５２，・・・，２５ｎ
内、あるいは図示されていないが各受信バッファ２６
１，２６２，・・・，２６ｎのさらに外側に設けられた
特別な回路（以下計測部という）によってカウントされ
ていた。各回線対応にカウントされた通過セル数は、Ａ
ＴＭスイッチを管理する制御装置（プロセッサ部）によ
り定期的に読み出され、過去の値と加算されて蓄えら
れ、必要な時に管理者が読み出して使うことになる。Generally, in an ATM switching system, it may be necessary to count the number of passing cells for each channel identifier for accounting and control in the network.
Conventionally, the number of cells is counted by each output port 231,
It was performed every 32, ..., 23n. For example, receiving circuits 251, 252, ..., 25n corresponding to each output line
In each, or not shown, each receive buffer 26
, 26n were counted by a special circuit (hereinafter referred to as a measuring unit) provided outside. The number of passing cells counted for each line is A
It is periodically read by the control device (processor unit) that manages the TM switch, added with the past value and stored, and is read and used by the administrator when necessary.

【０００５】[0005]

【発明が解決しようとする課題】この従来のＡＴＭスイ
ッチングシステムでは、回線速度が高速であると通過セ
ル数は非常に大きな値になり、制御装置は非常に短い周
期で各回線対応の計測部を読みにいかないと各計測部の
カウンタがオーバフローしてしまうという問題がある。
例えばセル長を５３バイト、回線速度を１５０Ｍｂｐｓ
とすると、１秒間に１つの回線上に最大３５万セルが流
れることになる（（１５０×１０⁶ ）／（５３×８）＝
３５×１０⁴ ）。もし各回線対応の計測部内のカウンタ
が３バイト（２４ビット）であったとすると、制御装置
は約５０秒に１回ずつ各回線対応のカウンタを読みにい
かなければならない（２²⁴／３５万≒５０）。これは、
回線数が１６であった場合には、約３秒に１回読みにい
くことにあたり、制御装置の負荷が大きい。一方、各計
測部のカウンタ長を増やせば制御装置の読みにいく間隔
を広げることができるが、一般には１回線中に数千チャ
ネル登録される可能性があり、各チャネル毎のカウンタ
長を１バイトずつ増やすと１回線当たり数キロバイトの
容量が余計に必要となる。In this conventional ATM switching system, when the line speed is high, the number of passing cells becomes a very large value, and the control device requires a measuring unit corresponding to each line in a very short cycle. There is a problem that the counter of each measuring unit overflows if it cannot be read.
For example, cell length is 53 bytes, line speed is 150 Mbps
Then, a maximum of 350,000 cells will flow on one line per second ((150 × 10 ⁶ ) / (53 × 8) =
35 × 10 ⁴ ). If the counter in the measurement unit corresponding to each line is 3 bytes (24 bits), the control device must read the counter corresponding to each line about once every 50 seconds (2 ²⁴ / 350,000 ≒). 50). this is,
When the number of lines is 16, the load on the control device is heavy because the reading is performed once in about 3 seconds. On the other hand, if the counter length of each measuring unit is increased, the interval for reading the control device can be increased, but in general, there is a possibility that several thousand channels will be registered in one line, and the counter length for each channel is set to 1 If the number of bytes is increased, an extra capacity of several kilobytes per line will be required.

【０００６】本発明の目的は、バス型のＡＴＭスイッチ
において、通過セル数のカウントを各回線対応部で行う
代わりに、集中的にバス上を流れるセルから計測するこ
とにより、制御装置からのカウント結果の収集の頻度を
低くし、制御装置の負荷を軽減することができるＡＴＭ
スイッチングシステムを提供することにある。An object of the present invention is to count the number of passing cells in a bus-type ATM switch by intensively measuring cells flowing on the bus instead of counting the number of passing cells in each bus. ATM capable of reducing the frequency of collecting results and reducing the load on the control device
It is to provide a switching system.

【０００７】[0007]

【課題を解決するための手段】本発明のＡＴＭスイッチ
ングシステムは、データバスと、入力ポートに対応して
設けられ該データバスに時分割的にサイクリックにセル
を送信する送信回路と、出力ポートに対応して設けられ
該データバスからセルを受信する受信回路と、該受信回
路に対応して設けられ該受信回路で受信されたセルを一
旦蓄えて出力ポートに送信する受信バッファとを有する
ＡＴＭスイッチングシステムであって、前記受信回路
は、対応する前記受信バッファが満杯のときに受信した
セルを廃棄するとともにセル廃棄信号を出力する手段を
備え、 全ての前記受信回路に接続され、いずれか一つの
前記受信回路から前記セル廃棄信号を受信したとき計数
指示信号の送出を停止する判別回路と、 前記データバス
と前記判別回路とにそれぞれ接続され、該データバスか
らは該データバス上に流れる全ての出力ポート宛のセル
を受信して該セルの情報のヘッダ領域及びルーティング
情報を蓄積し、前記判別回路が送出する前記計数指示信
号が停止したときは蓄積した前記情報を消去する全セル
受信回路と、 前記出力ポートとルーティング情報に対応
した計数値記憶領域を有するメモリと、前記判別回路と
前記全セル受信回路とにそれぞれ接続され、該判別回路
から計数指示信号が送出されたときは該全セル受信回路
に蓄積された前記情報を読み出し、当該情報に含まれる
出力ポートとルーティング情報に従って前記メモリの対
応する蓄積領域の計数値を１加算する制御回路とを有し
ている。 The ATM switching system of the present invention corresponds to a data bus and an input port.
Provided on the data bus cyclically in a time-division manner
Is provided corresponding to the transmission circuit and the output port for transmitting
A receiving circuit for receiving cells from said data bus, said received times
A ATM switching system comprising a receiving buffer the cells received by the receiving circuit provided corresponding to the road temporarily stored in sending to the output port, the receiving circuit
Received when the corresponding receive buffer was full
A means to discard the cell and output a cell discard signal
Equipped with, connected to all the receiving circuit, any one
Counts when the cell discard signal is received from the receiving circuit
A discriminating circuit for stopping the sending of the instruction signal, and the data bus
And the discriminator circuit, respectively.
Cells addressed to all output ports flowing on the data bus
And the header area of the information of the cell and the routing
The counting instruction signal that accumulates information and is sent by the discrimination circuit
All cells that erase the stored information when the signal stops
Corresponding to the receiving circuit, the output port and routing information
A memory having a counted value storage area, and the discrimination circuit,
The discrimination circuit is connected to the all-cell receiving circuit, respectively.
When the counting instruction signal is transmitted from the all-cell receiving circuit
Read out the information stored in and included in the information
The memory pair according to the output port and routing information
And a control circuit for adding 1 to the count value of the corresponding storage area.
ing.

【０００８】前記受信回路は、前記データバスを流れる
セルのヘッダ部に書かれた識別子を判別して自出力ポー
ト宛のセルを選択的に受信するものであっても、前記デ
ータバスを流れるセルにアペンドされたルーティング用
の識別子によって自出力ポート宛のセルを選択的に受信
するものであってもよい。また、前記ルーティング情報
はチャネル識別子であってもよい。 [0008] The receiving circuit, even those that selectively receives the cell of the data bus to determine an identifier written in the header portion of <br/> cells flowing destined own output port, the de
A cell addressed to its own output port may be selectively received by a routing identifier appended to a cell flowing through the data bus . Also, the routing information
May be a channel identifier.

【０００９】[0009]

【作用】本発明は、上記従来の技術の問題点、すなわち
制御装置の過大な読み出し負荷と各計測部内のメモリ量
の増大のトレードオフを解決するために、セルの流量の
カウントを各回線対応に別々に行うのではなく、１カ所
で集中的に行えるようにしたものである。単にバス上で
計測した場合には、各受信部の受信バッファのオーバフ
ローによって廃棄されるセル数を余計に数えてしまうこ
とになるため、各受信バッファの廃棄セルを除外する機
能が必要となる。すなわち、本発明によれば、バスを流
れる全てのセルの特定の情報部分を受信するとともに、
各回線対応の受信回路よりバッファオーバフローによる
セル廃棄の有無を知らせる信号を受信し、セル廃棄がさ
れなかったセルについてのみ、各回線の各チャネル番号
別に通過セルをカウントすることによって、各回線の各
チャネル対応のセルカウントを１カ所で計測するため、
従来と同じカウンタ長であっても制御装置からの読み出
し頻度を（１／回線数）にすることができる。しかも各
回線対応部で計測したのと同様に廃棄セルを正しく除外
した値が得られる。According to the present invention, in order to solve the problem of the above-mentioned conventional technique, that is, the trade-off between the excessive read load of the control device and the increase of the memory amount in each measuring unit, the cell flow count is counted for each line. It is intended to be performed in one place instead of separately. If the measurement is performed simply on the bus, the number of cells discarded due to overflow of the reception buffer of each reception unit will be excessively counted. Therefore, a function of excluding the discarded cells of each reception buffer is required. That is, according to the present invention, while receiving a specific information part of all cells flowing through the bus,
By receiving a signal from the receiving circuit corresponding to each line indicating whether or not cells are discarded due to buffer overflow, and counting only the cells that were not discarded, the passing cells are counted by each channel number of each line, Since the cell count corresponding to the channel is measured at one place,
Even if the counter length is the same as the conventional one, the frequency of reading from the control device can be set to (1 / number of lines). Moreover, a value in which the discarded cells are correctly excluded can be obtained as in the case of measuring at each line corresponding part.

【００１０】[0010]

【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明のＡＴＭスイッチの一実施例を
示す構成図、図２は本実施例に用いるセルおよびルーテ
ィング情報のフォーマットの一例を示すフォーマット図
である。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of an ATM switch of the present invention, and FIG. 2 is a format diagram showing an example of a format of cells and routing information used in this embodiment.

【００１１】図１中、破線で示した部分が本実施例の主
要部であるセルカウント回路１１３である。各々ｎ個の
送信回路１４１，１４２，・・・，１４ｎと受信回路１
５１，１５２，・・・，１５ｎはデータバスである内部
バス１１に接続されている。送信回路１４１，１４２，
・・・，１４ｎはそれぞれ入力ポート１２１，１２２，
・・・，１２ｎに接続されているとともに、スイッチ制
御部１７に接続されている。各受信回路１５１，１５
２，・・・，１５ｎは各受信バッファ１６１，１６２，
・・・，１６ｎを介して各出力ポート１３１，１３２，
・・・，１３ｎにそれぞれ接続されている。各入力ポー
ト１２１，１２２，・・・，１２ｎより入力されるセル
はそれぞれ送信回路１４１，１４２，・・・，１４ｎを
介して内部バス１１に送信される。内部バス１１への各
入力ポート１２１，１２２，・・・，１２ｎからの送信
権はスイッチ制御部１７によって制御される。具体的に
は、時分割的にサイクリックに送信権が与えられる。各
ポートの送信回路１４１，１４２，・・・，１４ｎは、
内部に数セル分のバッファ（不図示）を有し、これらの
バッファを用いてスイッチ制御部１７の送信権信号に従
って１回の送信権信号で一つのセルを内部バス１１に送
信する。各出力ポート１３１，１３２，・・・，１３ｎ
対応の受信回路１５１，１５２，・・・，１５ｎは、内
部バス１１を流れるセルの内、自出力ポート宛のセルの
みを選択的に受信し、各受信バッファ１６１，１６２，
・・・，１６ｎにそれぞれ一旦蓄える。自ポート宛のセ
ルを選択的に受信するための方法としては、従来技術の
欄に示したようにセルのヘッダ部に書かれた識別子によ
る方法と、セルにアペンドされたルーティング用の識別
子による方法がある。本実施例では後者の方法について
説明する。ルーティング用の識別子は、スイッチの前段
のヘッダ変換部により、セルヘッダの識別子から変換さ
れて生成、付与されるもので、宛先ポート番号を陽に示
している（宛先ポートそのものを示している）。図２に
示すように、内部バス１１上のセルヘッダにはチャネル
識別子が書かれており、ルーティング情報には送信元ポ
ート番号と宛先ポート番号が書かれている。In FIG. 1, the part indicated by the broken line is the cell count circuit 113 which is the main part of this embodiment. .., 14n and n receiving circuits 1, respectively.
, 15n are connected to the internal bus 11 which is a data bus. Transmission circuits 141, 142,
..., 14n are input ports 121, 122, respectively.
..., 12n and also to the switch control unit 17. Each receiving circuit 151,15
2, ..., 15n are reception buffers 161, 162,
..., output ports 131, 132, through 16n
..., 13n, respectively. The cells input from the input ports 121, 122, ..., 12n are transmitted to the internal bus 11 via the transmission circuits 141, 142 ,. The transmission right from each of the input ports 121, 122, ..., 12n to the internal bus 11 is controlled by the switch control unit 17. Specifically, the transmission right is cyclically given in a time division manner. The transmission circuits 141, 142, ..., 14n of each port are
It has buffers (not shown) for several cells inside, and one cell is transmitted to the internal bus 11 by one transmission right signal according to the transmission right signal of the switch control unit 17 using these buffers. Each output port 131, 132, ..., 13n
The corresponding receiving circuits 151, 152, ..., 15n selectively receive only the cells addressed to their own output ports among the cells flowing through the internal bus 11, and each of the receiving buffers 161, 162,
..., 16n are once stored respectively. As a method for selectively receiving cells addressed to its own port, a method using an identifier written in the header of the cell as shown in the column of the prior art and a method using a routing identifier appended to the cell There is. In this embodiment, the latter method will be described. The routing identifier is generated and added by being converted from the cell header identifier by the header conversion unit in the preceding stage of the switch, and the destination port number is explicitly shown (the destination port itself is shown). As shown in FIG. 2, a channel identifier is written in the cell header on the internal bus 11, and a source port number and a destination port number are written in the routing information.

【００１２】各受信回路１５１，１５２，・・・，１５
ｎは上述のセル受信時に、もし受信バッファ１６１，１
６２，・・・，１６ｎが一杯であった場合には、一旦受
信したセルを廃棄するとともに、セル廃棄信号を出力
し、信号線１９０を介してセルを廃棄したことを判別回
路１９に通知する。判別回路１９は、各受信回路１５
１，１５２，・・・，１５ｎからそれぞれ入力されるセ
ル廃棄信号の論理和をとり、もしどの受信回路も廃棄し
なかった場合にのみ、計数指示信号をオンにして全セル
受信回路１８および制御回路１１０に入力する。一方、
全セル受信回路１８は、宛先ポートにかかわらず、内部
バス１１上を流れる全てのセルのセルヘッダおよびルー
ティング情報（図２参照）の各領域を一旦受信する。こ
のときもし判別回路１９から入力される計数指示信号が
オフであれば一旦受信したセルのセルヘッダおよびルー
ティング情報からなる受信信号をクリアする。制御回路
１１０は、判別回路１９から入力される計数指示信号が
オンのとき、全セル受信回路１８が蓄えた前記受信信号
すなわちセルヘッダとルーティング情報を読み込み、ル
ーティング情報中の宛先ポート番号およびセルヘッダに
書かれたチャネル識別番号をアドレスとして用いてメモ
り１１１からメモリ１１１内の情報を読み込む。メモリ
１１１は、ＡＴＭスイッチ内の宛先ポート番号別に領域
を分割されており、各宛先ポート毎に登録されている全
てのチャネル識別子対応に、セルカウント値を保持して
いる。したがって、上述のように宛先ポート番号とチャ
ネル識別子をアドレスとして読み出すと、当該ポートの
当該チャネルで今までに通過したセル数が読み出され
る。制御回路１１０は読み出したセル数に１を加えて、
元のアドレスに書き込む。このようにして、メモリ１１
１にはスイッチ内の全てのポートに対して、該ポートを
通過したセルの数がチャネル識別子毎に加算され、更新
される。Each receiving circuit 151, 152, ..., 15
n is the reception buffer 161, 1 when receiving the above-mentioned cell.
If 62, ..., 16n are full, the received cell is discarded and a cell discard signal is output to notify the discrimination circuit 19 via the signal line 190 that the cell has been discarded. . The discriminating circuit 19 uses the receiving circuits 15
1, 152, ..., 15n are input to the cell discard signals, and the counting instruction signal is turned on only when all the receiving circuits are not discarded, and the all-cell receiving circuit 18 and the control are performed. Input to the circuit 110. on the other hand,
The all-cell receiving circuit 18 temporarily receives each area of the cell headers and routing information (see FIG. 2) of all cells flowing on the internal bus 11 regardless of the destination port . This
At this time, if the counting instruction signal input from the discrimination circuit 19 is off, the received signal including the cell header and the routing information of the once received cell is cleared. Control circuit 110, when the count instruction signal input from the discrimination circuit 19 is turned on, reads the reception signal, that cell header and routing information all the cell receiving circuit 18 is stored, write the destination port number and the cell header in the routing information The information in the memory 111 is read from the memory 111 by using the written channel identification number as an address. The memory 111 is divided into areas according to destination port numbers in the ATM switch, and holds cell count values corresponding to all channel identifiers registered for each destination port. Therefore, when the destination port number and the channel identifier are read as addresses as described above, the number of cells that have passed through the channel of the port so far is read. The control circuit 110 adds 1 to the number of read cells,
Write to the original address. In this way, the memory 11
In 1, all the ports in the switch are updated by adding the number of cells passing through the port for each channel identifier.

【００１３】システムの管理を行う制御装置は、制御バ
スを経由して、制御バスインタフェース１１２を介して
メモリ１１１内に蓄えられたセルカウント値を定期的に
読み出し、読み出したあとにメモリ１１１内のカウント
値を０にクリアする。The control device that manages the system periodically reads the cell count value stored in the memory 111 via the control bus interface 112 via the control bus, and after reading it, the cell count value in the memory 111 is read. Clear the count value to 0.

【００１４】[0014]

【発明の効果】以上説明したように本発明によれば、各
回線の各チャネル対応のセルカウントを１カ所で計測す
るため、従来と同じカウンタ長であっても上位の制御装
置からのカウンタ値の収集（読み出し）頻度を（１／回
線数）にすることができるという効果がある。さらに以
下のような経済的な効果も得られる。従来であれば、セ
ルカウント機能が各回線対応部に盛り込まれてしまって
いるので、回線対応部を２種類作らない限り、セルカウ
ント機能を要求しないシステムに対しても、余計なセル
カウント用の回路が付加されてしまう。これに対して、
本発明では、セルカウント機能無しの各回線対応部を用
意しておき、セルカウント機能を要求された場合のみ本
発明の回路を付加すればよいので、セルカウント機能を
要求しないシステムを安価に提供することができるとい
う利点もある。As described above, according to the present invention, since the cell count corresponding to each channel of each line is measured at one place, even if the counter length is the same as the conventional one, the counter value from the host controller is There is an effect that the frequency of collecting (reading out) can be set to (1 / number of lines). Furthermore, the following economic effects can be obtained. In the past, the cell count function was incorporated into each line interface, so unless there are two types of line interface, it is possible to add an extra cell count to a system that does not require the cell count function. A circuit is added. On the contrary,
In the present invention, it is sufficient to prepare each line-corresponding section without the cell counting function and add the circuit of the present invention only when the cell counting function is requested. Therefore, a system that does not require the cell counting function is provided at low cost. There is also an advantage that it can be done.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のＡＴＭスイッチの一実施例を示す構成
図である。FIG. 1 is a configuration diagram showing an embodiment of an ATM switch of the present invention.

【図２】本実施例に用いるセルおよびルーティング情報
のフォーマットの一例を示すフォーマット図である。FIG. 2 is a format diagram showing an example of a format of cells and routing information used in this embodiment.

【図３】ＡＴＭスイッチの従来例を示す構成図である。FIG. 3 is a configuration diagram showing a conventional example of an ATM switch.

【符号の説明】[Explanation of symbols]

１１ 内部バス １１１ メモリ １１２ 制御バスインタフェース １１３ セルカウント回路 １２１，１２２，・・・，１２ｎ 入力ポート １３１，１３２，・・・，１３ｎ 出力ポート １４１，１４２，・・・，１４ｎ 送信回路 １５１，１５２，・・・，１５ｎ 受信回路 １６１，１６２，・・・，１６ｎ 受信バッファ １７ スイッチ制御部 １８ 全セル受信回路 １９ 判別回路 11 internal bus 111 memory 112 control bus interface 113 cell count circuit 121, 122, ..., 12n input port 131, 132, ..., 13n output port 141, 142, ..., 14n transmission circuit 151, 152, ..., 15n reception circuit 161, 162, ..., 16n reception buffer 17 switch control unit 18 all-cell reception circuit 19 discrimination circuit

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 データバスと、入力ポートに対応して設
けられ該データバスに時分割的にサイクリックにセルを
送信する送信回路と、出力ポートに対応して設けられ該
データバスからセルを受信する受信回路と、該受信回路
に対応して設けられ該受信回路で受信されたセルを一旦
蓄えて出力ポートに送信する受信バッファとを有するＡ
ＴＭスイッチングシステムであって、前記受信回路は、対応する前記受信バッファが満杯のと
きに受信したセルを廃棄するとともにセル廃棄信号を出
力する手段を備え、 全ての前記受信回路に接続され、いずれか一つの前記受
信回路から前記セル廃棄信号を受信したとき計数指示信
号の送出を停止する判別回路と、 前記データバスと前記判別回路とにそれぞれ接続され、
該データバスからは該データバス上に流れる全ての出力
ポート宛のセルを受信して該セルの情報のヘッダ領域及
びルーティング情報を蓄積し、前記判別回路が送出する
前記計数指示信号が停止したときは蓄積した前記情報を
消去する全セル受信回路と、 前記出力ポートとルーティング情報に対応した計数値記
憶領域を有する メモリと、前記判別回路と前記全セル受信回路とにそれぞれ接続さ
れ、該判別回路から計数指示信号が送出されたときは該
全セル受信回路に蓄積された前記情報を読み出し、当該
情報に含まれる出力ポートとルーティング情報に従って
前記メモリの対応する蓄積領域の計数値を１加算する 制
御回路とを有することを特徴とするＡＴＭスイッチング
システム。1. A data bus and an input port are provided in correspondence with each other.
The cells are cyclically distributed on the data bus in a time division manner.
A transmitter circuit for transmitting and a port provided corresponding to the output port
Reception circuit for receiving cells from a data bus , and the reception circuit
A and a receive buffer to be sent to the temporarily stored output port the received cell by the receiving circuit provided corresponding to the
In the TM switching system, the receiving circuit is configured so that the corresponding receiving buffer is full.
The cell received at the
Is connected to all of the receiving circuits and any one of the receiving circuits is provided.
When the cell discard signal is received from the receiving circuit, the counting instruction signal is received.
Discriminating circuit for stopping the transmission of the signal, respectively connected to the data bus and the discriminating circuit,
All outputs flowing from the data bus onto the data bus
Receives the cell addressed to the port and sends the header area of the cell information
And routing information are accumulated and sent by the discrimination circuit.
When the counting instruction signal stops, the accumulated information is
All-cell receiving circuit to be erased and count value record corresponding to the output port and routing information
Connected to the memory having a memory area, the discrimination circuit and the all-cell reception circuit, respectively.
When a counting instruction signal is sent from the discrimination circuit,
Read the information stored in the all-cell receiving circuit,
According to the output port and routing information included in the information
An ATM switching system, comprising: a control circuit for adding 1 to the count value of the corresponding storage area of the memory . 【請求項２】 前記受信回路は、前記データバスを流れ
るセルのヘッダ部に書かれた識別子を判別して自出力ポ
ート宛のセルを選択的に受信するものである請求項１記
載のＡＴＭスイッチングシステム。Wherein said receiver circuit, flows through the data bus
2. The ATM switching system according to claim 1, wherein the identifier written in the header portion of the cell to be selected is discriminated to selectively receive the cell addressed to its own output port. 【請求項３】 前記受信回路は、前記データバスを流れ
るセルにアペンドされたルーティング用の識別子によっ
て自出力ポート宛のセルを選択的に受信するものである
請求項１記載のＡＴＭスイッチングシステム。Wherein said receiver circuit flows through the data bus
2. The ATM switching system according to claim 1, wherein the cell addressed to its own output port is selectively received by the routing identifier appended to the cell. 【請求項４】 前記ルーティング情報はチャネル識別子
である請求項１記載のＡＴＭスイッチングシステム。 4. The ATM switching system according to claim 1, wherein the routing information is a channel identifier .