JP2550529B2

JP2550529B2 - 記録再生装置

Info

Publication number: JP2550529B2
Application number: JP61142242A
Authority: JP
Inventors: 尚浅野; 克純稲沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-06-18
Filing date: 1986-06-18
Publication date: 1996-11-06
Anticipated expiration: 2011-11-06
Also published as: JPS62298986A

Description

【発明の詳細な説明】以下の順序でこの発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例 G₁ 回路構成（第１図） G₂ データの構成（第２図、第３図） G₃ 動作の説明（第４図）Ｈ発明の効果Ａ産業上の利用分野この発明は、プログラムの開始を表わすプログラムス
タート識別信号や不要情報部分をスキップするためのス
キップ識別信号等を消去する場合等に用いて好適な記録
再生装置に関する。

Ｂ発明の概要この発明は、記録媒体に記録されている各種の識別信
号を消去する記録再生装置において、テープに記録され
た識別信号を検出し、そのときのPCM領域とサブコード
領域のトラック上でPCM領域中のアドレス信号を記憶し
て、このアドレス信号に基づいて識別信号の内容を変化
して再記録するようにすることにより、各種の識別信号
を確実に消去できるようにしたものである。

Ｃ従来の技術オーディオ信号をPCM信号としてテープに記録するデ
ジタルテープレコーダとして回転ヘッドを使用したもの
が知られている。

これはＲ−DATと呼ばれているもので、直径が例えば3
0mm程度の小型のドラムにテープを90゜分巻き付けると
ともに、180゜隔てて配置したアジマスの異なる２個の
回転ヘッドを例えば2000rpmで回転させ、これら２個の
回転ヘッドを交互にテープ上を90゜ラップ各分ずつ間欠
的に走査させるようにする。

一方、オーディオ信号を例えばサンプリング周波数48
kHzでサンプリングし、各サンプル値を16ビット直線量
子化してPCMオーディオ信号を生成し、それを回転ヘッ
ドの1/2回転時間毎に、90゜ラップ角分に時間圧縮して
回転ヘッドによってテープ上に斜めの１本づつのトラッ
クとして記録する。そして、再生時は、２個の回転ヘッ
ドよりのPCM信号をデコードするとともに元の時間軸に
伸長した後、アナログオーディオ信号を戻すようにする
ものである。

この場合に、各トラックにはPCMデータだけではな
く、再生時のトラッキングサーボ用の信号さらにタイム
コードや曲の頭等に挿入されるプログラムナンバー等の
サブコードがPCMデータとは別領域に記録される。

第５図はこのＲ−DATのテープフォーマットを示すも
ので、PCMオーディオ信号が90゜角範囲の各トラックＴ
の中ほどの60゜弱の領域PCMに記録されるとともに、こ
の領域PCMの両側の２個所の領域ATF（それぞれ約2.3
゜）にはトラッキングサーボ用のパイロット信号が記録
される。さらにその外側の両側の２個所の領域SUB（そ
れぞれ約５゜分）にはサブコードが記録される。

トラッキングサーボ用のパイロット信号領域ATF及び
サブコード領域SUBがこのように各トラッキングの上下
の２個所に設けられるのは、ドロップアウトに対処する
とともに高速サーチ時にもできるだけサーブコードを拾
うことができるようにするためである。

なお、領域PCM、ATF及びSUB間にはガード領域が形成
されるとともに各トラックの頭と終わりはマージン領域
とされている。

この場合、各サーブコード領域SUBには８ブロックの
サブコードブロックが書かれるが、１本のトラックの上
下の領域には同じ内容のサブコードが書かれる。

第６図はサブコードブロックのフォーマットを示すも
ので、サブコードブロックの１ブロックはPCMデータブ
ロックと同様に288ビットで構成されている。

そして、図に示すように、１ブロックの始めの８ビッ
トは、ブロック同期信号、次の８ビットのデータW₁はサ
ブコードID、次の８ビットのデータW₂はサブコードIDと
そのブロックのアドレス信号、次の８ビットはデータW₁
及びW₂について生成されたエラー訂正用のパリティＰ、
残りの256ビット（８ビットで１シンボルを形成するの
で32シンボルからなる）はサブコードデータとそれにつ
いて生成されたエラー訂正用のパリティである。

８ビットのデータW₁及びW₂は、より詳しくは第６図に
示すようなものとされている。

すなわち、データW₁のMSBはそのブロックがサブコー
ドブロックかPCMデータブロックから識別するために用
いられ、サブコードブロックのときはこれが図のように
「１」になる。また、データW₂の下位４ビットはブロッ
クアドレスで、そのLSBが「０」か「１」かでサブコー
ドIDの内容が異なる。ブロックアドレスのLSBが「０」
のときには、データW₁は４ビットのコントロールIDと４
ビットのデータIDからなり、データW₂のブロックアドレ
スの上位３ビットはフォーマットIDとされる。

ブロックアドレスのLSBが「１」のときにはデータW₁
及びデータW₂の上位の３ビットはプログラムナンバーを
示す。この場合、プログラムナンバーは３ディジットの
BCDコードで表わされ、データW₂のブロックアドレスの
上位３ビットPNO−１は最上位桁を、データW₁の上位４
ビットPNO−２は真中の桁を、下位４ビットPNO−３は最
下位の桁を、それぞれ表わすもので、プログラムナンバ
ーは〔001〕〜〔799〕まで表わされる。なお、〔000〕
はプログラムナンバーが記録されていないことを示し、
また〔0AA〕はプログラムナンバーが無効であることを
示す。

ブロックアドレスのLSBが「０」であるサブコードブ
ロックと「１」であるサブコードブロックは、各サブコ
ード領域SUBの８ブロックのうち４個ずつ交互に記録さ
れる。

また、コントロールIDは例えば４ビット（４種類）の
ID（識別信号）から成り、目次を表わすための目次識別
信号（TOC−ID）、不要情報部分をスキップするための
スキップ識別信号（SKIP−ID）、プログラムの開始を表
わすためのプログラムスタート識別信号（START−I
D）、情報の優先度を表わすため優先識別信号（PRIORIT
Y−ID）が含まれる。ここでプログラムスタート識別信
号の記録の仕方は特願昭60−98969号に開示され、スキ
ップ識別信号の記録の仕方は特願昭60−116213号に開示
されている。

Ｄ発明が解決しようとする問題点ところで、このような識別信号のうち、プログラムス
タート識別信号及びスキップ識別信号は夫々例えば９
秒、１秒しか記録されてなく、これ等を消去しようとす
る場合、記録されている場所をサーチするのが大変であ
りまた、消去する場合“0"データの記録であるからどこ
まで消去したのかがわからず、しかも消去を開始するタ
イミングが難しく、小さな消し残りが生ずる等の欠点が
あった。

この発明は斯る点に鑑みてなされたもので、プログラ
ムスタート識別信号またはスキップ識別信号の位置のサ
ーチや消去を自動的に行うことにより、サーチするため
の煩わしさ、消去、開始、終了のタイミングの難しさを
なくし、小さな消し残しをなくして確実に所望の識別信
号を消去することができる記録再生装置を提供するもの
である。

Ｅ問題点を解決するための手段この発明による記録再生装置は、テープに記録された
識別信号を検出し、そのときのPCM領域とサブコード領
域のトラック上で上記PCM領域中のアドレス信号を記憶
して、このアドレス信号に基づいて識別信号の内容を変
化して再記録するように構成している。

Ｆ作用テープに記録されたプログラムスタートまたはスキッ
プ識別信号の変化点を検出する。そして、この検出した
時点のPCM領域中のアドレス信号すなわちフレームアド
レスを記憶する。そして、このフレームアドレスを読み
乍らアフレコモードを設定し、このアフレコモード中に
識別信号の内容を変化して再記録すなわちプログラムス
タートまたはスキップ識別信号を“1"より“0"に変化し
て、この“0"を再記録する。これにより前に記録されて
いた“1"のプログラムスタートまたはスキップ識別信号
は消去され、所望の識別信号を自動的に且つ確実に消去
できる。

Ｇ実施例以下、この発明の一実施例を第１図〜第４図に基づい
て詳しく説明する。

G₁ 回路構成第１図は本実施例の回路構成を示すもので、同図にお
いて、入力端子（１）からのアナログ信号はローパスフ
ィルタ（２）を通してアナログ−ディジタル変換器
（３）に供給され、ここでアナログ信号よりディジタル
信号に変換された後スイッチ回路（４）の接点ａ側を介
して記録信号発生回路（５）に供給される。またスイッ
チ回路（４）を接点ｂ側に切り換えることにより端子
（６）よりディジタル信号を記録信号発生回路（５）へ
直接供給することも可能である。

そして、この記録信号発生回路（５）では、タイミン
グ発生回路（７）からのタイミング信号に基づいてデー
タの誤り訂正符号の付加やインターリーブ或いは変調を
行う等の信号処理を行った後、スイッチ回路（８）に供
給する。このスイッチ回路（８）は回転磁気ヘッド（11
A），（11B）を切り換えるためのものであって、タイミ
ング信号発生回路（７）からの切り換え信号によって、
ヘッド（11A）のテープ当接期間を含む半回転期間ヘッ
ド（11B）のテープ当接期間を含む半回転期間とで交互
に切り換えられる。このタイミング発生回路（７）は図
示せずもパルス発生器からの回転ヘッド（11A），（11
B）の回転駆動用モードの回転に同期して得られる回転
ヘッド（11A），（11B）の回転移送を示す30Hzのパルス
が供給されている。タイミング発生回路（７）からの切
り換え信号により切り換えられたスイッチ回路（８）か
らの信号はアンプ（9A），（9B）で増幅された後、夫々
スイッチ回路（10A），（10B）の接点Ｒ側を介して回転
ヘッド（11A），（11B）に供給され、リール（12），
（13）間に巻回された磁気テープ（14）に記録される。
スイッチ回路（10A）及び（10B）は記録時は接点Ｒ側に
接続され、再生時にはＰ側に切り換えられる。

また、（15A），（15B）は再生時スイッチ回路（10
A），（10B）が接点Ｐ側に切り換えたとき反応する回転
ヘッド（11A），（11B）からの再生出力が供給されるア
ンプであって、これらのアンプ（15A），（15B）の各出
力はスイッチ回路（16）に供給される。スイッチ回路
（16）はタイミング信号発生回路（７）からの30Hzの切
り換え信号により記録時と同様にヘッド（11A）のテー
プ当接期間を含む半回転期間と、ヘッド（11B）のテー
プ当接期間を含む半回転期間とで交互に切り換えられ
る。

そして、スイッチ回路（16）で切り換えられた出力信
号は電磁変換系を構成しているイコライザ（17）、比較
器（18）及びPLL回路（19）を通して誤り訂正回路（2
0）に供給され、ここで必要に応じて誤り訂正がなされ
る。そして更にディジタル−アナログ変換器（21）に供
給され、ここでディジタル信号よりアナログ信号に変換
された後ローパスフィルタ（22）を通して出力端子（2
3）に元のアナログ信号として取り出される。

また、ディジタルデータを直接取り出したい場合には
誤り訂正回路（20）の出力側の端子（24）より導出する
ことができる。

また、誤り訂正回路（20）の出力側にインターフェー
スとして働くサブコードマイクロコンピュータ（25）が
設けられ、ここで、プログラム番号やタイムコード等を
含むサブコード等が抜き取られてマイクロコンピュータ
を用いたシステムコントローラ（26）に供給される。シ
ステムコントローラ（26）によって全体のシステムが制
御されるようになっている。

システムコントローラ（26）に対して操作に必要な複
数個のボタンが設けられ、ここでは代表的にプログラム
スタート識別信号消去用ボタン（27）、スキップ識別信
号消去用ボタン（28）のみを示す。

（30）はシステムコントローラ（26）により制御され
るドラムサーボ回路であって、このドラムサーボ回路
（30）によって、回転ヘッド（11A），（11B）が取付け
られているドラム（図示せず）を回転しているドラムモ
ータ（31）を制御するようにする。リール（12），（1
3）に対してリール駆動回路（32）が設けられ、このリ
ール駆動回路（32）からの駆動信号がリールモータ（3
3），（34）を介してリール（12），（13）に夫々供給
される。リール駆動回路（32）はシステムコントローラ
（26）からのモード切換信号に応じてリールモータ（3
3），（34）に印加する駆動信号のレベルを換えてや
る。

（35）はシステムコントローラ（26）により制御され
るキャプスタンサーボ回路であって、このキャプスタン
サーボ回路（35）によりキャプスタン（36）を回転駆動
するキャプスタンモータ（37）が制御される。また、キ
ャプスタン（36）に対して図示せずもピンチローラと、
これを弾性力に抗して制御するプランジャ回路が設けら
れる。

（29）はスイッチ回路（16）の出力側に設けられたRF
信号のエンベロープを検出するためのRFエベロープ検波
回路であって、このエンベロープ検波回路（29）の出力
がシステムコントローラ（26）に供給される。

G₂ データの構成一本のトラックに記録されるデータの全体が１セグメ
ントと称される記録データの単位量を１ブロックとする
時に、１セグメントには、196ブロック（7500μsec）の
データが含まれる。トラックの端部に相当する１セグメ
ントの両端の夫々にマージン（11ブロック）が設けられ
る。このマージンの夫々に隣接してサブコード１及びサ
ブコード２が記録される。この２つのサブコードは、同
一のデータであって、二重記録がなされている。サブコ
ードは、プログラムナンバー、タイムコードである。サ
ブコードの８ブロックの記録領域の両側にPLLのラン・
イン区間（２ブロック）及びポスト・アンブル区間（１
ブロック）が配されている。

また、データの記録がなされないインター・ブロック
・ギャンプが設けられ、３ブロックのインター・ブロッ
ク・ギャップに挟まれ、ATF用のパイロット信号が５ブ
ロックにわたって記録されている。１セグメントの中央
部の130ブロックの長さの領域内で、２ブロックノPLLの
ラン・イン区間を除く128ブロックの長さの領域に記録
処理がなされたPCM信号が記録される。このPCM信号は、
回転ヘッドが1/2回転する時間のオーディオ信号と対応
するデータである。

第２図は、PCM信号の１ブロックのデータ構成を示
す。１ブロックの先頭に８ビット（１シンボル）のブロ
ッブ同期信号が付加され、次に８ビットのPCM−IDが付
加される。PCM−IDの次に、ブロックアドレスが付加さ
れる。このPCM−ID及びブロックアドレスの２シンボル
（W₁及びW₂）に関して、単純パリティのエラー訂正符号
化の処理が行われ、８ビットのパリティがブロックアド
レスの次に付加される。ブロックアドレスは、第３図に
示すように、最上位ビット（MSB）を除く７ビットによ
り構成され、この最上位ビットが“0"とされることによ
り、PCMブロックであることが示される。

７ビットのブロックアドレスが（00）〜（7F）（16進
表示）と順次変化する。ブロックアドレスの下位３ビッ
トが（000）（010）（100）（110）の各ブロックに記録
されるPCM−IDが定められている。ブロックアドレスの
下位３ビットが（001）（011）（101）（111）の各ブロ
ックアドレスは、PC−IDのオプショナルコードが記録可
能とされている。PCM−ID中には、夫々２ビットのID1〜
ID8と４ビットのフレームアドレスが含まれる。ID1〜ID
7は、夫々識別情報が定義されるている。32個のID8によ
り、パックが構成される。例えば、ID1は、フォーマッ
トIDであり、オーディオ用か他の用途かがIDにより識別
され、IDにより、プリエンファシスのオン／オフとプリ
エンファシスの特性が識別され、ID3により、サンプリ
ング周波数が識別される。上述のID1〜ID7とフレームア
ドレスは、インターリーブペアのセグメントで同一のデ
ータとされる。

G₃ 動作の説明次に第４図を参照してこの発明の動作を説明する。な
お、プログラムスタート識別信号のスキップ識別信号の
消去の動作は略同一であるので、並行して説明する。

第４図において、ステップ（イ）でプログラムスター
ト識別信号消去用ボタン（27）またはスキップ識別信号
用ボタン（28）を押し、最初の手前の識別信号（ID）を
消す。ステップ（ロ）で３倍速又は16倍速のリバースモ
ードとなしテープ（14）を反転し、識別信号をサーチす
る。ステップ（ハ）でサブコードマイコン（25）を介し
てシステムコントローラ（26）において、識別信号が
“1"から“0"に変化したか否かチェックし、変化しなけ
れば変化するまで待ち、変化したらステップ（ニ）で反
転した状態で0.5秒待ちすなわち0.5秒の間にATFがロッ
クした等のシステムの立上りを確認してステップ（ホ）
でフオワードモードに入る。

ステップ（ヘ）で識別信号が“0"から“1"に変化した
か否かをシステムコントローラ（26）においてチェック
し、変化しなければ変化すまるで待ち、変化したらステ
ップ（ト）でその変化した点でのフレームアドレスをシ
ステムコントローラ（26）において記憶する。なおスキ
ップ識別信号の消去の場合フレームアドレスの他に他の
サブコード例えば１フレーム分のプログラムスタート識
別信号やプログラムナンバー或いはタイムコードをも記
憶する。

ステップ（チ）でリバースモードに入り、１倍速で先
に記憶したフレームアドレスをチェックしながら戻り、
ステップ（リ）で識別信号が“1"から“0"に変化したか
否かまたフレームアドレスが存在しているか否かをシス
テムコントローラ（26）で確認し、NOであれば動作を続
行し、YESであればステップ（ヌ）で1.5秒待ってシステ
ムの立上りを見て、ステップ（ル）でフォーワードに入
る。そしてフレームアドレスを読み乍らテープ（14）を
フォーワード方向に送る。そしてステップ（ヲ）で現在
読んでいるフレームアドレスが先に記憶したハレームア
ドレスの２フレーム前か否かをシステムコントローラ
（26）でチェックする。２フレーム前でなければ２フレ
ーム前になるまで待ち、２フレーム前になったらステッ
プ（ワ）に進む。

ステップ（ワ）で“0"のデータを所定時間アフレコす
る。すなわちプログラムスタート識別信号消去の場合プ
リアンブル２のフレーム分、プログラムスタート識別信
号300フレーム分、ポストアンブル30フレーム分合計332
フレームに対して“0"のデータがアフレコされる。ま
た、スキップ識別信号消去の場合プリアンブル２フレー
ム分、スキップ識別信号30プレーム分、ポストアンブル
３フレーム分合成35フレーム分に対して“0"のデータが
アフレコされる。またスキップ識別信号消去の場合、他
の識別信号は記憶したものがそのままアフレコされ、タ
イムコードは内挿でインクリメントされる。

ステップ（カ）でプログラムスタート識別信号消去の
場合は332フレーム、スキップ識別信号消去の場合35フ
レーム経過したか否かをシステムコントローラ（26）に
おいて判断し、経過してなければ経過するまで待ち、経
過したらステップ（ヨ）でアフレコを中止する。そし
て、ステップ（タ）で停止またはフォーワード等任意の
モードに入り、ステップ（レ）でリターンする。

また、消去動作中止述の如くフレームアドレスを読ん
でいるが、信号が記録されていない部分ではそれが読め
ず動作が続行できない。そこで本実施例では、無信号部
に入った場合直ちにフォーワードモードに入ることによ
り無信号部での動作を可能にする。すなわち、ステップ
（ソ）でシステムコントローラ（26）にエンベローブ検
波回路（29）から供給されているRF信号がなくなると、
ステップ（ツ）識別信号を消去中か否かをシステムコン
トローラ（26）において確認し、そうであればステップ
（ネ）で直ちにフォーワードモードに入り、ステップ
（ナ）でATFロックしたか否かをシステムコントローラ
（26）で判断し、ATFロックしてなければロックするま
で待ち、ロックしたらステップ（ワ）に進み、以後上述
と同様の動作を繰り返す。また、ステップ（ツ）で識別
信号を消去中でなければ直ちにステップ（ラ）に進んで
リターンする。

Ｈ発明の効果上述の如くこの発明によれば、テープに記録された識
別信号を検出し、そのときのPCM領域中のアドレス信号
を記録し、このアドレス信号に基づいて識別信号の内容
を変化して再記録するようにしたので、識別信号を自動
的に且つ確実に消去することができ、小さな消し残りが
生ずるようなこともない。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
及び第３図はこの発明で使用されるデータ構成を示す線
図、第４図はこの発明の動作に供するためのフローチャ
ート、第５図は回転ヘッド式PCMオーディオ信号記録再
生装置に用いられるテーブルフォーマットの一例を示す
図、第６図は記録トラックのサブコード領域に記録され
る構成のフォーマットの一例を示す図である。（５）は記録信号発生回路、（11A），（11B）は回転ヘ
ッド、（12），（13）はリール、（14）は磁気テープ、
（20）は誤り訂正回路、（25）はサブコードマイクロコ
ンピュータ、（26）はシステムコントローラ、（27）は
プログラムスタート識別信号消去用ボタン、（28）はス
キップ識別信号消去用ボタン、（29）はRFエンベローブ
検波回路、（30）はドラムサーボ回路、（31）はドラム
モータ、（32）はリール駆動回路、（33），（34）はリ
ールモータ、（35）はキャプスタンサーボ回路、（37）
はキャプスタンモータである。

Claims

(57)【特許請求の範囲】

【請求項１】情報プログラムと該情報プログラムの識別
信号とが記録された記録媒体から上記識別信号を消去す
る記録再生装置において、上記識別信号が記録されている先頭アドレスを検出する
検出手段と、上記検出手段にて上記識別信号の先頭アドレスが検出さ
れるまでの期間、上記記録媒体を移送する移送手段と、上記検出手段にて検出した上記識別信号の先頭アドレス
を記憶する記憶手段と、上記記憶手段に記憶した上記識別信号の先頭アドレスに
基づいて所定時間、上記識別信号を消去する識別信号消
去手段とを備えて成る記録再生装置。