JP2547738B2 - Color image processing device - Google Patents
Color image processing deviceInfo
- Publication number
- JP2547738B2 JP2547738B2 JP61176161A JP17616186A JP2547738B2 JP 2547738 B2 JP2547738 B2 JP 2547738B2 JP 61176161 A JP61176161 A JP 61176161A JP 17616186 A JP17616186 A JP 17616186A JP 2547738 B2 JP2547738 B2 JP 2547738B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- data
- input
- image data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Electrophotography (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
Description
【発明の詳細な説明】 ＜発明の属する分野＞ 本発明は、カラー画像をデジタル画像処理する装置、
例えば、デジタル・カラー複写機、カラー・イメージ・
スキヤナ、カラー・プリンタ等に関する。Description: FIELD OF THE INVENTION The present invention relates to an apparatus for digital image processing of color images,
For example, digital color copiers, color images,
Related to scanners, color printers, etc.
＜従来の技術の説明＞ 従来、例えばデジタルカラー複写機では、各色R,G,B
のデータを読取り、読み取った画像データをデジタル信
号に変換した後、データ処理を行ない、レーザービーム
プリンタ、液晶プリンタ、インクジエツトプリンタ等を
用いてカラー画像を形成している。<Description of Prior Art> Conventionally, for example, in a digital color copying machine, each color R, G, B
Data is read, the read image data is converted into a digital signal, data processing is performed, and a color image is formed using a laser beam printer, a liquid crystal printer, an ink jet printer, or the like.
そしてかかるデータ処理はR,G,B信号或はイエローY,
マゼンタM,シアンC,ブラツクBKの記録色信号を並列に処
理していた。And such data processing is performed by R, G, B signals or yellow Y,
The recording color signals of magenta M, cyan C, and black BK were processed in parallel.
従って各色信号毎に同じ回路が必要となり、回路規模
が大きくなり、かつ価格的にも高価なものとなってい
た。Therefore, the same circuit is required for each color signal, the circuit scale becomes large, and the price becomes expensive.
＜発明の目的＞ 本発明は上述従来例に鑑みなされたもので、入力され
るシリアルな画像データを可能な限り、各色別々な回路
を持つことなくシリアルなままリアルタイムに処理を行
う装置を提供することを目的とする。<Objects of the Invention> The present invention has been made in view of the above-mentioned conventional example, and provides an apparatus for processing input serial image data in real time as serially as possible without having separate circuits for each color. The purpose is to
＜実施例＞ 第１図に本実施例のカラー画像処理ブロツク図を示
す。<Embodiment> FIG. 1 shows a color image processing block diagram of the present embodiment.
図において100R,100G,100Bは夫々原稿のR,G,B成分を
検出するCCDラインセンサである。ラインセンサからの
各色信号はアナログデジタル変換器110で各色信号を順
にデジタル値に変換される。In the figure, 100R, 100G, and 100B are CCD line sensors that detect the R, G, and B components of a document, respectively. Each color signal from the line sensor is sequentially converted into a digital value by the analog-digital converter 110.
従ってA/D変換器110はB,G,R,B,G,R−−の順にデジタ
ルデータを出力する。Therefore, the A / D converter 110 outputs digital data in the order of B, G, R, B, G, R--.
得られたデジタルデータは補色変換回路120で補色デ
ータY,M,Cに変換され、Y,M,C,Y,M,C−−の順に出力され
る。The obtained digital data is converted into complementary color data Y, M, C by the complementary color conversion circuit 120 and output in the order of Y, M, C, Y, M, C--.
得られた色順次のカラー画像データは時間軸変換部20
0aに送られる。時間軸変換部は、入力される画像データ
とそれ以降の画像データとで周波数が異なる為、時間軸
変換部200aで制御部200より送られる時間軸変換制御信
号によって周波数変換が行なわれ出力される。出力され
た画像データ（以降、入力画像データ）は、シリアル、
パラレル変換部201に送られ、Ｙ（イエロー）、Ｍ（マ
ゼンタ）、Ｃ（シアン）のパレル信号に変換した後、マ
スキング部202及びセレクター203に送られる。The obtained color-sequential color image data is converted into the time axis conversion unit 20.
Sent to 0a. Since the frequency of the input image data is different from that of the subsequent image data in the time-axis conversion unit, the time-axis conversion unit 200a performs frequency conversion by the time-axis conversion control signal sent from the control unit 200 and outputs the frequency-converted signal. . The output image data (hereinafter input image data) is serial,
It is sent to the parallel conversion unit 201, converted into Y (yellow), M (magenta), and C (cyan) parel signals, and then sent to the masking unit 202 and the selector 203.
マスキング部202では、出力インクの色のにごりを補
正する為の回路で、次式の様な演算を行なっている。The masking unit 202 is a circuit for correcting the turbidity of the color of the output ink, and performs a calculation as in the following equation.
これら９つの係数は制御部200からのマスキング制御
信号により決定されるマスキング部202でインクのにご
りを補正した後、シリアル信号としてセレクター部203
及びUCR部205に入力される。 These nine coefficients are determined by the masking control signal from the control unit 200. After the masking unit 202 corrects the ink turbidity, the selector unit 203 outputs a serial signal.
And UCR section 205.
セレクター203には、入力画像データ、及びマスキン
グ部202より出力される画像データが入力される。Input image data and image data output from the masking unit 202 are input to the selector 203.
セレクター203では、通常制御部200より送られるセレ
クター制御信号１により入力画像データを選択してい
る。入力系での色補正が充分に行なわれていない場合
は、制御信号１によりマスキング部202出力の画像デー
タが選択され出力される。セレクター203より出力され
るシリアル画像データは、黒抽出部204に入力される。
一画素におけるY,M,Cの最小値を黒データとする為、黒
抽出部204ではY,M,Cの最小値を検出している。検出され
た黒データは、UCR205に入力される。In the selector 203, the input image data is selected by the selector control signal 1 normally sent from the control unit 200. When the color correction in the input system is not sufficiently performed, the image data output from the masking unit 202 is selected and output by the control signal 1. The serial image data output from the selector 203 is input to the black extraction unit 204.
Since the minimum value of Y, M, C in one pixel is used as black data, the black extraction unit 204 detects the minimum value of Y, M, C. The detected black data is input to UCR205.
UCR部205ではY,M,Cの各信号より抽出した黒データ分
をさし引いている。又、黒データに関しては、単に係数
をかけている。UCR部205に入力された黒データはマスキ
ング部202より送られる画像データとの時間のズレを補
正した後、次式の演算が行なわれる。The UCR unit 205 subtracts the black data extracted from each of the Y, M, and C signals. The black data is simply multiplied by the coefficient. The black data input to the UCR unit 205 is corrected for the time lag with the image data sent from the masking unit 202, and then the following equation is calculated.
Ｙ′＝Ｙ−a1Bk Ｍ′＝Ｍ−a2Bk Ｃ′＝Ｃ−a3Bk Bk′＝a4Bk Y,M,C,Bk ：抽出部、入力データ Ｙ′,M′,C′,Bk′ ：抽出部、出力データ 係数（a1,a2,a3,a4）は制御部200より送られるUCR制御
信号により決定される。Y '= Y-a 1 Bk M' = M-a 2 Bk C '= C-a 3 Bk Bk' = a 4 Bk Y, M, C, Bk: Extraction unit, input data Y ', M', C ′, Bk ′: extractor, output data The coefficients (a 1 , a 2 , a 3 , a 4 ) are determined by the UCR control signal sent from the controller 200.
UCR部205より出力されたデータは、次にγ，オフセツ
ト部206に入力される。The data output from the UCR unit 205 is then input to the γ, offset unit 206.
γ，オフセツト部206では、次式の様な階調補正が行
なわれる。The .gamma., offset section 206 performs gradation correction as in the following equation.
Ｙ′＝b1（Ｙ−C1） Ｍ′＝b2（Ｍ−C2） Ｃ′＝b3（Ｃ−C3） Bk′＝b4（Bk−C4） Y,M,C,Bk ：γ，オフセツト部入力データ Ｙ′,M′,C′,Bk′ ：γ，オフセツト部出力データ 又、上式での係数（b1〜b4,C1〜C4）は制御部200より
送られるγ，オフセツト制御信号により決定される。 Y '= b 1 (Y- C 1) M' = b 2 (M-C 2) C '= b 3 (C-C 3) Bk' = b 4 (Bk-C 4) Y, M, C, Bk: γ, offset section input data Y ', M', C ', Bk': γ, offset section output data Further, the coefficients (b 1 to b 4 , C 1 to C 4 ) in the above equation are the control section 200. Determined by the .gamma., Offset control signal sent from.
γ，オフセツト部206で階調補正された信号は、次に
Ｎライン分の画像データを記憶するラインバツフア207
に入力される。このラインバツフア207では、制御部200
より送られるメモリー制御信号により後段の平滑化、エ
ツジ強調部208に必要な５ラインのデータを５ラインパ
ラレルで出力する。この５ライン分の信号は、制御部20
0からのフイルター制御信号によりフイルターサイズ可
変の空間フイルターに入力され、平滑化、その後エツジ
強調が行なわれる。平滑化は、注目画素と周辺画素の平
均値を注目画素の濃度値とする事により画像のノイズの
除去を行なう。又、第２図に示す様に注目画素データと
平滑化された信号の差分をエツジ信号とし、これを注目
画素データに加算する事によりエツジ強調が行なわれ
る。平滑化エツジ強調部208の詳細な説明は後述する。The signal whose gradation has been corrected by the .gamma., offset section 206 is the line buffer 207 which stores the image data for N lines next.
Is input to In this line buffer 207, the control unit 200
The data of 5 lines necessary for the smoothing and edge emphasizing unit 208 in the subsequent stage is output in parallel by 5 lines by the memory control signal sent from the device. The signals for these five lines are sent to the control unit 20.
A filter control signal from 0 is input to a spatial filter whose filter size is variable, smoothing, and then edge enhancement is performed. The smoothing removes noise from the image by setting the average value of the target pixel and the peripheral pixels as the density value of the target pixel. Further, as shown in FIG. 2, the edge enhancement is performed by setting the difference between the pixel data of interest and the smoothed signal as an edge signal and adding this to the pixel data of interest. A detailed description of the smoothing edge enhancement unit 208 will be given later.
平滑化、エツジ強調部208より出力された画像データ
は、色変換部209に入力され、制御部200からの色変換制
御信号により、色変換が行なわれる。デジタイザー装置
等により、あらかじめ変換する色と変換される色、及び
その信号が有効な領域を入力しておき、そのデータにも
とづき色変換部209で画像データの置き換えを行なって
いる。本実施例では、色変換部209の詳細な説明は省略
する。平滑化、エツジ強調部208より出力される画像信
号と色変換後の画像信号は、セレクター210に入力さ
れ、セレクター制御信号２により出力すべき画像データ
を選択する。どちらの画像データを選択するかは、前
記、デジタイザー装置等より入力される有効な領域を指
定する事により決定される。セレクター210で選択され
た画像信号は、不図示のバツフアメモリと二値化処理分
のディザ処理部211に入力される。The image data output from the smoothing / edge enhancing unit 208 is input to the color conversion unit 209, and color conversion is performed by a color conversion control signal from the control unit 200. A digitizer device or the like inputs in advance a color to be converted, a color to be converted, and an area where the signal is valid, and the color conversion unit 209 replaces the image data based on the data. In this embodiment, detailed description of the color conversion unit 209 is omitted. The image signal output from the smoothing / edge enhancing unit 208 and the image signal after color conversion are input to the selector 210, and the image data to be output is selected by the selector control signal 2. Which image data is selected is determined by designating an effective area input from the digitizer device or the like. The image signal selected by the selector 210 is input to a buffer memory (not shown) and a dither processing unit 211 for binarization processing.
ここではバツフアメモリに入力される系についての説
明を省略する。Here, description of the system input to the buffer memory is omitted.
二値化処理について説明を行なう。二値化処理される
画像データは、第１図のデイザ部211にY,M,C,Bkの順に
シリアル8bitで入力される。The binarization process will be described. The image data to be binarized is serially input in 8 bits in the order of Y, M, C and Bk to the dither unit 211 of FIG.
デイザ部211では、各色について主走査方向6bit、副
走査6bit又は、主走査方向4bit、副走査方向8bitのメモ
リ空間を有しており、制御部200からのデイザ制御信号
によりデイザマトリツクスサイズ、及びマトリツクス内
のデイザ閾値が設定される。デイザ回路動作時にメカ的
主走査方向は、CCDラインセンサの１ラインの画像読み
取り区間信号、副走査方向は、画像ビデオクロツクをそ
れぞれカウントし、メモリー空間上の設定デイザ閾値を
読み出す。又、このメモリー空間をシリアルにY,M,C,Bk
と切り換える事によりシリアルなデイザ閾値が得られ
る。次にこの閾値は、図示しない比較器に入力されセレ
クター210より入力される画像データと大小を比較す
る。The dither unit 211 has a memory space of 6 bits in the main scanning direction for each color, 6 bits in the sub-scanning direction, or 4 bits in the main scanning direction, and 8 bits in the sub-scanning direction. And the dither threshold in the matrix is set. During operation of the dither circuit, the mechanical main scanning direction counts the image reading section signal of one line of the CCD line sensor, and the sub scanning direction counts the image video clock, and reads the set dither threshold value in the memory space. In addition, this memory space is serially Y, M, C, Bk
By switching to, a serial dither threshold can be obtained. Next, this threshold value is compared with the image data input to the comparator (not shown) and input from the selector 210.
比較器からの出力は、 画像データ＞閾値:1 画像データ≦閾値:0 が出力される。このデータは、次にシリアル・パラレル
変換部においてパラレル4bitのデータとして出力され
る。The output from the comparator is image data> threshold value: 1 image data ≦ threshold value: 0. This data is then output as parallel 4-bit data in the serial / parallel converter.
次に第１図の各処理装置の具体的回路について以下詳
細に説明する。Next, a specific circuit of each processing device shown in FIG. 1 will be described in detail below.
まず時間軸変換部200aについて説明する。時間軸変換
部200aは、第3a図に示す様にFiF0メモリー200′（μPD4
2505C;日本電気製）で構成されている。このFiF0メモリ
ー200′は、書き込み及び読み出し用カウンターがそれ
ぞれ独立に内蔵されており、書き込み及び読み出しが独
立に制御できる構成となっている。First, the time axis conversion unit 200a will be described. As shown in FIG. 3a, the time axis conversion unit 200a includes a FiF 0 memory 200 ′ (μPD4
2505C; made by NEC). This FiF 0 memory 200 'has a built-in write and read counter independently, and has a configuration in which write and read counters can be controlled independently.
第3b図に示す様に一ライン分のデータが入力する前の
タイミングで発生するリセツト信号▲▼が入力
され入力画像信号期間を示す信号WEがイネーブルになっ
たらFiF0メモリの０番地よりイネーブルの間、順次書き
込みが行なわれる。又、読み出しも同様に一ライン分の
データを出力する前のタイミングで発生するリセツト信
号▲▼が入力され出力側からの読出要求信号RE
がイネーブルになったらFiF0メモリー200′の０番地よ
りイネーブルの間、順次読み出しが行なわれる。又、RE
がデイセーブル状態になったら、読み出しカウンター
は、そのアドレスで保持され、再びイネーブル状態にな
るまで、データの読み出しは行なわれない構成となって
いる。As shown in FIG. 3b, when the reset signal ▲ ▼ generated at the timing before the data for one line is input and the signal WE indicating the input image signal period is enabled, the signal is enabled from address 0 of the FiF 0 memory. During this period, writing is sequentially performed. Similarly, for reading, the reset signal ▲ ▼ generated at the timing before the data for one line is output is input and the read request signal RE from the output side is input.
When is enabled, reading is sequentially performed from the address 0 of the FiF 0 memory 200 'while it is enabled. Also, RE
When is disabled, the read counter is held at that address and data is not read until it is enabled again.
本実施例では、第3b図に示す様に書き込み時、毎ライ
ンの頭でリセツト信号▲▼を入力しデータの区
間WEをイネーブル状態とし０番地より順次書き込みを行
なう。又、読み出しは毎ラインの頭で▲▼を入
力し黒データを挿入する部分REをデイセーブル状態にす
る事により０番地より読み出しを行なっている。従って
第3b図に示す如き信号DATAOUTが得られ、黒Bk用の空時
間が設けられる。尚それぞれのFiF0制御信号▲
▼，▲▼,WE,REは、制御部200より送られる時
間軸変換制御信号に相当する。In the present embodiment, as shown in FIG. 3b, at the time of writing, the reset signal ▲ ▼ is input at the head of each line to enable the data section WE and writing is sequentially performed from address 0. In addition, reading is performed from address 0 by inputting ▲ ▼ at the beginning of each line and disabling the portion RE into which black data is inserted. Therefore, the signal DATAOUT as shown in FIG. 3b is obtained, and the empty time for black Bk is provided. Each FiF 0 control signal ▲
▼, ▲ ▼, WE, and RE correspond to the time axis conversion control signals sent from the control unit 200.
次にシリアルパラレル変換部201でY,M,Cのシリアルカ
ラー信号をパラレル信号に変換する。変換部201の回路
を第４図に示す。Next, the serial / parallel converter 201 converts the Y, M, and C serial color signals into parallel signals. The circuit of the conversion unit 201 is shown in FIG.
第４図において40〜44はラツチングレジスタで、45は
ラツチ制御器である。ラツチ制御器45は各色信号の種類
を示すモード信号６でラツチングレジスタのラツチタイ
ミングを決定する。又、レジスタ40,41は遅延用のレジ
スタである。レジスタ42,43,44に夫々C,M,Yが入力され
た時ラツチ制御器が信号46を出力し、レジスタ42,43,44
をラツチする。依ってラツチ42,43,44からは夫々Y,M,C
の出力が得られる。In FIG. 4, reference numerals 40 to 44 are latching registers, and 45 is a latch controller. The latch controller 45 determines the latch timing of the latching register by the mode signal 6 indicating the type of each color signal. The registers 40 and 41 are delay registers. When C, M and Y are input to registers 42, 43 and 44 respectively, the latch controller outputs signal 46 and registers 42, 43 and 44
Latch on. Therefore, from Latch 42, 43, 44 respectively Y, M, C
Output is obtained.
次にシリアル・パラレル変換部201にY,M,Cのシリアル
カラー信号を色順次画像データがパラレルに変換された
後マスキング部202に入る。マスキング部では、第５図
に示す様に乗算テーブルRAM220〜222を用いて、テーブ
ル変換が行なわれている。第5a図を用いてＹデータのみ
について説明を行なうと、入力されるY0の画素データ１
サイクル中に上記テーブルRAM220〜222を色情報により
４回切り換える事によりa11Y0,a21Y0,a31Y0,0がシリア
ルに得られる。M,Cに対しても同様にa12M0,a22M0,a
32M0,0及びa13C0,a23C0,a33C0,0の順に得られる。この
後に加算器223で加算を行なう事により、下記の様なマ
スキング演算が行なわれ色順次に出力される。Next, the serial color signals of the Y, M, and C serial color signals are converted into parallel in the serial / parallel conversion unit 201, and then enter the masking unit 202. In the masking section, table conversion is performed using the multiplication table RAMs 220 to 222 as shown in FIG. Explaining only Y data with reference to FIG. 5a, input pixel data 1 of Y 0
A 11 Y 0 By the above table RAM220~222 switched four times the color information, a 21 Y 0, a 31 Y 0, 0 is obtained serially during the cycle. Similarly for a and M, a 12 M 0 , a 22 M 0 , a
32 M 0,0 and a 13 C 0 , a 23 C 0 , a 33 C 0 , 0 are obtained in this order. After that, addition is performed by the adder 223, so that the following masking calculation is performed and the colors are sequentially output.
次に黒抽出部204について第６図を用いて説明する。
入力される画像データは、Y,M,C,α（空）の順で入力さ
れる。ここでαは、8bitの画像データの場合ならヘキサ
表示（Ｈ）でFFHになる様にデータ補正されている。こ
の様な色順次の画像データは、コンパレータ224及びフ
リツプフロツプ225に入力される。ここでαのデータ（F
FH）が入力された時は強制的にフリツプフロツプ225で
データを保持する様になっている。次にフリツプフロツ
プ225に保持されたデータと画像入力データが順次比較
される。 Next, the black extraction unit 204 will be described with reference to FIG.
The input image data is input in the order of Y, M, C, α (empty). Here, in the case of 8-bit image data, α is data-corrected so that it becomes FFH in hexadecimal display (H). Such color-sequential image data is input to the comparator 224 and the flip-flop 225. Where α data (F
When FH) is input, the flip-flop 225 is forced to hold the data. Next, the data held in the flip-flop 225 and the image input data are sequentially compared.
入力画像データ＜フリツプフロツプ225保持データの
場合のみコンパレータ224からの信号によりラツチタイ
ミング発生器227からフリツプフロツプ225にラツチパル
スが送られ、入力画像データが保持される。１画素分の
画像データ（Y,M,C）の比較が行なわれたらフリツプフ
ロツプ225に保持されたY,M,Cの最小画像データがフリツ
プフロツプ226に保持される。この様にして色順次の画
像データのままY,M,Cの最小値の抽出、即ち黒抽出が行
なわれ抽出された黒データが出力される。Only when the input image data <the flip-flop 225 hold data, a latch pulse is sent from the latch timing generator 227 to the flip-flop 225 by the signal from the comparator 224, and the input image data is held. When the image data (Y, M, C) for one pixel is compared, the minimum image data of Y, M, C held in the flip-flop 225 is held in the flip-flop 226. In this way, the minimum value of Y, M, and C, that is, black extraction is performed with the color-sequential image data as it is, and the extracted black data is output.
次にUCRについて第７図を用いて説明を行なう。黒デ
ータは、係数乗算テーブルRAM228に入る。又、この他に
制御部200から色判別用の色モード信号が入力されてい
る。一画素の黒データが入力されている間に色モードが
Y,M,C,Bkと変わる。この色情報により、色ごとに係数の
テーブルが切り換わり、各色ごと独立に係数の乗算が行
なわれる。係数を乗じた黒データは、次の減算器229で
色順次に送られる画像データから減算され出力される。Next, UCR will be described with reference to FIG. The black data enters the coefficient multiplication table RAM 228. In addition to this, a color mode signal for color discrimination is input from the control unit 200. While the black data of one pixel is being input, the color mode
It changes with Y, M, C, Bk. With this color information, the coefficient table is switched for each color, and the coefficient is multiplied independently for each color. The black data multiplied by the coefficient is subtracted from the image data sent in color order by the next subtractor 229 and output.
次にγオフセツト部（第８図）について説明する。 Next, the .gamma.-offset portion (FIG. 8) will be described.
γオフセツト部では、第７図の係数乗算テーブルRAM2
28と同様にRAM160で次式の様な演算が行なわれる。In the γ offset section, the coefficient multiplication table RAM2 of FIG.
Similar to 28, the RAM 160 performs the following calculation.
Ｙ′＝α１（Ｙ−β１） Ｍ′＝α２（Ｍ−β２） Ｃ′＝α３（Ｃ−β３） Bk＝α４（Bk−β４） 入力されたデータは色モード信号により各色ごとにテ
ーブルが切り換えられ色ごとにγ，オフセツトの演算が
行なわれ出力される。Y '= α 1 (Y-β 1 ) M' = α 2 (M-β 2 ) C '= α 3 (C-β 3 ) Bk = α 4 (B k- β 4 ) The input data is color The table is switched for each color according to the mode signal, and γ and offset are calculated for each color and output.
次に第９図を用いて平滑化処理について説明する。 Next, the smoothing process will be described with reference to FIG.
次にラインバツフア207に色順次のままラインごとに
画像データが記憶される。今回のフイルターは、５×５
のエリアで行なう為、色順次の画像データが、５ライン
パラレルに出力される。例えば平滑化処理について説明
すると第９図に示す様に入力される色順次の５ラインの
データは、加算器230で加算され、その後にフリツプフ
ロツプ231〜234で遅延される。ここでフリツプフロツプ
231〜234は、各々フリツプフロツプ４つをシリアルに接
続する事により４画素遅延される様な構成となってい
る。これにより色順次に画像データが入力されても各色
ごとにフイルタリングができる様になっている。今回は
フイルターマトリクスが５×５であるがサイズは規程し
ない。この様に遅延された画素データは加算器235に入
力され加算された後、除算RAM236で1/25にテーブル変換
され色順次に出力される。エツジ強調、色変換部につい
ての説明は省略する。Next, the image data is stored in the line buffer 207 for each line while keeping the color sequence. This time the filter is 5 × 5
In this area, color sequential image data is output in 5 lines in parallel. For example, the smoothing process will be described. Color-sequential 5-line data input as shown in FIG. 9 is added by an adder 230 and then delayed by flip-flops 231 to 234. Flip flip here
231 to 234 each have a configuration in which four flip flops are serially connected to delay four pixels. As a result, even if image data is input in color sequence, filtering can be performed for each color. This time, the filter matrix is 5 × 5, but the size is not specified. The pixel data delayed in this way are input to the adder 235 and added, and then the table is converted to 1/25 in the division RAM 236 and are sequentially output in color. A description of the edge enhancement and color conversion unit is omitted.
又、デイザに関しては、第10図を用いて説明を行な
う。各色ごとにデイザを変える事が可能な様に各色ごと
にカウンター237〜240を有している。４色分のカウンタ
ー値（YD,MD,CD,BkD）は、パラレルシリアル変換部241
でYD,MD,CD,BkDの順に順次デイザRAM242に出力される。
デイザRAM242では、色情報で上位アドレスを切り換える
事により、各色のデイザ閾値を独立に変えている。この
様にしてデイザRAM242より色順次に出力されるデイザ閾
値は、コンパレータ243に入力される。コンパレータ243
では、色順次に送られて来る画像データと色順次に送ら
れてくるデイザ閾値との比較が行なわれ、二値化された
後、シリアルパラレル変換部212で変換されY,M,C,Bk各
１ビツト計４ビツトの信号が出力される。The dither will be described with reference to FIG. Counters 237-240 are provided for each color so that the dither can be changed for each color. The counter values (YD, MD, CD, BkD) for four colors are stored in the parallel / serial conversion unit 241.
Are sequentially output to the dither RAM 242 in the order of YD, MD, CD, BkD.
In the dither RAM 242, the dither threshold for each color is independently changed by switching the upper address according to the color information. In this way, the dither threshold values sequentially output from the dither RAM 242 are input to the comparator 243. Comparator 243
Then, the image data sent in color sequence and the dither threshold value sent in color sequence are compared, binarized, and then converted by the serial / parallel conversion unit 212 to Y, M, C, Bk. A signal of 4 bits for each 1 bit is output.
以上の様にしてマスキング処理を除いて黒抽出、UC
R、γ補正、デイザ処理、平滑化及びエツジ強調処理等
が色順次信号をそのまま用いて実行することが可能とな
る。Black extraction, UC excluding masking processing as described above
It is possible to execute R, γ correction, dither processing, smoothing, edge enhancement processing, etc., using the color sequential signals as they are.
尚、本実施例の色順次信号処理の為の回路は種々設計
変更が可能である。The design of the circuit for color sequential signal processing of this embodiment can be modified in various ways.
＜効果の説明＞ 以上説明したように、本発明によれば、シリアルカラ
ー画像情報を簡単な構成で色処理することができる。<Description of Effects> As described above, according to the present invention, it is possible to perform color processing on serial color image information with a simple configuration.
また、１画素を示すカラー画像情報をＮ個のデータ群
にダミーデータを加えたＮ＋１個のデータ群で構成され
たカラー画像情報に変換することにより、色処理を効率
よく行うことができる。In addition, color processing can be efficiently performed by converting the color image information indicating one pixel into color image information configured by N + 1 data groups obtained by adding dummy data to N data groups.
第１図は本実施例のカラー画像処理装置のブロツク図、
第２図は平滑化及びエツジ強調処理のタイミングチヤー
ト、第3a図は時間軸変換回路図、第3b図は第3a図の各部
のタイミングチヤート、第４図はシリアルパラレル変換
部の詳細回路図、第５図はマスキング部の詳細回路図、
第5a図は第５図の各部のタイミングチヤート、第６図は
黒抽出部の詳細回路図、第７図はUCR部の詳細回路図、
第８図はγオフセツト回路図、第９図は平滑化の詳細回
路図、第10図はデイザ処理部の詳細回路図である。FIG. 1 is a block diagram of the color image processing apparatus of this embodiment,
2 is a timing chart of smoothing and edge enhancement processing, FIG. 3a is a time axis conversion circuit diagram, FIG. 3b is a timing chart of each part in FIG. 3a, and FIG. 4 is a detailed circuit diagram of a serial / parallel conversion unit. FIG. 5 is a detailed circuit diagram of the masking section,
FIG. 5a is a timing chart of each part of FIG. 5, FIG. 6 is a detailed circuit diagram of the black extraction part, FIG. 7 is a detailed circuit diagram of the UCR part,
FIG. 8 is a .gamma. Offset circuit diagram, FIG. 9 is a detailed circuit diagram of smoothing, and FIG. 10 is a detailed circuit diagram of the dither processing section.
Claims (1)
カラー画像情報を入力する入力手段と、 前記入力カラー画像情報を、前記Ｎ個のデータにダミー
データを加えたＮ＋１個の第１のデータ群で構成される
シリアルカラー画像情報に変換する変換手段と、 前記シリアルカラー画像情報を色処理する色処理手段と
を有し、 前記色処理手段は１画素につき前記Ｎ＋１個の第１のデ
ータ群で構成されるシリアルカラー画像情報が入力さ
れ、出力手段に応じた前記色処理された１画素につきＮ
＋１個の第２のデータ群で構成されるシリアルカラー画
像情報を出力することを特徴とするカラー画像処理装
置。1. Input means for inputting color image information composed of N data groups per pixel; and N + 1 first input color image information obtained by adding dummy data to the N data. And a color processing unit for performing color processing on the serial color image information, wherein the color processing unit has the N + 1 first pixels for each pixel. Serial color image information composed of a data group is input, and N for each color-processed pixel corresponding to the output means.
A color image processing device, which outputs serial color image information composed of +1 second data group.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176161A JP2547738B2 (en) | 1986-07-26 | 1986-07-26 | Color image processing device |
| DE19863629195 DE3629195A1 (en) | 1986-01-14 | 1986-08-28 | COLOR IMAGE PROCESSING DEVICE |
| US07/372,172 US5060059A (en) | 1986-01-14 | 1989-06-27 | Color image processing apparatus for converting color-sequential image data into color-parallel image data |
| US07/738,092 US5117284A (en) | 1986-01-14 | 1991-07-30 | Color image processing apparatus |
| US07/842,636 US5253048A (en) | 1986-01-14 | 1992-02-27 | Color image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176161A JP2547738B2 (en) | 1986-07-26 | 1986-07-26 | Color image processing device |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5155322A Division JP2547940B2 (en) | 1993-06-25 | 1993-06-25 | Color image processor |
| JP5155311A Division JP2547939B2 (en) | 1993-06-25 | 1993-06-25 | Color image processor |
| JP5155312A Division JP2738902B2 (en) | 1993-06-25 | 1993-06-25 | Color image processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333068A JPS6333068A (en) | 1988-02-12 |
| JP2547738B2 true JP2547738B2 (en) | 1996-10-23 |
Family
ID=16008730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61176161A Expired - Lifetime JP2547738B2 (en) | 1986-01-14 | 1986-07-26 | Color image processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547738B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05318480A (en) * | 1992-05-22 | 1993-12-03 | Hirano Tecseed Co Ltd | Heating device and method for web |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065892B2 (en) * | 1984-02-29 | 1994-01-19 | キヤノン株式会社 | Image data processing system |
| JPS61111071A (en) * | 1984-11-06 | 1986-05-29 | Canon Inc | Color-image forming device |
-
1986
- 1986-07-26 JP JP61176161A patent/JP2547738B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6333068A (en) | 1988-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061652B2 (en) | Image processing apparatus and method using image information and additional information or an additional pattern added thereto or superposed thereon | |
| US5550638A (en) | Feature detection with enhanced edge discrimination | |
| JP3221085B2 (en) | Parallel processing unit | |
| JPH0646255A (en) | Picture processing unit | |
| EP0397428A2 (en) | Image processing apparatus | |
| JP2547738B2 (en) | Color image processing device | |
| US5485529A (en) | Image processing apparatus with the ability to suppress isolated points | |
| JP2547940B2 (en) | Color image processor | |
| JP2703897B2 (en) | Image processing device | |
| JP2738902B2 (en) | Color image processing equipment | |
| JP2547939B2 (en) | Color image processor | |
| JP2703898B2 (en) | Image processing device | |
| JP2568187B2 (en) | Color masking method | |
| JP2005173926A (en) | Image processing apparatus, method, program, and storage medium | |
| JP3245600B2 (en) | Image processing device | |
| JP3316077B2 (en) | Background density level detector | |
| JPS63191640A (en) | Color image processor | |
| JP2001333287A (en) | Color image recorder | |
| JPH09172544A (en) | Image processor | |
| JPS63191639A (en) | Intermediate tone processor | |
| JP4328608B2 (en) | Image processing apparatus, method, program, and storage medium | |
| JP3206932B2 (en) | Image processing method and apparatus | |
| JPH05130439A (en) | Picture processing unit | |
| JP3020955B2 (en) | Image processing device | |
| JP3121026B2 (en) | Color image processing equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |